JP6056363B2 - 処理装置及び処理装置の制御方法 - Google Patents

処理装置及び処理装置の制御方法 Download PDF

Info

Publication number
JP6056363B2
JP6056363B2 JP2012227151A JP2012227151A JP6056363B2 JP 6056363 B2 JP6056363 B2 JP 6056363B2 JP 2012227151 A JP2012227151 A JP 2012227151A JP 2012227151 A JP2012227151 A JP 2012227151A JP 6056363 B2 JP6056363 B2 JP 6056363B2
Authority
JP
Japan
Prior art keywords
arbitration
unit
signal
units
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012227151A
Other languages
English (en)
Other versions
JP2014081673A (ja
Inventor
岡田　雅樹
雅樹 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socionext Inc filed Critical Socionext Inc
Priority to JP2012227151A priority Critical patent/JP6056363B2/ja
Priority to US14/049,039 priority patent/US9547330B2/en
Publication of JP2014081673A publication Critical patent/JP2014081673A/ja
Application granted granted Critical
Publication of JP6056363B2 publication Critical patent/JP6056363B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Description

処理装置及び処理装置の制御方法に関する。
デジタルスチルカメラ等の電子機器は、データを処理する複数の処理部を有している。また、電子機器は、データを格納するためのメモリを有している。各処理部は、メモリから必要なデータを読み出し、処理後のデータをメモリに書き込む。メモリに対するこれらのアクセスは、非同期に行われるため、メモリに対して各処理部からのアクセス要求が競合する場合がある。この競合を解決するため、電子機器は、複数の処理部とメモリとの間に、メモリに対するアクセスの要求を調停する調停装置を有している。（例えば、特許文献１〜３参照）。
特表２００２−５０８０９９号公報 特開２００５−２５０６５３号公報 特開２００２−３１２３０９号公報
ところで、電子機器は、例えば多機能化の目的により、処理部の数が増加する。このような電子機器が備える処理部の増加は、電子機器における消費電力の増加の要因となる。このため、電子機器における消費電力の低減が要求されている。
本発明の一観点によれば、複数の処理部を含む処理装置であって、前記複数の処理部からそれぞれ出力される要求信号を調停し、調停結果に応じた１つの第１調停信号を出力する複数の第１の調停部と、前記複数の第１の調停部からそれぞれ出力される複数の前記第１調停信号を調停し、調停結果に応じた第２調停信号を出力する第２の調停部と、前記各第１の調停部及び前記各第１の調停部にそれぞれ接続された前記各処理部に供給するクロック信号を、前記第１の調停部毎に制御する複数のクロック制御部と、前記処理装置の動作状態に応じて前記複数の処理部の動作の要否を判定し、判定結果に応じた制御情報を出力する制御部と、を有し、前記複数のクロック制御部は、前記制御情報に応じて前記クロック信号を供給又は停止し、あるいは前記制御情報に応じて前記クロック信号の周波数を変更し、前記制御部は、前記処理装置の動作状態に応じて前記第２の調停部に対して構成の変更を指示し、前記第２の調停部は前記変更の指示に応じて、前記要求信号及び前記第１調停信号の受け付けを保留し、前記保留より前に受け付けた前記要求信号あるいは前記第１調停信号に対するデータ転送が終了した後に構成の変更が可能であることを示す構成変更可能信号を出力し、前記制御部は、前記構成変更可能信号を受けて前記制御情報を出力し、前記第２の調停部は、前記制御情報に応じて構成を変更した後、前記要求信号及び前記第１調停信号の受け付けを再開する。
本発明の一観点によれば、消費電力を低減することができる。
撮像装置の概略ブロック図である。 撮像装置の動作状態の説明図である。 処理装置の概略ブロック図である。 調停部の動作を説明するための概略図である。 調停部の概略を示すブロック図である。 調停部の動作を示すフローチャートである。 調停部の動作を示すフローチャートである。 調停機能部のブロック回路図である。 レベル間調停部の動作説明図である。 チャネル確定部の動作説明図である。 レベル内調停部のブロック回路図である。 優先フラグ生成部のブロック回路図である。 レベル内調停部の動作を説明するためのフローチャートである。 優先フラグ生成部の動作を説明するためのフローチャートである。 別の調停部の動作を説明するための概略図である。 別の調停部の動作を説明するための概略図である。 別の調停部の概略を示すブロック図である。
以下、一実施形態を説明する。
図１に示すように、この撮像装置は例えばデジタルスチルカメラであり、撮像部１１、処理装置１２、操作部１３、メモリ１４、表示部１５を有する。
撮像部１１は撮像光学系と撮像素子（イメージ・センサ）を含む。撮像光学系は被写体からの光を集光するレンズ（フォーカスレンズなど），レンズを通過した光の量を調整する絞り，等を含む。撮像素子はＣＣＤやＣＭＯＳイメージセンサ等であり、入射する光を電気信号に変換して１フレーム分の画像データを生成する。撮像部１１は、撮像素子から出力されるアナログの画像データをデジタル化し、そのデジタル化した画像データを同期信号に基づいて出力する。同期信号は、１フレームの区切りを示す垂直同期信号と、１ラインの区切りを示す水平同期信号を含む。
処理装置１２は、複数の処理部を有する。各処理部は、設定された処理に応じて、メモリ１４をアクセスする。メモリ１４は例えばシンクロナスダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）である。処理装置１２は、メモリ１４に格納されたデータに基づく表示データを表示部１５に出力する。表示部１５は、例えば液晶表示装置（LCD:Liquid Crystal Display）である。処理装置１２は、撮像部１１から入力する画像データに基づく表示データを表示部１５に出力する。表示部１５は、表示データに基づく画像を表示する。これにより、表示部１５は、撮像部１１にて取り込む被写体の光像を確認する電子ビューファインダ（EVF:ElectronicView Finder）として機能する。また、処理装置１２は、操作部１３に対する操作に基づいて、記録する画像データに応じた表示データを表示部１５に出力する。
操作部１３は、ユーザにより操作されるシャッタボタンやメニューボタン等の各種スイッチ、タッチパネル等である。処理装置１２は、操作部１３に対する操作に応じて、撮影モードや各処理において必要な情報等の設定値を記憶する。そして、処理装置１２は、撮像部１１から入力する画像データに対して設定値に応じた処理を行い、処理後の画像データ（処理中の画像データを含む）をメモリ１４に格納する。
記録部１６は例えば撮像装置に装着されるメモリカードである。処理装置１２は、メモリ１４に格納されたデータ（例えば圧縮された画像データ）を記録部１６に格納する。また、処理装置１２は、操作部１３に対する操作に従って、記録部１６に格納されたデータに基づく表示データを表示部１５に出力する。
次に、処理装置１２の詳細を説明する。
図３に示すように、処理装置１２は、複数の処理部２１ａ〜２１ｆ，２２ａ，２２ｂ，２３ａ，２３ｂ，２４ａ〜２４ｃ，２５ａ〜２５ｃ、調停回路２６、メモリコントローラ２７、クロック制御部２８ａ〜２８ｅ、中央処理装置（ＣＰＵ）２９を有している。
各処理部２１ａ〜２５ｃは、データを処理するものであり、各処理に応じてメモリ１４をアクセスするための要求信号を含む各種信号を出力する。調停回路２６は、各処理部２１ａ〜２５ｃの要求信号を調停し、調停結果に応じて１つの処理部に対してアクセス許可を与える。また、調停回路２６は、調停結果に応じた１つの要求信号をメモリコントローラ２７に出力する。メモリコントローラ２７は、アクセスが許可された処理部から出力される制御情報（各種コマンド、アドレス、データ、等）を図１に示すメモリ１４に出力する。これにより、各処理部２１ａ〜２５ｃは、バスＢＬとメモリコントローラ２７を介してメモリ１４をアクセスする。
各処理部２１ａ〜２５ｃに設定された処理の一例を説明する。
処理部２１ａはプリプロセス部（前処理部）であり、撮像部１１から出力される画像データに対しホワイトバランス等の前処理を行い、処理後のデータをメモリ１４に格納する。処理部２１ｂはカラー処理部であり、画像データに対して色空間変換処理を行う。処理部２１ｃは歪み補正部であり、画像データに対して、例えば撮像光学系に起因する画像の歪みを補正する処理を行う。処理部２１ｄは解像度変換部であり、画素データの間引き、データ補間などの処理を行う。処理部２１ｅは顔検出部であり、画像データの画像に含まれる顔の位置を検出する。処理部２１ｆは表示部であり、メモリ１４から読み出したデータを表示データに変換し、変換後のデータを図１に示す表示部１５に出力する。
処理部２２ａは動画コーデックであり、所定の方式（例えばＭＰＥＧ（Moving Picture Experts Group）方式）により圧縮データを生成する。また、処理部２２ａは圧縮データを伸長した画像データを生成する。処理部２２ｂはオーディオ処理部であり、所定の方式により音のデータを圧縮した圧縮データを生成する。また、処理部２２ｂは、圧縮データを伸長して音のデータを生成する。
処理部２３ａは静止画コーデックであり、所定の方式（例えばＪＰＥＧ（Joint Photographic Experts Group）方式）により圧縮データを生成する。また、処理部２３ａは、圧縮データを伸長した画像データを生成する。処理部２３ｂはＲＡＷコーデックであり、撮像部１１から出力される画像データを圧縮処理してＲＡＷデータを生成する。
処理部２４ａはカードインタフェース（Ｉ／Ｆ）であり、装着されたメモリカードをアクセスする。処理部２４ｂはカードインタフェース（Ｉ／Ｆ）であり、装着されたメモリカードをアクセスする。なお、処理部２４ａ，２４ｂは互いに異なる形式のメモリカードのインタフェースである。処理部２４ｃはＵＳＢ（Universal Serial Bus）インタフェースである。
処理部２５ａはノイズ除去部であり、メモリ１４から読み出したデータに対して所定の処理を行ってノイズを除去し、処理後のデータをメモリ１４に格納する。処理部２５ｂは高ＤＲ（Dynamic Range）処理部であり、輝度レンジを拡張した画像データを生成する。処理部２５ｃは画像表示効果処理部であり、画像データに対して輪郭強調等の処理を行う。
調停回路２６は、複数（図において５つ）の調停部２６ａ〜２６ｅを有している。
処理部２１ａ〜２１ｆは調停部２６ａに接続されている。処理部２２ａ，２２ｂは調停部２６ｂに接続され、処理部２３ａ，２３ｂは調停部２６ｃに接続されている。処理部２４ａ〜２４ｃは調停部２６ｄに接続され、処理部２５ａ〜２５ｃは調停部２６ｅに接続されている。調停部２６ｂ〜２６ｅは調停部２６ａに接続されている。調停部２６ｂ〜２６ｅは第１の調停部の一例であり、調停部２６ａは第２の調停部の一例である。
調停部２６ｂは、複数の処理部２２ａ，２２ｂの要求信号を調停し、調停結果に応じた要求信号を調停部２６ａに出力する。同様に、調停部２６ｃは、複数の処理部２３ａ，２３ｂの要求信号を調停し、調停結果に応じた要求信号を調停部２６ａに出力する。調停部２６ｄは、複数の処理部２４ａ〜２４ｃの要求信号を調停し、調停結果に応じた要求信号を調停部２６ａに出力する。調停部２６ｅは、複数の処理部２５ａ〜２５ｃの要求信号を調停し、調停結果に応じた要求信号を調停部２６ａに出力する。そして、調停部２６ａは、複数の処理部２１ａ〜２１ｆの要求信号と、調停部２６ｂ〜２６ｅから出力される要求信号を調停し、調停結果に応じた要求信号をメモリコントローラ２７に出力する。調停部２６ｂ〜２６ｅから出力される要求信号は第１調停信号の一例、調停部２６ａから出力される要求信号は第２調停信号の一例である。
つまり、調停部２６ａは、調停部２６ｂ〜２６ｅにおける調停にしたがって出力される要求信号と、調停部２６ａに直接的に接続された処理部２１ａ〜２１ｆの要求信号を受け付け、それらの要求信号を調停する。これにより、調停部２６ａに直接的に接続された処理部２１ａ〜２１ｆの要求は、調停部２６ｂ〜２６ｅにそれぞれ直接的に接続された処理部２２ａ〜２５ｃの要求よりも高い優先度により処理される。
各処理部２１ａ〜２５ｃと調停部２６ａ〜２６ｅは、クロック制御部２８ａ〜２８ｅから出力されるクロック信号ＣＫ１〜ＣＫ５に基づいて動作する。
クロック制御部２８ａは、発振動作によって生成した所定周波数のクロック信号ＣＫ１を出力する。クロック信号ＣＫ１は、クロック制御部２８ａに対応する調停部２６ａと処理部２１ａ〜２１ｆに供給される。各処理部２１ａ〜２１ｆは、クロック信号ＣＫ１に同期して、要求信号を出力し、メモリ１４に対するアクセス、画像データに対する処理を行う。調停部２６ａは、クロック信号ＣＫ１に同期して、要求信号の調停、調停結果に応じてメモリコントローラ２７に対する要求信号の出力、調停結果に応じたアクセス許可、等を行う。
クロック制御部２８ｂ〜２８ｅは、発振動作して所定周波数のクロック信号ＣＫ２〜ＣＫ５を生成する。クロック信号ＣＫ２〜ＣＫ５の周波数はクロック信号ＣＫ１の周波数と等しい。そして、クロック制御部２８ｂ〜２８ｅは、ＣＰＵ２９の設定に応じて、クロック信号ＣＫ２〜ＣＫ５を出力または停止する。例えば、各クロック制御部２８ｂ〜２８ｅは、設定値を記憶するレジスタ（図示略）を含む。レジスタに格納する設定値は制御情報の一例である。ＣＰＵ２９は、撮像装置の動作に応じた設定値を各クロック制御部２８ｂ〜２８ｅのレジスタに格納する。各クロック制御部２８ｂ〜２８ｅは、レジスタの設定値に従って、クロック信号ＣＫ２〜ＣＫ５を出力または停止する。なお、各クロック制御部２８ｂ〜２８ｅは、レジスタの設定値にしたがってクロック信号ＣＫ２〜ＣＫ５の生成を停止する、つまり発振動作を停止するようにしてもよい。
クロック制御部２８ｂから出力されるクロック信号ＣＫ２は、クロック制御部２８ｂに対応する処理部２２ａ，２２ｂと調停部２６ｂに供給される。処理部２２ａ，２２ｂは、クロック信号ＣＫ２に同期して、要求信号を出力し、メモリ１４に対するアクセス、画像データに対する処理、等を行う。調停部２６ｂは、クロック信号ＣＫ２に同期して、要求信号の調停、調停結果に応じて調停部２６ａに対する要求信号の出力、調停結果に応じたアクセス許可、等を行う。
同様に、クロック制御部２８ｃから出力されるクロック信号ＣＫ３は、クロック制御部２８ｃに対応する２３ａ，２３ｂと調停部２６ｃに供給される。処理部２３ａ，２３ｂは、クロック信号ＣＫ３に同期して、要求信号を出力し、メモリ１４に対するアクセス、画像データに対する処理、等を行う。調停部２６ｃは、クロック信号ＣＫ３に同期して、要求信号の調停、調停結果に応じて調停部２６ａに対する要求信号の出力、調停結果に応じたアクセス許可、等を行う。
また、クロック制御部２８ｄから出力されるクロック信号ＣＫ４は、クロック制御部２８ｄに対応する２４ａ〜２４ｃと調停部２６ｄに供給される。処理部２４ａ〜２４ｃは、クロック信号ＣＫ４に同期して、要求信号を出力し、メモリ１４に対するアクセス、画像データに対する処理、等を行う。調停部２６ｄは、クロック信号ＣＫ４に同期して、要求信号の調停、調停結果に応じて調停部２６ａに対する要求信号の出力、調停結果に応じたアクセス許可、等を行う。
そして、クロック制御部２８ｅから出力されるクロック信号ＣＫ５は、クロック制御部２８ｅに対応する２５ａ〜２５ｃと調停部２６ｅに供給される。処理部２５ａ〜２５ｃは、クロック信号ＣＫ５に同期して、要求信号を出力し、メモリ１４に対するアクセス、画像データに対する処理、等を行う。調停部２６ｅは、クロック信号ＣＫ５に同期して、要求信号の調停、調停結果に応じて調停部２６ａに対する要求信号の出力、調停結果に応じたアクセス許可、等を行う。
調停回路２６に対して、要求信号を出力する処理部２１ａ〜２５ｃをバスマスタと呼び、調停回路２６が出力する要求信号を受け付けるメモリコントローラをバススレーブと呼ぶ。そして、各調停部２６ａ〜２６ｅにおいて、バスマスタ側のインタフェース回路をスレーブインタフェース（スレーブＩ／Ｆ）、バススレーブ側のインタフェース回路をマスタインタフェース（マスタＩ／Ｆ）と呼ぶ。
また、処理装置１２は、ＣＰＵ２９を有している。ＣＰＵ２９は、ＣＰＵ２９は、図１に示すメモリ１４をアクセスするための要求信号を調停部２６ａに出力する。つまり、ＣＰＵ２９は処理部として調停部２６ａに認識される。
ＣＰＵ２９は、図１に示す操作部１３に対する操作にしたがって、撮像装置の動作を設定する。そして、ＣＰＵ２９は、撮像装置の動作に応じて、各処理部２１ａ〜２５ｃ、クロック制御部２８ａ〜２８ｅの動作を制御する。撮像装置の動作は、例えば、図２に示すように、ライブビュー、静止画撮影、動画撮影、高画質静止画撮影、静止画再生、動画再生、スライドショー再生を含む。各処理では、必要な処理部が異なる。各処理部は、撮像装置の動作に対する要否に応じて調停部２６ａ〜２６ｅに接続されている。なお、図２において、「調停部［２］」は、図３に示す調停部２６ｂと、その調停部２６ｂに接続された処理部２２ａ，２２ｂを示す。同様に、「調停部［３］」は、調停部２６ｃと、その調停部２６ｃに接続された処理部２３ａ，２３ｂを示し、「調停部［４］」は、調停部２６ｄと、その調停部２６ｄに接続された処理部２４ａ〜２４ｃを示す。そして、「調停部［５］」は、調停部２６ｅと、その調停部２６ｅに接続された処理部２５ａ〜２５ｃを示す。
例えば、各動作において動作頻度が他の処理部２２ａ〜２５ｃよりも動作頻度の高い処理部２１ａ〜２１ｆは、調停部２６ａに接続されている。同時に動作することが多い処理部２２ａ，２２ｂは、調停部２６ｂに接続されている。同時に動作または何れか一つを動作させる処理部２３ａ，２３ｂは、調停部２６ｃに接続されている。何れか一つを動作させる処理部２４ａ〜２４ｃは、調停部２６ｄに接続されている。画像特性やユーザの支持により排他的または同時に動作する処理部２５ａ〜２５ｃは、調停部２６ｅに接続されている。
調停部２６ｂに接続された処理部２２ａは動画コーデックである。この処理部２２ａは、撮影動作において、画像データの入力と、処理後の符号データの出力とを同時に行うことがある。また、処理部２２ａは、再生動作において、符号データの入力と、処理後の画像データの出力とを同時に行うことがある。このため、処理部２２ａは、それぞれの動作（入力動作及び出力動作）に応じた要求信号を出力する。調停部２６ｂは、上記の動作を同時に行うことが可能なように、それぞれの要求信号に応じて、２つの要求信号を調停部２６ａに出力する。
調停部２６ｃに接続された処理部２３ａ，２３ｂは静止画のコーデックであり、処理部２２ａと同様に、処理前のデータの入力と処理後のデータの出力を同時に行うことがある。このため、処理部２３ａ、２３ｂは、それぞれの動作に応じた要求信号を出力し、調停部２６ｃは、上記の動作を同時に行うことが可能なように、それぞれに要求信号に応じて、２つの要求信号を調停部２６ａに出力する。
調停部２６ｄ，２６ｅに接続された処理部２４ａ〜２４ｃは、同時にメモリ１４をアクセスすることがある。同様に、調停部２６ｄ，２６ｅに接続された処理部２５ａ〜２５ｃは、同時にメモリ１４をアクセスすることがある。このため、調停部２６ｄと調停部２６ｅは、同時のアクセスが可能なように、２つの要求信号を調停部２６ａに出力する。
そして、ＣＰＵ２９は、撮像装置の動作にしたがって、その時々の動作に必要な処理部以外の処理部に対するクロック信号の供給を停止するように各クロック制御部２８ｂ〜２８ｅを制御する。例えば、ＣＰＵ２９は、撮像装置の動作に応じた設定値を各クロック制御部２８ｂ〜２８ｅのレジスタに格納する。各クロック制御部２８ｂ〜２８ｅは設定値に応じてクロック信号ＣＫ２〜ＣＫ５を出力または停止する。
クロック信号が停止された処理部は動作しない。各クロック制御部２８ｂ〜２８ｅのクロック信号ＣＫ２〜ＣＫ５は、調停部２６ｂ〜２６ｅに供給される。クロック信号が停止された調停部は動作しない。すなわち、ＣＰＵ２９は、その時々の動作に応じて、必要な処理部及び調停部に対してクロック信号を供給してそれらを動作させる。したがって、ＣＰＵ２９は、その時々の動作に不要な処理部及び調停部に対するクロック信号を停止し、処理装置１２の消費電力を低減する。
さらに、ＣＰＵ２９は、その時々における撮像装置の動作に応じた信号選択情報を調停部２６ａ〜２６ｅに設定する。各処理では、必要な処理部における優先度が異なる。したがって、ＣＰＵ２９は、その時々の動作に応じて、必要な処理部における優先度を設定する。調停回路２６の対応する調整部は、それぞれに設定された信号選択情報に応じた優先度により、処理部から出力される要求信号を調停する。
次に、クロック信号の供給について説明する。
図４に示すように、クロック制御部２８ａから出力されるクロック信号ＣＫ１は、信号伝達部３１ａを介して、調停回路２６の調停部２６ａと、処理部２１ａ，２１ｂに供給される。信号伝達部３１ａは、少なくとも１つのクロックバッファ３２ａと、クロック信号ＣＫ１を伝達する配線を含む。クロック制御部２８ａと調停部２６ａ、処理部２１ａ，２１ｂの間のクロックバッファ３２ａの数は、それらの間の伝送経路に応じて、調停部２６ａと処理部２１ａ，２１ｂにおけるクロック信号ＣＫ１の変化を同じタイミングとするように設定される。
処理部２１ａは、レジスタ４１ａ，スイッチ４２ａ，内部回路４３ａを含む。レジスタ４１ａにはＣＰＵ２９によって設定値が格納される。ＣＰＵ２９は、撮影装置の動作に応じた設定値をレジスタ４１ａに格納する。スイッチ４２ａは、レジスタ４１ａに格納された設定値に応じてオンオフする。スイッチ４２ａがオンすると、クロック信号ＣＫ１が内部回路４３ａに供給され、スイッチ４２ａがオフすると、クロック信号ＣＫ１は内部回路４３ａに供給されない。したがって、処理部２１ａは、レジスタ４１ａの設定値に応じて動作または停止する。
処理部２１ｂは、処理部２１ａと同様に、レジスタ４１ｂ，スイッチ４２ｂ，内部回路４３ｂを含む。スイッチ４２ｂは、レジスタ４１ｂに格納された設定値に応じてオンオフし、オンしたスイッチ４２ｂを介してクロック信号ＣＫ１が内部回路４３ｂに供給される。したがって、処理部２１ｂは、レジスタ４１ｂの設定値に応じて動作または停止する。
なお、図３に示す処理部２１ｃ〜２１ｆは、図４に示す処理部２１ａ，２１ｂと同様であり、クロック信号ＣＫ１も同様に供給される。このため、図４では、処理部２１ｃ〜２１ｆについて省略している。
クロック制御部２８ｂはレジスタ６１，スイッチ６２を含む。レジスタ６１にはＣＰＵ２９によって撮影装置の動作に応じた設定値が格納される。スイッチ６２は、レジスタ６１の設定値に応じてオンオフする。スイッチ６２がオンすると、クロック制御部２８ｂからクロック信号ＣＫ２が出力される。一方、スイッチ６２がオフすると、クロック信号ＣＫ２の出力が停止される。
クロック制御部２８ｂから出力されるクロック信号ＣＫ２は、信号伝達部３１ｂを介して、処理部２２ａ，２２ｂと調停部２６ｂに供給される。信号伝達部３１ｂは、少なくとも１つのクロックバッファ３２ｂと、クロック信号ＣＫ２を伝達する配線を含む。クロック制御部２８ｂと調停部２６ｂ、処理部２２ａ，２２ｂの間のクロックバッファ３２ｂの数は、それらの間の伝送経路に応じて、調停部２６ｂと処理部２２ａ，２２ｂにおけるクロック信号ＣＫ２の変化を同じタイミングとするように設定される。
処理部２２ａは、処理部２１ａ、２１ｂと同様に、レジスタ５１ａ，スイッチ５２ａ，内部回路５３ａを含む。スイッチ５２ａは、レジスタ５１ａに格納された設定値に応じてオンオフし、オンしたスイッチ５２ａを介してクロック信号ＣＫ２が内部回路５３ａに供給される。このように、処理部２１ａは、レジスタ５１ａの設定値に応じて動作または停止する。
処理部２２ｂは、処理部２２ａと同様に、レジスタ５１ｂ，スイッチ５２ｂ，内部回路５３ｂを含む。スイッチ５２ｂは、レジスタ５１ｂに格納された設定値に応じてオンオフし、オンしたスイッチ５２ｂを介してクロック信号ＣＫ２が内部回路５３ｂに供給される。このように、処理部２１ｂは、レジスタ５１ｂの設定値に応じて動作または停止する。
なお、図３に示すクロック制御部２８ｃ〜２８ｅにより生成されたクロック信号ＣＫ３〜ＣＫ５は、図４に示す信号伝達部３１ａ，３１ｂと同様の信号伝達部により各処理部２３ａ〜２５ｃと調停部２６ｃ〜２６ｅに供給される。
クロック制御部２８ｂから出力されるクロック信号ＣＫ２を処理部２２ａ，２２ｂと調停部２６ｂに供給する信号伝達部３１ｂにおいて、クロック信号ＣＫ２が停止すると、信号伝達部３１ｂに含まれるクロックバッファ３２ｂは、静止状態となる。例えば、ＣＭＯＳ構造のクロックバッファ３２ｂの場合、静止状態のクロックバッファ３２ｂにおける消費電力はほぼゼロ「０」である。したがって、クロック信号ＣＫ２を停止することにより、信号伝達部３１ｂにおける消費電力は、クロック信号ＣＫ２を供給する場合より少なくなる。なお、クロック制御部２８ｃ〜２８ｅから出力されるクロック信号ＣＫ３〜ＣＫ５を処理部２３ａ〜２５ｃと調停部２６ｃ〜２６ｅに供給する信号伝達部においても同様である。
また、図３に示す処理部２３ａ〜２５ｃは、図４に示す処理部２２ａ，２２ｂと同様に、レジスタの設定値に応じてオンオフするスイッチを含み、オンしたスイッチを介してクロック信号ＣＫ３〜ＣＫ５が内部回路に供給される。このように、各処理部２３ａ〜２５ｃは、レジスタの設定値に応じて動作または停止する。つまり、ＣＰＵ２９は、設定値を各処理部２１ａ〜２５ｃに設定し、各処理部２１ａ〜２５ｃは、設定値に応じて動作または停止する。したがって、ＣＰＵ２９は、処理部２１ａ〜２５ｃそれぞれの動作を制御する。このように、ＣＰＵ２９は、撮影装置の動作に応じて必要な処理部を動作させ、動作に不要な処理部を停止させる。
調停部２６ｂは、複数（図４において２つ）のマスタインタフェース（「マスタＩ／Ｆ」と表記）８０ａ，８０ｂと、複数（図４において３つ）のスレーブインタフェース（「スレーブＩ／Ｆ」と表記）８１ａ〜８１ｃを有している。マスタインタフェース８０ａ，８０ｂは調停部２６ａに接続される。スレーブインタフェース８１ａ，８１ｂは処理部２２ａに接続され、スレーブインタフェース８１ｃは処理部２２ｂに接続されている。調停部２６ｂは、クロック信号ＣＫ２に基づいて、処理部２２ａから出力される２つの要求信号と、処理部２２ｂから出力される１つの要求信号を受け、それらの要求信号を調停する。そして、調停部２６ｂは、調停結果に応じた２つの要求信号を調停部２６ａに出力する。
調停部２６ａは、１つのマスタインタフェース７０を有し、そのマスタインタフェース７０はメモリコントローラ２７と接続されている。また、調停部２６ａは、複数（図４において２つ）のスレーブインタフェース７１ａ，７１ｂを有している。スレーブインタフェース７１ａ，７１ｂは処理部２１ａ，２１ｂと接続されている。なお、図４では省略したが、調停部２６ａは、図３に示す処理部２１ｃ〜２１ｆと接続されたスレーブインタフェースを有している。
また、調停部２６ａは複数（図４において２つ）のスレーブインタフェース７２ａ，７２ｂを有している。スレーブインタフェース７２ａ，７２ｂは、調停部２６ｂのマスタインタフェース８０ａ，８０ｂと接続されている。スレーブインタフェース７２ａ，７２ｂにはクロック信号ＣＫ２が供給される。スレーブインタフェース７２ａ，７２ｂは、クロック信号ＣＫ２に基づいて動作する。したがって、クロック信号ＣＫ２が供給されないとき、スレーブインタフェース７２ａ，７２ｂが停止するため、調停部２６ａにおける消費電力が少なくなる。
なお、図４では省略したが、調停部２６ａは、図３に示す調停部２６ｃ〜２６ｅのマスタインタフェースと接続されたスレーブインタフェースを有している。調停部２６ｃと接続されるスレーブインタフェースにはクロック信号ＣＫ３が供給される。同様に、調停部２６ｄに接続されるスレーブインタフェースにはクロック信号ＣＫ４が供給され、調停部２６ｅに接続されるスレーブインタフェースにはクロック信号ＣＫ５が供給される。各調停部２６ｃ〜２６ｅは、供給されるクロック信号ＣＫ３〜ＣＫ５に基づいて動作する。したがって、クロック信号ＣＫ３〜ＣＫ５の供給をそれぞれ停止することで、調停部２６ｃ〜２６ｅに接続されたスレーブインタフェースの動作を停止させることが可能であり、スレーブインタフェースの停止に応じて調停部２６ａにおける消費電力が低下する。
次に、調停部２６ａ，２６ｂの一例を説明する。
図５に示すように、調停部２６ｂは、マスタインタフェース８０ａ，８０ｂ、スレーブインタフェース８１ａ〜８１ｃ、調停機能部８２、インタフェース選択部８３を有している。
スレーブインタフェース８１ａ〜８１ｃはそれぞれキュー（queue）を有している。スレーブインタフェース８１ａは、図４に示す処理部２２ａから出力される要求信号をキューに格納し、格納した順序で出力する。同様に、スレーブインタフェース８１ｂ，８１ｃは、処理部２２ａ，２２ｂから出力される要求信号をキューに格納し、格納した順序で出力する。
調停機能部８２には、複数（図本実施形態では３つ）の要求信号、即ち、スレーブインタフェース８１ａ〜８１ｃにて受け付けた要求信号が入力される。調停機能部８２には複数の優先レベルが設定され、各優先レベルには少なくとも１つのチャネル番号が設定されている。チャネル番号は、調停機能部８２に入力される要求信号に対して設定されている。例えば、調停機能部８２には２つの優先レベルが設定され、各優先レベルには要求信号のうちの少なくとも１つに応じたチャネル番号が設定されている。このチャネル番号は信号選択情報として設定される。
調停機能部８２は、各優先レベル内において、設定されたチャネル番号について競合する要求をラウンドロビン方式により調停する。更に、調停機能部８２は、各設定レベルにおいて選択したチャネル番号について競合する要求を調停する。調停機能部８２には、このレベル間調停において、各レベルにはそれぞれ選択回数が設定されている。各レベルの選択回数は、例えば各レベルの優先度に応じて、それぞれのレベルよりも優先度が高いレベルに設定された選択回数より少ない選択回数が設定されている。
調停機能部８２は、上位レベル、即ち優先度の高いレベルに設定されたチャネル番号を順次選択する。そして、調停機能部８２は、各レベルに設定された回数のチャネル番号を選択すると、そのレベルよりも下位、即ち低いレベルに設定されたチャネル番号を、そのレベルに設定された回数選択する。即ち、調停機能部８２は、各優先レベルに設定された選択回数の比率に応じて、各優先レベルのチャネル番号即ち要求信号を選択し、選択した要求信号を出力する。従って、調停機能部８２は、優先レベルの高い要求信号が多い場合であっても、所定の割合で優先レベルの低い要求信号を選択する。
そして、調停機能部８２は、選択した要求信号と、その選択した要求信号を出力した処理部の番号（マスタ番号）を出力する。
インタフェース選択部８３は、変換部８４、切替部８５、ＣＰＵインタフェース（「ＣＰＵ Ｉ／Ｆ」と表記）８６を有している。ＣＰＵインタフェース８６は、図３に示すＣＰＵ２９と接続されている。ＣＰＵ２９は、調停部２６ｂに接続された処理部２２ａ，２２ｂ（図４参照）のマスタインタフェースに対応するマスタ番号とそのマスタ番号に対して関連付けたマスタインタフェース８０ａ，８０ｂのインタフェース番号を変換部８４に設定する。
図４に示すように、スレーブインタフェース８１ａとスレーブインタフェース８１ｂは処理部２２ａのマスタインタフェースに接続され、スレーブインタフェース８１ｃは処理部２２ｂのマスタインタフェースに接続されている。なお、図４では、マスタインタフェースを省略している。
スレーブインタフェース８１ａに接続された処理部２２ａのマスタインタフェースに対応するマスタ番号と、マスタインタフェース８０ａのインタフェース番号が関連付けられて変換部８４に設定されている。また、スレーブインタフェース８１ｂに接続された処理部２２ａのマスタインタフェースに対応するマスタ番号と、マスタインタフェース８０ｂのインタフェース番号が関連付けられて変換部８４に設定されている。さらに、スレーブインタフェース８１ｃに接続された処理部２２ｂのマスタインタフェースに対応するマスタ番号と、マスタインタフェース８０ｂのインタフェース番号が関連付けられて変換部８４に設定されている。
変換部８４は、調停機能部８２により選択された要求信号のマスタ番号を、設定にしたがってマスタインタフェース番号に変換する。
切替部８５は、マスタインタフェース番号に応じたマスタインタフェースを変換部８４に接続する。これにより、インタフェース選択部８３は、調停機能部８２により選択された要求信号を、その要求信号を出力する処理部に対して設定されたインタフェース番号のマスタインタフェースに出力する。また、インタフェース選択部８３は、調停機能部８２により選択された要求信号のマスタ番号を識別番号（ＩＤ番号）としてマスタインタフェースに出力する。
したがって、図４に示す処理部２２ａから出力される２つの要求信号のうち、一方の要求信号はマスタインタフェース８０ａから出力され、他方の要求信号はマスタインタフェース８０ｂから出力される。そして、図４に示す処理部２２ｂから出力される１つの要求信号はマスタインタフェース８０ｂから出力される。
調停部２６ａは、スレーブインタフェース７１ａ，７１ｂ，７２ａ，７２ｂ、調停機能部７６、ＣＰＵインタフェース（「ＣＰＵ Ｉ／Ｆ」と表記）７７を有している。なお、図５では、図３に示す処理部２１ｃ〜２１ｆ及び調停部２６ｃ〜２６ｅに対応するスレーブインタフェース、及び図４に示すマスタインタフェース７０を省略している。
各スレーブインタフェース７１ａ〜７２ｂはそれぞれキュー（queue）を有している。スレーブインタフェース７１ａは、図４に示す処理部２１ａから出力される要求信号をキューに格納し、格納した順序で出力する。同様に、スレーブインタフェース７１ｂは、処理部２１ｂから出力される要求信号をキューに格納し、格納した順序で出力する。また、スレーブインタフェース７２ａ，７２ｂは、調停部２６ｂから出力される要求信号をキューに格納し、格納した順序で出力する。
調停機能部７６には、複数（図本実施形態では４つ）の要求信号、即ち、スレーブインタフェース７１ａ〜７２ｂから出力される要求信号が入力される。調停機能部７６には複数の優先レベルが設定され、各優先レベルには少なくとも１つのチャネル番号が設定されている。チャネル番号は、調停機能部７６に入力される要求信号に対して設定されている。例えば、調停機能部７６には３つの優先レベルが設定され、各優先レベルには要求信号のうちの少なくとも１つに応じたチャネル番号が設定されている。このチャネル番号は信号選択情報として設定される。
調停機能部７６は、各優先レベル内において、設定されたチャネル番号について競合する要求をラウンドロビン方式により調停する。更に、調停機能部７６は、各設定レベルにおいて選択したチャネル番号について競合する要求を調停する。調停機能部７６には、このレベル間調停において、各レベルにはそれぞれ選択回数が設定されている。各レベルの選択回数は、例えば各レベルの優先度に応じて、それぞれのレベルよりも優先度が高いレベルに設定された選択回数より少ない選択回数が設定されている。
調停機能部７６は、上位レベル、即ち優先度の高いレベルに設定されたチャネル番号を順次選択する。そして、調停機能部７６は、各レベルに設定された回数のチャネル番号を選択すると、そのレベルよりも下位、即ち低いレベルに設定されたチャネル番号を、そのレベルに設定された回数選択する。即ち、調停機能部７６は、各優先レベルに設定された選択回数の比率に応じて、各優先レベルのチャネル番号即ち要求信号を選択する。従って、調停機能部７６は、優先レベルの高い要求信号が多い場合であっても、所定の割合で優先レベルの低い要求信号を選択する。
これにより、低い優先レベルの要求信号を確実に選択してその要求信号を出力する処理部がメモリ１４をアクセスする権利、即ちメモリ１４が接続された共有バスの使用権を獲得することができる。
そして、調停機能部７６は、選択した要求信号に対する受付信号を、その要求信号を受けたスレーブインタフェースを介して出力する。また、調停機能部７６は、選択した要求信号をメモリコントローラ２７に出力する。例えば、スレーブインタフェース７１ａによる受けた要求信号を選択した場合、その要求信号に対する受付信号は、スレーブインタフェース７１ａから図３に示す処理部２１ａに対して出力される。処理部２１ａは、受付信号に基づいて、バスＢＬ及びメモリコントローラ２７を介してメモリ１４をアクセスする。
また、スレーブインタフェース７２ａにより受けた要求信号を選択した場合、その要求信号に対する受付信号は、スレーブインタフェース７２ａを介して調停部２６ｂに対して出力される。調停部２６ｂは、マスタインタフェース８０ａにて受け取った受付信号に基づいて、そのマスタインタフェース８０ａのインタフェース番号に対応するマスタ番号の処理部が接続されたスレーブインタフェースを介して図３に示す処理部２２ａに対して受付信号を出力する。処理部２２ａは、受付信号に基づいて、バスＢＬ及びメモリコントローラ２７を介してメモリ１４をアクセスする。
次に、クロック信号を停止するときの処理を説明する。
例えば、図３に示す処理部２２ａ，２２ｂ及び調停部２６ｂに対するクロック信号ＣＫ２を停止するときの処理を説明する。
図６に示すように、ステップ１０１において、ＣＰＵ２９は、処理部２２ａ，２２ｂ及び調停部２６ｂが動作しないモード（非動作モード）に移行したか否かを判定する。例えば、図２において、動画撮影を行うモード（動画モード）から静止画撮影を行うモード（静止画モード）に変更する。この場合、「調停部［２］」、つまり図３に示す調停部２６ｂに接続された処理部２２ａ，２２ｂが不要となる。非動作モードに移行したと判定した場合、ステップ１０２に移行する。
次に、ステップ１０２において、ＣＰＵ２９は、調停部２６ｂに接続されたバスマスタの動作状態を確認する。すなわち、ＣＰＵ２９は、調停部２６ｂに接続された処理部２２ａ，２２ｂの動作状態を確認する。処理部２２ａ，２２ｂの動作状態は、各処理部２２ａ，２２ｂの処理終了や転送終了に基づく割り込み信号、等によって判定される。そして、ステップ１０３において、ＣＰＵ２９は、全てのバスマスタ、つまり処理部２２ａ，２２ｂが処理を終了したか否かを判定する。処理部２２ａ，２２ｂの処理が終了していないと判定した場合、ステップ１０２に移行して処理部２２ａ，２２ｂの動作状態を確認する。処理部２２ａ，２２ｂの処理が終了した場合、次のステップに移行する。
ステップ１０４において、ＣＰＵ２９は、調停部２６ａに対して構成変更を指示する。つまり、ＣＰＵ２９は、図５に示す調停機能部７６に対して、優先順位等を含む構成情報を設定する。
次に、ステップ１０５において、調停部２６ａは、スレーブインタフェースに対して、マスク信号等により要求信号の受け付けを保留する。
そして、ステップ１０６において、調停部２６ａは、発行した要求信号に対するデータ転送が終了したか否かを判定する。データ転送が終了していない場合、データ転送が終了するまでステップ１０６における判定処理を実行する。データ転送が終了した場合、次のステップ１０７へ移行する。
調停部２６ａは、バススレーブであるメモリコントローラ２７に対して発行した要求信号に対する処理状態、つまりバスマスタとバススレーブの間の転送状態を確認する機能を有する。調停部２６ａは、転送状態を確認し、メモリコントローラ２７に対して発行した最後の要求信号に対するデータ転送が終了したと判定すると、ステップ１０７において、ＣＰＵ２９に対して例えば割り込み信号により構成変更可能である旨を通知する。ＣＰＵ２９に対する割り込み信号は、構成変更可能信号の一例である。
次に、ステップ１０８において、ＣＰＵ２９は、調停部２６ｂと、調停部２６ｂに接続された処理部２２ａ，２２ｂに対するクロック信号ＣＫ２を停止する。ＣＰＵ２９は、クロック信号ＣＫ２を出力するクロック制御部２８ｂのレジスタ６１に所定の設定値を格納する。図４に示すように、クロック制御部２８ｂのスイッチ６２は、レジスタ６１の設定値に応じてオフする。これにより、クロック信号ＣＫ２の出力が停止される。なお、ＣＰＵ２９は、各処理部２２ａ、２２ｂのレジスタ５１ａ，５１ｂに対して動作停止を示す設定値を格納し、スイッチ５２ａ，５２ｂはその設定値に応じてオフする。
そして、ステップ１０９において、調停部２６ａは、ＣＰＵ２９により設定された構成情報にしたがって構成を変更する。例えば、調停部２６ａは、調停部２６ｂに接続されたバスマスタである処理部２２ａ，２２ｂの優先順位を割り当てから外し、動作を継続するバスマスタの優先順位を動作モードに応じた値に変更する。
次いで、ステップ１１０において、調停部２６ａは、例えば要求信号に対するマスクを解除し、スレーブインタフェースから入力する要求信号の受け付けを再開する。
次に、クロック信号を供給するときの処理を説明する。
なお、図３に示す処理部２２ａ，２２ｂ及び調停部２６ｂに対してクロック信号ＣＫ２を供給するときの処理を説明する。
図７に示すように、ステップ１１１において、ＣＰＵ２９は、処理部２２ａ，２２ｂ及び調停部２６ｂが動作するモード（動作モード）に移行したか否かを判定する。例えば、図２において、静止画撮影を行うモード（静止画モード）から動画撮影を行うモード（動画モード）に変更する。この場合、「調停部［２］」、つまり図３に示す調停部２６ｂに接続された処理部２２ａ，２２ｂが必要となる。動作モードに移行したと判定した場合、ステップ１１２に移行する。
ステップ１１２において、ＣＰＵ２９は、調停部２６ａに対して構成変更を指示する。つまり、ＣＰＵ２９は、図５に示す調停機能部７６に対して、優先順位等を含む構成情報を設定する。
次に、ステップ１１３において、調停部２６ａは、スレーブインタフェースに対して、マスク信号等により要求信号の受け付けを保留する。
そして、ステップ１１４において、調停部２６ａは、発行した要求信号に対するデータ転送が終了したか否かを判定する。データ転送が終了していない場合、データ転送が終了するまでステップ１１４における判定処理を実行する。データ転送が終了した場合、調停部２６ａは、次のステップ１１５において、ＣＰＵ２９に対して例えば割り込み信号により構成変更可能である旨を通知する。
次に、ステップ１１６において、ＣＰＵ２９は、調停部２６ｂと調停部２６ｂに接続された処理部２２ａ，２２ｂに対してクロック信号ＣＫ２を供給するように設定する。つまり、ＣＰＵ２９は、図４に示すクロック制御部２８ｂのレジスタ６１に設定値を格納する。クロック制御部２８ｂのスイッチ６２はレジスタ６１の設定値に従ってオンする。これにより、クロック信号ＣＫ２は調停部２６ｂ及び処理部２２ａ，２２ｂに供給される。
次いで、ステップ１１７において、調停部２６ａは、ＣＰＵ２９により設定された構成情報にしたがって構成を変更する。例えば、調停部２６ａは、構成情報にしたがって、調停部２６ｂに接続されたバスマスタである処理部２２ａ，２２ｂに対して優先順位を割り当てる。そして、調停部２６ａは、ステップ１１８において、例えば要求信号に対するマスクを解除し、スレーブインタフェースから入力する要求信号の受け付けを再開する。
そして、ステップ１１９において、ＣＰＵ２９は、調停部２６ｂに接続された処理部２２ａ，２２ｂを起動する。すなわち、ＣＰＵ２９は、図４に示す処理部２２ａ，２２ｂのレジスタ５１ａ，５１ｂに対して動作許可を示す設定値を格納し、スイッチ５２ａ，５２ｂはその設定値に応じてオンする。これにより、内部回路５３ａ，５３ｂは、供給されるクロック信号ＣＫ２に基づいて動作する。
上記したように、図６と図７に示す処理は処理部２２ａ，２２ｂ及び調停部２６ｂに対するものである。ＣＰＵ２９は、処理部２２ａ，２２ｂ及び調停部２６ｂに対する処理と同様に、動作状態に応じて不要となる処理部及び調停部に対して処理を行う。
次に、各調停部２６ａ〜２６ｅにおける調停機能部の一例を説明する。
図８は、調停部２６ａに含まれる調停機能部７６（図５参照）の一例を示すブロック図である。なお、以下の説明において、７つの要求信号Ｗ０〜Ｗ６に対する調停機能部を説明する。
図８に示すように、調停機能部７６は、設定されたレベルに対応する複数（図８では３つ）のレベル内調停部１５１ａ〜１５１ｃを有する。例えば、レベル内調停部１５１ａは１番目の優先度、即ち最も高い優先度に設定され、レベル内調停部１５１ｂは２番目の優先度に設定され、レベル内調停部１５１ｃは３番目の優先度、即ち最も低い優先度に設定されている。
各レベル内調停部１５１ａ〜１５１ｃには、それぞれ要求信号Ｗ０〜Ｗ６が入力される。また、各レベル内調停部１５１ａ〜１５１ｃには、それぞれイネーブル信号ＥＮａ１〜ＥＮｃ１が入力される。イネーブル信号ＥＮａ１〜ＥＮｃ１は、それぞれのレベル内調停部１５１ａ〜１５１ｃが出力したチャネル番号に対してバス使用権が確定したか否かを示す。各レベル内調停部１５１ａ〜１５１ｃは、イネーブル信号ＥＮａ１〜ＥＮｃ１に基づいて、それぞれが出力したチャネル番号についてバス使用権が確定した場合に、所定の方式（本実施形態ではラウンドロビン方式）により優先度を変更する。
各レベル内調停部１５１ａ〜１５１ｃには、それぞれ信号選択情報が格納されている。信号選択情報は、少なくとも１つのチャネル番号を含む。また、信号選択情報は、それぞれのレベル内調停部１５１ａ〜１５１ｃにおいて、調停の優先度が設定されている。各レベル内調停部１５１ａ〜１５１ｃは、それぞれ設定されたチャネル番号に対応する要求信号の調停を行い、要求の有無を示す有効信号ＳＥ１〜ＳＥ３を生成する。そして、各レベル内調停部１５１ａ〜１５１ｃは、イネーブル信号（確定信号）に応答して調停結果に応じたチャネル番号を出力する。そして、各レベル内調停部１５１ａ〜１５１ｃは、上記のイネーブル信号ＥＮａ１〜ＥＮｃ１に基づいて、各信号選択情報の優先度を変更する。
調停機能部７６は、設定されたレベルに対応する２つの優先フラグ生成部１５２ａ，１５２ｂを有している。各優先フラグ生成部１５２ａ，１５２ｂは、要求信号が競合する場合に、それぞれ対応するレベルの要求信号を優先するか、他のレベルの要求信号を優先するかを示す優先フラグを生成する。従って、最下位以外のレベルを優先しない場合、自動的に最下位のレベルの要求信号が選択されるため、最下位以外のレベルに対応して優先フラグ生成部が設けられている。
優先フラグ生成部１５２ａには、イネーブル信号ＥＮａ１及びイネーブル信号ＥＮａ２が入力される。イネーブル信号ＥＮａ１は、優先フラグ生成部１５２ａが対応するレベルの要求（信号、チャネル番号）についてバス使用権が確定したか否かを示す。イネーブル信号ＥＮａ２は、他のレベルの要求（信号、チャネル番号）についてバス使用権が確定したか否かを示す。即ち、優先フラグ生成部１５２ａは、イネーブル信号ＥＮａ１により当該優先レベルのチャネル番号について使用権が確定したことを確認し、イネーブル信号ＥＮａ２により他のレベルのチャネル番号について使用権が確定したことを確認する。優先フラグ生成部１５２ａは、最上位の優先レベルに対応する。従って、優先フラグ生成部１５２ａは、自身のレベルに対応するチャネル番号についてバス使用権が確定したか、自身より低いレベルのチャネル番号についてバス使用権が確定したかを判断する。優先フラグ生成部１５２ａは、カウント機能を有し、それぞれバス使用権が確定した回数をカウントする。そして、優先フラグ生成部１５２ａは、それぞれのカウント値に基づいて、優先フラグＳＰ１を生成する。
優先フラグＳＰ１は、例えば２値の信号であり、値（例えば「０」）の場合に、当該レベルのチャネル番号が優先であることを示し、値（例えば「１」）の場合に、他のレベルのチャネル番号が優先であることを示す。
優先フラグ生成部１５２ｂには、優先フラグ生成部１５２ａと同様に、イネーブル信号ＥＮｂ１及びイネーブル信号ＥＮｂ２が入力される。イネーブル信号ＥＮｂ１は、優先フラグ生成部１５２ｂが対応するレベルの要求（信号、チャネル番号）についてバス使用権が確定したか否かを示す。イネーブル信号ＥＮｂ２は、他のレベルの要求（信号、チャネル番号）についてバス使用権が確定したか否かを示す。優先フラグ生成部１５２ｂは、イネーブル信号ＥＮｂ１及びイネーブル信号ＥＮｂ２に基づいて、優先フラグＳＰ２を生成する。
上記したように、優先フラグ生成部１５２ａは、自身のレベル（最上位レベル）を優先するか、他のレベル即ち自身より下位のレベルを優先するかを示す優先フラグＳＰ１を生成する。同様に、優先フラグ生成部１５２ｂは、自身のレベルを優先するか他のレベルを優先するかを示す優先フラグＳＰ２を生成する。他のレベルについて、最上位のレベルについては、優先フラグ生成部１５２ａに入力されるイネーブル信号ＥＮａ１により示されている。従って、優先フラグ生成部１５２ｂは、自身のレベルを優先するか、自身より下位のレベルを優先するかを示す優先フラグＳＰ２を生成する。
調停機能部７６は、設定されたレベルに対応する２つのレベル間調停部１５３ａ，１５３ｂを有している。
レベル間調停部１５３ａには、レベル内調停部１５１ａから出力される有効信号ＳＥ１と、優先フラグ生成部１５２ａから出力される優先フラグＳＰ１と、オア回路１５５の出力信号ＳＥ２１が入力される。オア回路１５５には、レベル内調停部１５１ｂから出力される有効信号ＳＥ２と、レベル内調停部１５１ｃから出力される有効信号ＳＥ３が入力される。オア回路１５５は、両有効信号ＳＥ２，ＳＥ３を論理和演算して合成信号ＳＥ２１を生成する。この合成信号ＳＥ２１は、レベル内調停部１５１ｂ及びレベル内調停部１５１ｃのうちの少なくとも一方について有効となる要求信号が入力されていることを示す。つまり、合成信号ＳＥ２１は、レベル間調停部１５３ａの設定レベルに対して、そのレベルよりも下位のレベルについて有効な要求信号があることを示す有効信号である。
レベル間調停部１５３ａは、両有効信号ＳＥ１，ＳＥ２のうちの何れか一方が有効な要求があることを示す場合、その有効な要求があることを示す有効信号をレベル間調停信号ＳＡ１として出力する。また、レベル間調停部１５３ａは、両有効信号ＳＥ１，ＳＥ２がともに有効な要求であることを示す、つまり有効信号ＳＥ１，ＳＥ２が競合している場合に、優先フラグＳＰ１に従って何れか一方を選択し、その選択した有効信号をレベル間調停信号ＳＡ１として出力する。つまり、レベル間調停部１５３ａは、優先フラグＳＰ１に従って、自己のレベルを優先する場合には有効信号ＳＥ１を選択し、自己のレベルを優先しない、即ち他のレベルを優先する場合には有効信号ＳＥ２を選択する。
図９は、レベル間調停部１５３ａの動作説明図である。同図において、「優先フラグ」は優先フラグ生成部１５２ａから出力される優先フラグＳＰ１を示し、「有効信号１」はレベル内調停部１５１ａから出力される有効信号ＳＥ１を示し、「有効信号２」はレベル内調停部１５１ｂから出力される有効信号ＳＥ２を示す。「０」の「優先フラグ」は上位側レベルを優先することを示し、「１」の「優先フラグ」は下位側レベルを優先することを示す。「１」の「有効信号１」「有効信号２」は、設定されたＤＭＡチャネルからの要求があることを示し、「０」は要求がないことを示す。
従って、「有効信号１」「有効信号２」がともに「１」の場合は、レベル間において要求が競合していることを示す。この場合、レベル間調停部１５３ａは、選択結果に示すように、「０」の優先フラグに従って「有効信号１」を選択し、「１」の優先フラグに従って「有効信号２」を選択する。
同様に、レベル間調停部１５３ｂには、レベル内調停部１５１ｂから出力される有効信号ＳＥ２と、優先フラグ生成部１５２ｂから出力される優先フラグＳＰ２と、レベル内調停部１５１ｃから出力される有効信号ＳＥ３が入力される。レベル間調停部１５３ｂは、優先フラグＳＰ２に従って、両有効信号ＳＥ２，ＳＥ３のうちの何れか一方を選択し、選択した有効信号をレベル間調停信号ＳＡ２として出力する。
各レベル間調停部１５３ａ，１５３ｂから出力されるレベル間調停信号ＳＡ１，ＳＡ２は、チャネル確定部１５４に入力される。このチャネル確定部１５４には、各レベル内調停部１５１ａ〜１５１ｃから出力されるチャネル番号ＳＮ１〜ＳＮ３が入力される。チャネル確定部１５４は、レベル間調停信号ＳＡ１，ＳＡ２に基づいて、各チャネル番号ＳＮ１〜ＳＮ３のうちの１つに対してバス使用権を確定し、確定したチャネル番号ＳＤを出力する。このチャネル番号ＳＤは、図３に示すメモリコントローラ２７に供給される。
図１０は、チャネル確定部１５４の動作説明図である。同図において、「レベル間調停信号１」はレベル間調停部１５３ａから出力される調停信号ＳＡ１を示し、「レベル間調停信号２」はレベル間調停部１５３ｂから出力される調停信号ＳＡ２を示し、「有効信号３」はレベル内調停部１５１ｃから出力される有効信号ＳＥ３を示す。「１」の「レベル間調停信号」は対応する優先レベルのチャネル番号が有効、即ち要求があることを示す。
従って、上位レベル側の「レベル間調停信号」が「１」の場合に、その上位側レベルのチャネル番号に対してバスの使用権を確定する。そして、各「レベル間調停信号」が「０」の場合に、下位側レベル、即ち最下位レベルのチャネル番号に対してバスの使用権を確定する。
更に、チャネル確定部１５４は、各チャネル番号ＳＮ１〜ＳＮ３に対してバス使用権を確定したか否かを示すイネーブル信号ＥＮａ１〜ＥＮｃ１を生成する。各イネーブル信号ＥＮａ１〜ＥＮｃ１は、それぞれ対応するレベルのレベル内調停部１５１ａ〜１５１ｃに出力される。
レベルに対応するイネーブル信号ＥＮｂ１とレベル（最下位レベル）に対応するイネーブル信号ＥＮｃ１は、オア回路１５６に入力される。オア回路１５６は、両信号ＥＮｂ１，ＥＮｃ１を論理和演算して生成した信号を最上位レベルに対応するイネーブル信号ＥＮａ２として出力する。また、レベルに対応するイネーブル信号ＥＮｃ１は、レベルについて、イネーブル信号ＥＮｂ１に対して他のレベルのチャネル番号を確定したことを示す。従って、チャネル確定部１５４から出力されるレベルに対応するイネーブル信号ＥＮｃ１は、レベルにおいて他のレベルのチャネル番号を確定したことを示すイネーブル信号ＥＮｂ２として優先フラグ生成部１５２ｂに入力される。
次に、レベル内調停部１５１ａの構成を説明する。
図１１に示すように、レベル内調停部１５１ａは、判定部１６１、選択部１６２、情報記憶部１６３、並び替え部１６４を有する。判定部１６１には所定数の要求信号（本実施形態では、すべての要求信号Ｗ０〜Ｗ６）が入力される。また、判定部１６１には、情報記憶部１６３に記憶された設定情報が入力される。
情報記憶部１６３は、複数（ｎ個）のレジスタ１６３1 〜１６３n を含み、各レジスタ１６３1 〜１６３n にはそれぞれ設定情報又は非設定情報が記憶される。設定情報は判定部１６１に入力される要求信号Ｗ０〜Ｗ６のうち、当該レベル内調停部１５１ａに割り当てられた要求信号を出力するＤＭＡチャネル（処理部）のチャネル番号であり、非設定情報はチャネル番号が設定されていないことを示す値である。情報記憶部１６３はレジスタ１６３1 〜１６３n により構成されているため、複数のレジスタに同一値のチャネル番号を設定可能である。この設定情報及び非設定情報は、図３に示すＣＰＵ２９により選択部１６２を介して書き込まれる。
ＣＰＵ２９は、電源投入時の初期化処理や、設定情報であるチャネル番号を設定チャネル値とする。各レジスタ１６３1 〜１６３n は、それぞれ記憶した情報（値）を出力する。
判定部１６１は、サービス間隔（バスの使用を許可する期間）毎に、各要求信号Ｗ０〜Ｗ６に基づいて、レベル内調停部１５１ａの優先レベルに設定されたＤＭＡチャネルによるバス使用権の要求があるか否かを判断する。そして、判定部１６１は、要求がある場合にはそのＤＭＡチャネルのチャネル番号ＳＮ１と、要求があることを示す（例えばＨレベル）有効信号ＳＥ１を出力する。一方、要求がない場合には、その旨を示す（例えばＬレベル）有効信号ＳＥ１を出力する。
詳述すると、判定部１６１は、各要求信号Ｗ０〜Ｗ６がバス使用権の要求を示す（例えばＨレベル）か否かを判断する。これは、要求信号Ｗ０〜Ｗ６の論理和演算結果により判断される。判定部１６１は、要求がある場合に、その要求を示す要求信号のチャネル番号と、各レジスタ１６３1 〜１６３n から出力される設定チャネル値とを順次比較し、最初に設定チャネル値と一致するチャネル番号を、このレベル内調停部１５１ａにおける調停結果、即ち選択したチャネル番号とする。判定部１６１は、設定したチャネル番号ＳＮ１を出力するとともに、出力するチャネル番号ＳＮ１が有効であることを示す有効信号ＳＥ１を出力する。また、判定部１６１は、決定したチャネル番号、即ち要求信号のチャネル番号と最初に一致した設定チャネル値が記憶されたレジスタを示すポインタ情報を並び替え部１６４に出力する。
並び替え部１６４には、情報記憶部１６３を構成するすべてのレジスタ１６３1 〜１６３n に記憶された情報が入力される。並び替え部１６４は、シフトレジスタであり、判定部１６１から入力されたポインタ情報が示すレジスタに記憶された情報が最終のレジスタに記憶されるように、情報の並び替えを行い、その結果を選択部１６２に出力する。例えば、判定部１６１において、２番目のレジスタ１６３2 に記憶された設定チャネル値と等しいチャネル番号のＤＭＡチャネルからの要求を選択した場合、判定部１６１は、その２番目のレジスタ１６３2 を示すポインタ情報を出力する。並び替え部１６４は、そのポインタ情報に従って、３〜ｎ番目のレジスタ１６３3 〜１６３n に記憶された情報を２〜（ｎ−１）番目のレジスタ１６３2 〜１６３n-1 のレジスタに記憶するとともに、２番目のレジスタ１６３2 に記憶された情報をｎ番目のレジスタ１６３n に記憶されるように、情報をシフトし、そのシフト結果を選択部１６２に出力する。尚、図ではレジスタ１６３3 を省略している。
選択部１６２には、イネーブル信号ＥＮａ１が入力される。選択部１６２は、図２に示すＣＰＵ２９から入力される情報（設定情報及び非設定情報）をレジスタ１６３1 〜１６３n に書き込む。また、選択部１６２は、イネーブル信号ＥＮａ１に基づいて、該信号ＥＮａ１がこの優先レベルの要求が確定したことを示す場合に並び替え部１６４から入力される情報をレジスタ１６３1 〜１６３n に書き込む。この並び替え部１６４及び選択部１６２により、情報記憶部１６３に記憶したチャネル番号をラウンドロビン方式により並び替え、この優先レベル内の優先順序を変更する。
次に、優先フラグ生成部１５２ａの構成を説明する。
図１２に示すように、優先フラグ生成部１５２ａは、カウンタ制御部１７１、選択部１７２、カウンタ１７３、フラグ制御部１７４を有する。カウンタ１７３は、カウンタ１７３ａとカウンタ１７３ｂとを有する。両カウンタ１７３ａ，１７３ｂは例えばアップカウンタである。両カウンタ１７３ａ，１７３ｂには、それぞれカウントアップ値が図２に示すＣＰＵ２９から格納される。カウンタ１７３ａとカウンタ１７３ｂにそれぞれ格納されるカウントアップ値は、上位側レベル内調停部即ちレベル内調停部１５１ａと、下位側レベル内調停部即ちレベル内調停部１５１ｂの優先順位の比に応じた値である。それぞれのカウントアップ値は、例えば、「４」，「３」である。両カウンタ１７３ａ，１７３ｂは、カウンタ制御部１７１から出力されるカウントアップ信号に応答してカウントアップ（＋１）する。そして、各カウンタ１７３ａ，１７３ｂは、それぞれカウント値がカウントアップ値と一致すると一致信号をカウンタ制御部１７１に出力するとともに、カウント値をクリア（＝０）する。
カウンタ制御部１７１には、イネーブル信号ＥＮａ１とイネーブル信号ＥＮａ２が入力される。カウンタ制御部１７１は、イネーブル信号ＥＮａ１に応答してカウンタ１７３ａにカウントアップ信号を出力し、イネーブル信号ＥＮａ２に応答してカウンタ１７３ｂにカウントアップ信号を出力する。イネーブル信号ＥＮａ１は、レベル間で要求が競合した場合に上位側レベル、即ちレベル内調停部１５１ａの優先レベルのチャネル番号を確定したことを示し、イネーブル信号ＥＮａ２は、レベル間で要求が競合した場合に下位側レベル、即ちレベル内調停部１５１ａより下位の優先レベルのチャネル番号を確定したことを示す。従って、カウンタ１７３ａのカウント値は、調停によって上位側レベルの要求を確定した回数を示し、カウンタ１７３ｂのカウント値は調停によって下位側レベルの要求を確定した回数を示す。
カウンタ制御部１７１は、両カウンタ１７３ａ，１７３ｂから出力される一致信号に基づいてフラグ制御信号をフラグ制御部１７４に出力する。フラグ制御部１７４は、フラグ制御信号に応答して優先フラグＳＰ１を生成する。詳述すると、カウンタ制御部１７１は、イネーブル信号ＥＮａ１に応答してカウンタ１７３ａをカウントアップさせている間、フラグ制御信号によりフラグ制御部１７４から上位レベルを優先する優先フラグ（例えば値「０」、Ｌレベル）を出力させる。このとき、図８に示すレベル間調停部１５３ａは、レベル内調停部１５１ａとレベル内調停部１５１ｂからそれぞれ要求があることを示す有効信号ＳＥ１，ＳＥ２が出力されると、「０」の優先フラグＳＰ１に応答して、上位側レベルの有効信号ＳＥ１を選択する。そして、レベル間調停部１５３ａは、選択した有効信号を上位側レベルと下位側レベルとの間で要求信号を調停したことを示すレベル間調停信号ＳＡ１として出力する。
そして、カウンタ制御部１７１は、カウンタ１７３ａが一致信号を出力すると、フラグ制御信号によりフラグ制御部１７４から下位レベルを優先する優先フラグ（例えば値「１」、Ｈレベル）を出力させる。すると、図８に示すレベル間調停部１５３ａは、レベル内調停部１５１ａとレベル内調停部１５１ｂからそれぞれ要求があることを示す有効信号ＳＥ１，ＳＥ２が出力されると、「１」の優先フラグＳＰ１に応答して、下位側レベルの有効信号ＳＥ２を選択する。そして、レベル間調停部１５３ａは、選択した有効信号を上位側レベルと下位側レベルとの間で要求信号を調停したことを示すレベル間調停信号ＳＡ１として出力する。
従って、このレベル間調停部１５３ａは、優先フラグ生成部１５２ａのカウンタ１７３ａとカウンタ１７３ｂにそれぞれ設定したカウント値の回数だけ上位側レベルの要求と下位側レベルの要求をそれぞれ確定する。即ち、レベル間調停部１５３ａは、カウンタ１７３ａ，１７３ｂに設定したカウント値の比に応じて、上位側レベルの要求を優先するとともに、下位側レベルの要求を許容する。
レベル内調停部１５１ｂは、レベル内調停部１５１ａと同じ構成であるため、図面を省略する。
レベル内調停部１５１ｂの情報記憶部１６３には、少なくとも１つのチャネル番号が記憶される。従って、レベル内調停部１５１ｂにチャネル番号の設定を設定することにより、同チャネル番号のＤＭＡチャネルに対する優先レベルを容易に設定することができる。また、レベル内調停部１５１ａに設定したチャネル番号を削除し、同チャネル番号をレベル内調停部１５１ｂに設定することにより、同チャネル番号のＤＭＡチャネルに対する優先レベルを容易に変更することができる。
また、各レベル内調停部１５１ａ，１５１ｂの情報記憶部１６３は、それぞれ複数のレジスタから構成されている。従って、例えばレベル内調停部１５１ａにおいて同一値のチャネル番号を複数のレジスタに設定する。この場合、同一値のチャネル番号を設定したレジスタの数だけ、同チャネル番号のＤＭＡチャネルに対してバス使用権が与えられる。即ち、設定するレジスタの数に応じて、同一レベル内において優先度を上げることができる。
同一値のチャネル番号の設定は、異なる優先レベルについても行うことができる。即ち、レベル内調停部１５１ａとレベル内調停部１５１ｂに同じ値のチャネル番号を設定する。この場合、上記と同様に、設定したレジスタの数だけそのチャネル番号のＤＭＡチャネルにバス使用権が与えられる。
レベル内調停部１５１ｃは、レベル内調停部１５１ａと同じ構成であるため、図面を省略する。
このレベル内調停部１５１ｃについても、レベル内調停部１５１ｂと同様のことがいえる。即ち、各レベル内調停部１５１ａ〜１５１ｃに対してチャネル番号を設定することにより、優先レベルを容易に設定することができる。また、設定したチャネル番号を変更することにより、優先レベルを容易に変更することができる。更に、その時に動作しない処理部について、レベル内調停部１５１ａ〜１５１ｃの何れにもチャネル番号を設定しないことにより、同チャネル番号のＤＭＡチャネルに対してバス使用権を許容しない。即ち、必要としないＤＭＡチャネルに対してリソースであるバス使用権を設定しないため、必要とするＤＭＡチャネルに対してバス使用権を従来に比べて多く与えることができる。
そして、優先フラグ生成部１５２ｂは、優先フラグ生成部１５２ａと同じ構成であるため、図面を省略する。優先フラグ生成部１５２ｂのカウンタ１７３ａ，１７３ｂには、優先フラグ生成部１５２ａと同様に、上位側レベルの要求と下位側レベルの要求を確定する値が格納されている。従って、図８に示すように、この優先フラグ生成部１５２ｂが生成する優先フラグＳＰ２を入力するレベル間調停部１５３ｂは、レベル間調停部１５３ａは、カウンタ１７３ａ，１７３ｂに設定したカウント値の比に応じて、上位側レベルの要求を優先するとともに、下位側レベルの要求を許容する。優先レベルが高く設定されたＤＭＡチャネルの処理部から連続的にバス使用権の要求がある場合でも、優先レベルが最も低く設定されたレベル内調停部１５１ｃに設定されたチャネル番号のＤＭＡチャネルについてもバス使用権を確定する。即ち、各レベル内調停部１５１ａ〜１５１ｃに設定されたチャネル番号のＤＭＡチャネルのすべてに対してバス使用権を確実に確定することができる。
上記のレベル内調停部の処理の流れを図１３に従って説明する。
先ず、各レベル内調停部に対してＤＭＡチャネルの割当て、即ちチャネル番号の設定が行われる（ステップ１８１）。次に、レベル間調停部は、転送中、即ちバスが使用中か否かを判断し（ステップ１８２）、転送中の場合には転送終了まで待つ。転送が終了すると、レベル間調停部は、割当てチャネルの要求があるか否かを判断し（ステップ１８３）、要求が無い場合にはステップ１８２に戻る。
チャネルの要求がある場合、チャネル内調停部は要求チャネルの検索を行い（ステップ１８４）、優先チャネルを決定する（ステップ１８５）。次に、レベル内調停部は、レベル内調停部に対して有効信号の出力がディセーブル（禁止）されているか否かを判断し（ステップ１８６）、ディセーブルされていない場合に有効信号及びチャネル番号を出力する（ステップ１８７）。次に、レベル内調停部は、当グループが選択されたか否か、即ち当該レベルのチャネル番号に対してバスの使用権が確定されたか否かを判断し（ステップ１８８）、選択された場合にチャネル番号の並び替えを行う（ステップ１８９）。そして、１回のサービスについての全ての処理が終了したか否かを判断し（ステップ１９０）、処理終了によりステップ１８２に戻って次の要求を待つ。
上記の優先フラグ生成部が実行する処理の流れを図１４に従って説明する。
先ず、優先フラグ生成部に対して優先フラグ初期値、優先比率（カウント値）が設定される（ステップ１９１）。次に、優先フラグ生成部は、優先フラグ側、即ちその時に優先しているレベル（上位側レベル又は下位側レベル）について要求受付があるか否かを判断し（ステップ１９２）、要求受付がある場合に要求が競合しているか否かを判断する（ステップ１９３）。次に、優先フラグ生成部は、競合している場合に、優先フラグ側のカウント値をダウンカウントする（ステップ１９４）。
次に、優先フラグ生成部は、カウント値がゼロ「０」か否か、即ち設定された数の要求を受け付けたか否かを判断し（ステップ１９５）、カウント値が「０」の場合に優先フラグ側の優先比率、即ちカウント値を再設定する（ステップ１９６）。次に、優先フラグ生成部は優先フラグを反転する、即ち優先するレベルを切り換えるように優先フラグを変更する（ステップ１９７）。そして、１回のサービスについての全ての処理が終了したか否かを判断し（ステップ１９８）、処理終了によりステップ１８２に戻って次の要求を待つ。
従って、図１３に示す処理を記述したプログラムを記憶し、そのプログラムを実行する処理部によりレベル内調停部を構成することもできる。同様に、図１４に示す処理を記述したプログラムを記憶し、そのプログラムを実行する処理部により優先フラグ生成部を生成することもできる。
次に、処理装置１２の作用を説明する。
例えば、図４に示すように、処理部２１ａ，２１ｂは要求信号Ｒ１ａ，Ｒ１ｂを出力する。また、処理部２２ａは要求信号Ｒ２ａ０，Ｒ２ａ１を出力し、処理部２２ｂは要求信号Ｒ２ｂを出力する。
調停部２６ｂは、スレーブインタフェース８１ａ〜８１ｃにより要求信号Ｒ２ａ０，Ｒ２ａ１，Ｒ２ｂを受け取る。調停部２６ｂは、スレーブインタフェース８１ｂにて受け取る要求信号Ｒ２ａ０に基づいて、マスタインタフェース８０ａから要求信号ＲＡ０を出力する。そして、調停部２６ｂは、スレーブインタフェース８１ｂ、８１ｃにて受け取る要求信号Ｒ２ａ１，Ｒ２ｂを設定に従って調停し、調停結果に基づいてマスタインタフェース８０ｂから要求信号ＲＡ１を出力する。要求信号ＲＡ１は、要求信号Ｒ２ａ１と要求信号Ｒ２ｂのうちの何れかである。
調停部２６ａは、スレーブインタフェース７１ａ，７１ｂにより要求信号Ｒ１ａ，Ｒ１ｂを受け取り、スレーブインタフェース７２ａ，７２ｂにより調停部２６ｂが出力する要求信号ＲＡ０，ＲＡ１を受け取る。調停部２６ａは、各要求信号Ｒ１ａ，Ｒ１ｂ，ＲＡ０，ＲＡ１を設定に従って調停し、調停結果に基づいてマスタインタフェース７０から要求信号を出力する。
例えば、調停部２６ａにおける設定は、スレーブインタフェース７１ａにて受け取る要求信号の優先度が最も高い。また、スレーブインタフェース７２ａにて受け取る要求信号をスレーブインタフェース７２ｂにて受け取る要求信号よりも優先する。そして、スレーブインタフェース７１ｂにて受け取る要求信号を、スレーブインタフェース７２ａ，７２ｂにて受け取る要求信号よりも高い優先度とする。したがって、各要求信号Ｒ１ａ，Ｒ１ｂ，ＲＡ０，ＲＡ１における優先度は、
Ｒ１ａ＞Ｒ１ｂ＞ＲＡ０（Ｒ２ａ０）＞ＲＡ１（Ｒ２ａ１ ｏｒ Ｒ２ｂ）
となる。
そして、スレーブインタフェース７１ｂにて受け取る要求信号の優先度の設定を変更することにより、各要求信号Ｒ１ａ，Ｒ１ｂ，ＲＡ０，ＲＡ１の優先度は、
Ｒ１ａ＞ＲＡ０（Ｒ２ａ０）＞Ｒ１ｂ＞ＲＡ１（Ｒ２ａ１ ｏｒ Ｒ２ｂ）
または、
Ｒ１ａ＞ＲＡ０（Ｒ２ａ０）＞ＲＡ１（Ｒ２ａ１ ｏｒ Ｒ２ｂ）＞Ｒ１ｂ
とすることが可能となる。
図３に示すように、調停回路２６は調停部２６ａ〜２６ｅを有している。処理装置１２の各処理部２１ａ〜２５ｃは、動作頻度に応じて調停部２６ａ〜２６ｅの何れかに接続されている。処理部２２ａ〜２５ｃと比べて動作頻度の高い処理部２１ａ〜２１ｆは調停部２６ａに直接的に接続されている。処理部２２ａ〜２５ｃは、同時動作又は排他的な動作に応じて、調停部２６ｂ〜２６ｅに接続されている。そして、調停部２６ｂ〜２６ｅは調停部２６ａに接続されている。
ＣＰＵ２９は、撮影装置の動作モードにしたがって、その時々の動作において不要な処理部に対するクロック信号を停止する。例えば、図４に示すように、クロック制御部２８ｂから出力されるクロック信号ＣＫ２は、クロックバッファ３２ｂを介して処理部２２ａ，２２ｂに供給される。さらに、クロック信号ＣＫ２は、クロックバッファ３２ｂを介して調停部２６ｂと、調停部２６ａのスレーブインタフェース７２ａ，７２ｂに供給される。ＣＰＵ２９は、クロック制御部２８ｂのレジスタ６１に設定値を格納し、その設定値にしたがってオフするスイッチ６２によりクロック信号ＣＫ２の出力が停止される。したがって、クロック信号ＣＫ２に基づいて動作する処理部２２ａ，２２ｂ、調停部２６ｂ、調停部２６ａのスレーブインタフェース７２ａ，７２ｂ、及びクロック信号ＣＫ２を供給する経路に配設されたクロックバッファ３２ｂは動作を停止する。このことは、処理装置１２ひいては撮影装置における消費電力を少なくする。
また、図４に示すように、処理部２１ａは、レジスタ４１ａの設定値に応じてオンオフするスイッチ４２ａを有している。同様に、処理部２１ｂは、レジスタ４１ｂによりオンオフするスイッチ４２ｂを有している。したがって、レジスタ４１ａ，４１ｂに対する設定値により、処理部２１ａ，２１ｂそれぞれを停止させることが可能となる。同様に、処理部２２ａは、レジスタ５１ａの設定値に応じてオンオフするスイッチ５２ａを有し、処理部２２ｂは、レジスタ５１ｂによりオンオフするスイッチ５２ｂを有している。したがって、レジスタ５１ａ，５１ｂに対する設定値により、処理部２２ａ，２２ｂそれぞれを停止させることが可能となる。なお、図３に示す処理部２１ｃ〜２１ｆ，２３ａ〜２５ｃについても同様である。このため、動作に対する要否に応じて各処理部２１ａ〜２５ｃを停止させることが可能となる。このことは、処理装置１２ひいては撮影装置における消費電力を少なくする。
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）クロック制御部２８ｂから出力されるクロック信号ＣＫ２は、処理部２２ａ，２２ｂに供給される。ＣＰＵ２９は、クロック制御部２８ｂのレジスタ６１に設定値を格納し、その設定値にしたがってオフするスイッチ６２によりクロック信号ＣＫ２の出力が停止される。したがって、クロック信号ＣＫ２に基づいて動作する処理部２２ａ，２２ｂは動作を停止する。このように、撮影装置（処理装置１２）の動作状態に応じてクロック信号を停止することで、処理装置１２ひいては撮影装置における消費電力を、全てのクロック信号を供給する場合と比べ低減することができる。
（２）各処理部２１ａ，２１ｂ，２２ａ，２２ｂは、レジスタ４１ａ，４１ｂ，５１ａ，５１ｂの設定値に応じてオンオフするスイッチ４２ａ，４２ｂ，５２ａ，５２ｂを有している。したがって、各レジスタ４１ａ〜５１ｂに対して個々に設定値を設定することにより、各処理部２１ａ〜２２ｂを個々に停止させることができる。このため、複数の処理部２２ａ，２２ｂが接続された調停部２６ｂを動作させるときでも、処理部２２ａ，２２ｂのそれぞれを処理に応じて停止させることで、処理装置１２における消費電力を低減することができる。
（３）調停部２６ｂは、調停機能部８２により調停した要求信号におけるマスタ番号を、マスタインタフェース８０ａ，８０ｂのインタフェース番号に変換する変換部８４を有し、変換後のインタフェース番号のマスタインタフェースから要求信号が出力される。調停部２６ａは、調停部２６ｂのマスタインタフェース８０ａ，８０ｂと接続されたスレーブインタフェース７２ａ，７２ｂから受け取る要求信号を、それぞれのスレーブインタフェース７２ａ，７２ｂに応じた優先度（優先順位レベル）に従って調停する。したがって、変換部８４における変換のための情報を変更することで、要求信号を供給するスレーブインタフェース７２ａ，７２ｂを変更することができる。この結果、要求信号に対する優先順位を容易に変更することができる。これにより、停止した処理部２２ａ〜２５ｃ，調停部２６ｂ〜２６ｅに応じて、そのときの処理に必要な処理部の優先度を変更することで、効率的な処理が可能となる。
尚、上記各実施形態は、以下の態様で実施してもよい。
・各調停部が有するマスタインタフェースの数を適宜変更してもよい。
例えば、図１５に示すように、調停回路２００は複数（図１５において２つ）の調停部２０１ａ，２０１ｂを有している。調停部２０１ａは１つのマスタインタフェース２１１と複数（図１５において３つ）のスレーブインタフェース２１２ａ，２１２ｂ，２１３を有している。調停部２０１ｂは１つのマスタインタフェース２２１と複数（図１５において３つ）のスレーブインタフェース２２２ａ〜２２２ｃを有している。
調停部２０１ａと処理部２３１ａ，２３１ｂは、クロック制御部２８ａから出力されるクロック信号ＣＫ１に基づいて動作する。調停部２０１ｂと処理部２４１ａ〜２４１ｃ、及び調停部２０１ａのスレーブインタフェース２１３は、クロック制御部２８ｂから出力されるクロック信号ＣＫ２に基づいて動作する。
調停部２０１ｂは、スレーブインタフェース２２２ａ〜２２２ｃにより処理部２４１ａ〜２４１ｃから出力される要求信号Ｗ１ａ〜Ｗ１ｃを受け取る。そして、調停部２０１ｂは、それらの要求信号Ｗ１ａ〜Ｗ１ｃを設定に応じて調停し、調停結果に応じた要求信号ＷＡをマスタインタフェース２２１から出力する。要求信号ＷＡは、要求信号Ｗ１ａ〜Ｗ１ｃのうちの何れか１つの要求信号である。
調停部２０１ａは、スレーブインタフェース２１２ａ，２１２ｂにより処理部２３１ａ，２３１ｂから出力される要求信号Ｗ０ａ，Ｗ０ｂと、スレーブインタフェース２１３により調停部２０１ｂから出力される要求信号ＷＡを受け取り、それらの要求信号Ｗ０ａ，Ｗ０ｂ，ＷＡを設定に応じて調停し、調停結果に応じた要求信号をマスタインタフェース２１１から出力する。
このように構成された調停回路２００の調停部２０１ａにおいて、設定に応じて各要求信号Ｗ０ａ，Ｗ０ｂ，ＷＡの優先度を、
Ｗ０ａ＞Ｗ０ｂ＞ＷＡ（Ｗ１ａ ｏｒ Ｗ１ｂ ｏｒ Ｗ１ｃ）
または、
Ｗ０ａ＞ＷＡ（Ｗ１ａ ｏｒ Ｗ１ｂ ｏｒ Ｗ１ｃ）＞Ｗ０ｂ
とすることができる。
また、図１６に示すように、調停回路２５０は複数（図１６において２つ）の調停部２５１ａ，２５１ｂを有している。調停部２５１ａは２つのマスタインタフェース２６１ａ，２６１ｂと複数（図１６において４つ）のスレーブインタフェース２６２ａ，２６２ｂ，２６３ａ，２６３ｂを有している。マスタインタフェース２６１ａはメモリコントローラ２７ａを介してメモリ１４ａに接続され、マスタインタフェース２６１ｂはメモリコントローラ２７ｂを介してメモリ１４ｂに接続されている。つまり、この調停部２５１ａは、２つのバススレーブに接続されている。調停部２５１ｂは２つのマスタインタフェース２７１ａ，２７１ｂと複数（図１６において３つ）のスレーブインタフェース２７２ａ〜２７２ｃを有している。
調停部２５１ａと処理部２３１ａ，２３１ｂは、クロック制御部２８ａから出力されるクロック信号ＣＫ１に基づいて動作する。調停部２５１ｂと処理部２４１ａ〜２４１ｃ、及び調停部２５１ａのスレーブインタフェース２６３ａ，２６３ｂは、クロック制御部２８ｂから出力されるクロック信号ＣＫ２に基づいて動作する。
調停部２５１ｂは、スレーブインタフェース２７２ａ〜２７２ｃにより処理部２４１ａ〜２４１ｃから出力される要求信号Ｗ１ａ〜Ｗ１ｃを受け取る。そして、調停部２５１ｂは、それらの要求信号Ｗ１ａ〜Ｗ１ｃを設定に応じて調停し、調停結果に応じた要求信号ＷＡ０，ＷＡ１をマスタインタフェース２７１ａ，２７１ｂから出力する。例えば、調停部２５１ｂは、要求信号Ｗ１ａに基づいて要求信号ＷＡ０を出力し、要求信号Ｗ１ｂ，Ｗ１ｃを調停した結果に応じて要求信号ＷＡ１を出力する。
調停部２５１ａは、スレーブインタフェース２６２ａ，２６２ｂにより処理部２３１ａ，２３１ｂから出力される要求信号Ｗ０ａ，Ｗ０ｂと、スレーブインタフェース２６３ａ，２６３ｂにより調停部２５１ｂから出力される要求信号ＷＡ０，ＷＡ１を受け取り、それらの要求信号Ｗ０ａ，Ｗ０ｂ，ＷＡ０，ＷＡ１を設定に応じて調停し、調停結果に応じた要求信号をマスタインタフェース２６１ａ，２６１ｂから出力する。例えば、調停部２５１ａは、要求信号Ｗ０ａと要求信号ＷＡ０を調停した結果に応じた要求信号をマスタインタフェース２６１ａから出力する。また、調停部２５１ａは、要求信号Ｗ０ｂと要求信号ＷＡ１を調停した結果に応じた要求信号をマスタインタフェース２６１ｂから出力する。
このような調停回路２５０により、処理部２３１ａと処理部２４１ａはメモリ１４ａをアクセスし、処理部２３１ｂと処理部２４１ｂ，２４１ｃはメモリ１４ｂをアクセスする。なお、処理部２３１ａと処理部２４１ａがメモリ１４ｂをアクセスし、処理部２３１ｂと処理部２４１ｂ，２４１ｃがメモリ１４ａをアクセスするように設定することもできる。このように、転送チャネルにおけるバスマスタとバススレーブを容易に設定することができる。
・調停部における処理を適宜変更してもよい。
例えば、図１７に示すように、調停部３０１ａはスレーブインタフェース７１ａ，７１ｂ，７２ａ，７２ｂ、調停機能部３１１、ＣＰＵインタフェース７７を有している。スレーブインタフェース７１ａ，７１ｂは、例えば図５に示す調停部２６ａと同様に、図３に示す処理部２１ａ，２１ｂに接続されている。スレーブインタフェース７２ａ，７２ｂは、調停部３０１ｂのマスタインタフェース８０ａ，８０ｂに接続されている。なお、図１７において、調停部３０１ａにおけるマスタインタフェースは省略されている。
調停部３０１ｂは、マスタインタフェース８０ａ，８０ｂ、スレーブインタフェース８１ａ〜８１ｃ、調停機能部３２１、インタフェース選択部３２２を有している。インタフェース選択部３２２は、変換部３２３、切替部８５、ＣＰＵインタフェース８６を有している。ＣＰＵ２９は、調停部３０１ｂにおける優先度（優先順位レベル）に対するしきい値を変換部３２３に設定する。
調停機能部３２１は、スレーブインタフェース８１ａ〜８１ｃにより受け付けた要求信号を、それぞれの要求信号を出力する処理部に対して設定された優先度（優先順位レベル）にしたがって調停し、調停結果に基づいて、要求信号と優先順位レベルを出力する。
変換部３２３は、設定されたしきい値と優先順位レベルを比較し、比較結果に応じてインタフェース番号を設定する。例えば、変換部３２３は、しきい値以上の優先順位レベルをマスタインタフェース８０ａのインタフェース番号に変換し、しきい値より低い優先順位レベルをマスタインタフェース８０ｂのインタフェース番号に変換する。切替部８５は、インタフェース番号に応じて要求信号をマスタインタフェース８０ａ，８０ｂに供給する。
例えば、スレーブインタフェース８１ａにより受け付ける要求信号Ｒ１ａの優先度を最上位（優先順位レベル＝０）とする。スレーブインタフェース８１ｂにより受け付ける要求信号Ｒ１ｂの優先度を中位（優先順位レベル＝１）とする。スレーブインタフェース８１ｃにより受け付ける要求信号Ｒ１ｃの優先度を最下位（優先順位レベル＝２）とする。そして、優先順位レベルのしきい値を「０」とする。この場合、変換部３２３は、「０」の優先順位レベルをマスタインタフェース８０ａのインタフェース番号に変換し、「１」，「２」の優先順位レベルをマスタインタフェース８０ｂのインタフェース番号に変換する。これにより、要求信号Ｒ１ａはマスタインタフェース８０ａから出力され、要求信号Ｒ１ｂ，Ｒ１ｃはマスタインタフェース８０ｂから出力される。
調停部３０１ａの調停機能部３１１は、スレーブインタフェース７１ａ，７１ｂにて受け付けた要求信号Ｒ０ａ，Ｒ０ｂと、スレーブインタフェース７２ａ，７２ｂにより受け付けた要求信号ＲＡ０，ＲＡ１を、設定に従って調停し、調停結果に応じた要求信号を出力する。なお、上記のようにしきい値（＝０）を設定した場合、要求信号ＲＡ０は要求信号Ｒ１ａであり、要求信号ＲＡ１は要求信号Ｒ１ｂと要求信号Ｒ１ｃの何れか１つの要求信号である。
調停機能部３１１における優先度を、
Ｒ０ａ＞Ｒ０ｂ＞ＲＡ０（Ｒ１ａ）＞ＲＡ１（Ｒ１ｂ ｏｒ Ｒ１ｃ）
とする。この優先度は、ＣＰＵ２９の設定により、
Ｒ０ａ＞ＲＡ０（Ｒ１ａ）＞Ｒ０ｂ＞ＲＡ１（Ｒ１ｂ ｏｒ Ｒ１ｃ）
Ｒ０ａ＞ＲＡ０（Ｒ１ａ）＞ＲＡ１（Ｒ１ｂ ｏｒ Ｒ１ｃ）＞Ｒ０ｂ
のように変更することができる。
また、調停機能部３１１は、スレーブインタフェース７２ａ，７２ｂのキューの状態を監視し、その監視結果に応じて変換部３２３における優先順位レベルのしきい値を変更する。上記したように、しきい値を「０」とした場合、要求信号Ｒ１ａ（要求信号ＲＡ０）がマスタインタフェース８０ａから出力され、スレーブインタフェース７２ａのキューに入力される。また、要求信号Ｒ１ｂと要求信号Ｒ１ｃ（要求信号ＲＡ１）がマスタインタフェース８０ｂから出力され、スレーブインタフェース７２ｂのキューに入力される。調停機能部３１１は、スレーブインタフェース７２ａ，７２ｂのキューに格納された要求信号を順次選択する。
例えば、所定の時間に互いに同数の要求信号Ｒ１ａ〜Ｒ１ｃがそれぞれの処理部から発行されると、スレーブインタフェース７２ｂのキューに蓄えられた要求信号の数は、スレーブインタフェース７２ａのキューに蓄えられた要求信号の数の２倍となる。このキューの状態に基づいて、調停機能部３１１は、変換部３２３のしきい値を例えば「１」に変更する。すると、変換部３２３は、「０」，「１」の優先順位レベルをマスタインタフェース８０ａのインタフェース番号に変換し、「２」の優先順位レベルをマスタインタフェース８０ｂのインタフェース番号に変換する。これにより、要求信号Ｒ１ａ．Ｒ１ｂはマスタインタフェース８０ａから出力され、要求信号Ｒ１ｃはマスタインタフェース８０ｂから出力される。
調停部３０１ｂのマスタインタフェース８０ａから出力される要求信号ＲＡ０（Ｒ１ａ ｏｒ Ｒ１ｂ）は、スレーブインタフェース７２ａのキューに入力される。また、マスタインタフェース８０ｂから出力される要求信号ＲＡ１（Ｒ１ｃ）は、スレーブインタフェース７２ｂのキューに入力される。調停機能部３１１は、スレーブインタフェース７２ａにより受け付けた要求信号ＲＡ０（Ｒ１ａ ｏｒ Ｒ１ｂ）を、スレーブインタフェース７２ｂにより受け付けた要求信号ＲＡ１（Ｒ１ｃ）よりも優先する。したがって、各要求信号Ｒ１ａ〜Ｒ１ｃに対する優先比率は、変換部３２３のしきい値により変更される。このように、各要求信号Ｒ１ａ〜Ｒ１ｃにおける優先比率を容易に変更することができる。
また、各スレーブインタフェース７２ａ，７２ｂのキューに蓄えられる要求信号の数が、変換部３２３に設定するしきい値に応じて変化する。このため、調停部３０１ｂに接続される処理部から出力される要求信号に対して受付信号を出力するまでに要する時間を短くすることができる。これにより、クロック信号の供給・停止を行う場合、要求信号の受け付けを保留してから、既に受け付けた要求信号に対する処理が終了するまでの時間が短くなる。このため、調停部３０１ｂ及び調停部２０１ｂに接続された処理部に対するクロック信号ＣＫ２の供給・停止にかかる時間を短くすることができる。
・上記実施形態では、クロック制御部２８ｂ〜２８ｅについてクロック信号ＣＫ２〜ＣＫ５の出力を停止するようにしたが、レジスタの設定に応じて発振周波数を変更する（低くする）ようにしてもよい。
なお、クロック信号を停止するクロック制御部とクロック信号の周波数を変更するクロック制御部を含む処理装置としてもよい。例えば、図３において、クロック制御部２８ｂは制御情報に応じてクロック信号ＣＫ２を停止し、クロック制御部２８ｃはクロック信号ＣＫ３の周波数を変更する。
・上記実施形態におけるクロック制御回路について、発振周波数を分周する分周回路を有し、レジスタの設定に応じて分周比を変更するようにしてもよい。撮影装置の動作に応じて使用しない処理部に供給するクロック信号の周波数を、使用する場合の周波数よりも低くすることで、各処理部における消費電力を低減し、ひいては撮像装置の消費電力を低減することができる。
・上記実施形態において、図３に示す処理部２１ａ〜２５ｃの数、各処理部２１ａ〜２５ｃにおける処理の内容、処理部２１ａ〜２５ｃと調停部２６ａ〜２６ｅの接続関係は一例であり、適宜変更してもよい。例えば、外部接続ためのインタフェース（例えばHDMI:High-Definition Multimedia Interface）を処理部として例えば図３に示す調停部２６ｄに接続してもよい。
・図３に示す処理部２１ａ〜２１ｆから出力される要求信号を調停する調停部を含み、調停部２６ａはその調停部から出力される要求信号と調停部２６ｂ〜２６ｅから出力される要求信号を調停した結果に応じた要求信号を出力するようにしてもよい。
・ＣＰＵ２９は、クロック信号の供給を停止するクロック制御部のレジスタに対して設定値を格納したが、制御情報として制御信号（例えばイネーブル信号）を出力するようにしてもよい。例えば、各クロック制御部２８ｂ〜２８ｅは、第１のレベル（例えばＨレベル）の制御信号に応答してクロック信号を出力し、第２のレベル（例えばＬレベル）の制御信号に応答してクロック信号の出力を停止する。クロック信号の出力・停止は、上記実施形態と同様に、制御信号に応答してオンオフするスイッチにより行うことができる。
なお、図５に示す処理部２２ａ，２２ｂに対しても同様に、ＣＰＵ２９から処理部２２ａ，２２ｂのそれぞれに対して出力される制御信号により動作・停止するようにしてもよい。なお、ＣＰＵ２９から出力される制御情報に基づいて各処理部２２ａ，２２ｂに応じた制御信号を出力するデコーダ等の回路を用いてもよい。なお、処理部２２ａ，２２ｂについて説明したが、図３に示す処理部２３ａ〜２５ｃについても同様である。
・上記実施形態において、調停部２６ａからＣＰＵ２９に対する構成変更可能である旨の通知は、割り込み信号に限られず、ＣＰＵ２９が受け取る信号やコマンド、レジスタに格納した値、等により通知するようにしてもよい。
ＣＫ１〜ＣＫ５ クロック信号
１２ 処理装置
２１ａ〜２５ｃ 処理部
２６ 調停回路
２６ａ〜２６ｅ 調停部
２８ａ〜２８ｅ クロック制御部

Claims (9)

  1. 複数の処理部を含む処理装置であって、
    前記複数の処理部からそれぞれ出力される要求信号を調停し、調停結果に応じた１つの第１調停信号を出力する複数の第１の調停部と、
    前記複数の第１の調停部からそれぞれ出力される複数の前記第１調停信号を調停し、調停結果に応じた第２調停信号を出力する第２の調停部と、
    前記各第１の調停部及び前記各第１の調停部にそれぞれ接続された前記各処理部に供給するクロック信号を、前記第１の調停部毎に制御する複数のクロック制御部と、
    前記処理装置の動作状態に応じて前記複数の処理部の動作の要否を判定し、判定結果に応じた制御情報を出力する制御部と、
    を有し、
    前記複数のクロック制御部は、前記制御情報に応じて前記クロック信号を供給又は停止し、あるいは前記制御情報に応じて前記クロック信号の周波数を変更し、
    前記制御部は、前記処理装置の動作状態に応じて前記第２の調停部に対して構成の変更を指示し、
    前記第２の調停部は前記変更の指示に応じて、前記要求信号及び前記第１調停信号の受け付けを保留し、前記保留より前に受け付けた前記要求信号あるいは前記第１調停信号に対するデータ転送が終了した後に構成の変更が可能であることを示す構成変更可能信号を出力し、
    前記制御部は、前記構成変更可能信号を受けて前記制御情報を出力し、
    前記第２の調停部は、前記制御情報に応じて構成を変更した後、前記要求信号及び前記第１調停信号の受け付けを再開すること、
    を特徴とする処理装置。
  2. 前記第２の調停部は、前記複数の処理部のうちの少なくとも１つの処理部が接続され、該処理部から出力される要求信号と、前記複数の第１調停信号を調停して前記第２調停信号を出力すること、を特徴とする請求項１に記載の処理装置。
  3. 前記複数の処理部は、それぞれの処理又は動作頻度に基づいて前記複数の第１の調停部と前記第２の調停部の何れか一つの調停部に接続されること、を特徴とする請求項１または２に記載の処理装置。
  4. 複数の処理部を含む処理装置であって、
    前記複数の処理部からそれぞれ出力される要求信号を調停し、調停結果に応じた１つの第１調停信号を出力する複数の第１の調停部と、
    前記複数の第１の調停部からそれぞれ出力される複数の前記第１調停信号を調停し、調停結果に応じた第２調停信号を出力する第２の調停部と、
    前記各第１の調停部及び前記各第１の調停部にそれぞれ接続された前記各処理部に供給するクロック信号を、前記第１の調停部毎に制御する複数のクロック制御部と、
    前記処理装置の動作状態に応じて前記複数の処理部の動作の要否を判定し、判定結果に応じた制御情報を出力する制御部と、
    を有し、
    前記複数のクロック制御部は、前記制御情報に応じて前記クロック信号を供給又は停止し、あるいは前記制御情報に応じて前記クロック信号の周波数を変更し、
    前記各第１の調停部は、
    前記第２の調停部に接続される複数のマスタインタフェースと、
    前記第１調停信号を出力するとともに、前記第１調停信号に対応する前記要求信号を出力した前記処理部を示すマスタ番号を出力する調停機能部と、
    前記マスタ番号に基づいて前記複数のマスタインタフェースのうちの１つのマスタインタフェースに前記第１調停信号を出力するインタフェース選択部と、
    を有すること、
    を特徴とする処理装置。
  5. 複数の処理部を含む処理装置であって、
    前記複数の処理部からそれぞれ出力される要求信号を調停し、調停結果に応じた１つの第１調停信号を出力する複数の第１の調停部と、
    前記複数の第１の調停部からそれぞれ出力される複数の前記第１調停信号を調停し、調停結果に応じた第２調停信号を出力する第２の調停部と、
    前記各第１の調停部及び前記各第１の調停部にそれぞれ接続された前記各処理部に供給するクロック信号を、前記第１の調停部毎に制御する複数のクロック制御部と、
    前記処理装置の動作状態に応じて前記複数の処理部の動作の要否を判定し、判定結果に応じた制御情報を出力する制御部と、
    を有し、
    前記複数のクロック制御部は、前記制御情報に応じて前記クロック信号を供給又は停止し、あるいは前記制御情報に応じて前記クロック信号の周波数を変更し、
    前記各第１の調停部は、
    前記第２の調停部に接続される複数のマスタインタフェースと、
    優先順位に従って前記第１調停信号を出力するとともに、前記優先順位を出力する調停機能部と、
    前記優先順位に基づいて前記複数のマスタインタフェースのうちの１つのマスタインタフェースに前記第１調停信号を出力するインタフェース選択部と、
    を有すること、を特徴とする処理装置。
  6. 前記第２の調停部は、
    前記複数のマスタインタフェースに接続される複数のスレーブインタフェースと、
    前記複数のスレーブインタフェースにより受け付けた前記第１調停信号を優先順位にしたがって調停する調停機能部と、
    を有し、
    前記スレーブインタフェースのキューに蓄えられた前記第１調停信号の数に応じて前記優先順位を変更すること、
    を特徴とする請求項５に記載の処理装置。
  7. バススレーブに対する処理部を含む処理装置であって、
    前記バススレーブに対する要求信号をそれぞれ出力する複数の処理部と、
    前記複数の要求信号を調停する調停回路と、
    を含み、
    前記調停回路は、前記複数の処理部から出力される要求信号を調停して第１調停信号を出力する第１の調停部と、前記複数の処理部から出力される要求信号と前記第１の調停部から出力される第１調停信号を調停して第２調停信号を出力する第２の調停部と、を含み、
    前記複数の処理部は、それぞれの処理又は動作頻度に応じて前記第１の調停部と前記第２の調停部の何れか一つに接続され、
    前記処理装置は、さらに、
    前記第１の調停部に接続された処理部と前記第１の調停部とに対する第１のクロック信号を生成する第１のクロック制御部と、
    動作状態に応じて前記複数の処理部の要否を判定し、判定結果に応じた制御情報を前記第１のクロック制御部に出力する制御部と、
    を有し、
    前記第１のクロック制御部は、前記制御情報に基づいて前記第１のクロック信号を供給又は停止し、あるいは前記制御情報に基づいて前記第１のクロック信号の周波数を変更し、
    前記制御部は、前記処理装置の動作状態に応じて前記第２の調停部に対して構成の変更を指示し、
    前記第２の調停部は前記変更の指示に応じて、前記要求信号及び前記第１調停信号の受け付けを保留し、前記保留より前に受け付けた前記要求信号あるいは前記第１調停信号に対するデータ転送が終了した後に構成の変更が可能であることを示す構成変更可能信号を出力し、
    前記制御部は、前記構成変更可能信号を受けて前記制御情報を出力し、
    前記第２の調停部は、前記制御情報に応じて構成を変更した後、前記要求信号及び前記第１調停信号の受け付けを再開すること、
    を特徴とする処理装置。
  8. 前記第２の調停部に接続された処理部と前記第２の調停部とに対する第２のクロック信号を生成する第２のクロック制御部を有することを特徴とする請求項７に記載の処理装置。
  9. 複数の処理部を含む処理装置の制御方法であって、
    第１のクロック制御部により生成される第１のクロック信号により動作する複数の処理部から出力される要求信号を前記第１のクロック信号により動作する第１の調停部によって調停し、
    第２のクロック制御部により生成される第２のクロック信号により動作する複数の処理部から出力される要求信号と、前記第１の調停部における調停結果に応じた第１調停信号とを第２の調停部によって調停し、
    前記処理装置の動作状態に応じて前記複数の第１の調停部に接続された処理部の要否を判定し、判定結果に応じた制御情報に基づいて前記第１のクロック信号を供給又は停止し、あるいは判定結果に応じた制御情報に応じて前記第１のクロック信号の周波数を変更し、
    前記処理装置の動作状態に応じて前記第２の調停部に対して構成の変更を指示し、
    前記第２の調停部は前記変更の指示に応じて、前記要求信号及び前記第１調停信号の受け付けを保留し、前記保留より前に受け付けた前記要求信号あるいは前記第１調停信号に対するデータ転送が終了した後に構成の変更が可能であることを示す構成変更可能信号を出力し、
    前記構成変更可能信号を受けて前記制御情報を出力し、
    前記第２の調停部は、前記制御情報に応じて構成を変更した後、前記要求信号及び前記第１調停信号の受け付けを再開すること、
    を特徴とする処理装置の制御方法。
JP2012227151A 2012-10-12 2012-10-12 処理装置及び処理装置の制御方法 Expired - Fee Related JP6056363B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012227151A JP6056363B2 (ja) 2012-10-12 2012-10-12 処理装置及び処理装置の制御方法
US14/049,039 US9547330B2 (en) 2012-10-12 2013-10-08 Processor and control method for processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012227151A JP6056363B2 (ja) 2012-10-12 2012-10-12 処理装置及び処理装置の制御方法

Publications (2)

Publication Number Publication Date
JP2014081673A JP2014081673A (ja) 2014-05-08
JP6056363B2 true JP6056363B2 (ja) 2017-01-11

Family

ID=50476565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012227151A Expired - Fee Related JP6056363B2 (ja) 2012-10-12 2012-10-12 処理装置及び処理装置の制御方法

Country Status (2)

Country Link
US (1) US9547330B2 (ja)
JP (1) JP6056363B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6263025B2 (ja) * 2013-12-25 2018-01-17 キヤノン株式会社 画像処理装置及びその制御方法
JP7410085B2 (ja) * 2021-06-11 2024-01-09 矢崎総業株式会社 通信システム及び上位制御装置
KR20230047823A (ko) * 2021-10-01 2023-04-10 삼성전자주식회사 시스템 온 칩 및 어플리케이션 프로세서

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6119196A (en) 1997-06-30 2000-09-12 Sun Microsystems, Inc. System having multiple arbitrating levels for arbitrating access to a shared memory by network ports operating at different data rates
JP2002312309A (ja) 2001-04-09 2002-10-25 Nec Eng Ltd 調停回路及び調停方法
JP3914404B2 (ja) 2001-09-19 2007-05-16 株式会社リコー 省電力インターフェース装置及び省電力方法
US7155618B2 (en) * 2002-03-08 2006-12-26 Freescale Semiconductor, Inc. Low power system and method for a data processing system
US7143219B1 (en) * 2002-12-31 2006-11-28 Intel Corporation Multilevel fair priority round robin arbiter
JP4477380B2 (ja) * 2004-03-02 2010-06-09 Ｎｅｃエレクトロニクス株式会社 マルチレイヤシステム及びクロック制御方法
JP4222251B2 (ja) * 2004-04-27 2009-02-12 ソニー株式会社 バス調停装置およびバス調停方法
JP4847036B2 (ja) * 2005-03-30 2011-12-28 キヤノン株式会社 バスアクセスを調停する制御装置およびデータ処理装置の制御方法
JP2006331067A (ja) * 2005-05-26 2006-12-07 Matsushita Electric Ind Co Ltd バス調停回路制御方法
US20070038829A1 (en) * 2005-08-11 2007-02-15 Via Technologies, Inc. Wait aware memory arbiter
US20070174529A1 (en) * 2005-12-29 2007-07-26 Intel Corporation Queue manager having a multi-level arbitrator
US7478183B2 (en) * 2006-05-03 2009-01-13 Cisco Technology, Inc. Method and system for n dimension arbitration algorithm—scalable to any number of end points
US20080059674A1 (en) * 2006-09-01 2008-03-06 Jiaxiang Shi Apparatus and method for chained arbitration of a plurality of inputs
US7930456B1 (en) * 2006-12-23 2011-04-19 Emc Corporation Data packet arbitration system
US8122279B2 (en) * 2008-04-21 2012-02-21 Kabushiki Kaisha Toshiba Multiphase clocking systems with ring bus architecture
JP5125890B2 (ja) * 2008-08-28 2013-01-23 富士通セミコンダクター株式会社 調停装置及び電子機器
EP2192496B1 (en) * 2008-11-28 2013-01-23 Telefonaktiebolaget LM Ericsson (publ) Arbitration in multiprocessor device
JP5775398B2 (ja) * 2011-08-25 2015-09-09 ルネサスエレクトロニクス株式会社 半導体集積回路装置

Also Published As

Publication number Publication date
US9547330B2 (en) 2017-01-17
US20140108848A1 (en) 2014-04-17
JP2014081673A (ja) 2014-05-08

Similar Documents

Publication Publication Date Title
JP2007334641A (ja) 情報処理装置および方法、並びにプログラム
US5872936A (en) Apparatus for and method of arbitrating bus conflicts
JP6056363B2 (ja) 処理装置及び処理装置の制御方法
US20120047299A1 (en) Data transfer device, method of transferring data, and image forming apparatus
JP2012008919A (ja) 情報処理装置
JP6676162B2 (ja) メモリアクセス制御装置、画像処理装置、および撮像装置
US9026697B2 (en) Data processing apparatus
US10877811B1 (en) Scheduler for vector processing operator allocation
US8650347B2 (en) Arbitration device, arbitration method, and electronic apparatus
JP2012043052A (ja) バス帯域モニタ装置およびバス帯域モニタ方法
JP5993267B2 (ja) 画像処理装置
JP2008172410A (ja) 撮像装置、画像処理装置、画像処理方法、画像処理方法のプログラム及び画像処理方法のプログラムを記録した記録媒体
US11416167B2 (en) System, control method thereof, and storage medium
US11216307B1 (en) Scheduler for vector processing operator readiness
JP6210742B2 (ja) データ処理装置およびデータ転送制御装置
JP6060788B2 (ja) 調停回路、調停回路の制御方法、処理装置
JP5623150B2 (ja) 電子機器及びその制御方法
JP4335327B2 (ja) 調停装置および方法
WO2019043823A1 (ja) メモリアクセス装置、画像処理装置、および撮像装置
JP5375364B2 (ja) 処理装置
JP7122942B2 (ja) 半導体装置
JPWO2010122746A1 (ja) 情報処理装置
JP4640434B2 (ja) デジタルカメラ
JP2002304368A (ja) データ処理装置及びその装置におけるアクセス調停方法
JP2004220309A (ja) マルチプロセッサシステム

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150612

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160923

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161121

R150 Certificate of patent or registration of utility model

Ref document number: 6056363

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees