JP4477380B2 - マルチレイヤシステム及びクロック制御方法 - Google Patents
マルチレイヤシステム及びクロック制御方法 Download PDFInfo
- Publication number
- JP4477380B2 JP4477380B2 JP2004057608A JP2004057608A JP4477380B2 JP 4477380 B2 JP4477380 B2 JP 4477380B2 JP 2004057608 A JP2004057608 A JP 2004057608A JP 2004057608 A JP2004057608 A JP 2004057608A JP 4477380 B2 JP4477380 B2 JP 4477380B2
- Authority
- JP
- Japan
- Prior art keywords
- slave
- master
- clock
- switch
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 13
- 230000010355 oscillation Effects 0.000 claims description 14
- 230000004044 response Effects 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 4
- 230000006870 function Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 101100188686 Danio rerio opn1sw2 gene Proteins 0.000 description 4
- 102100031414 EF-hand domain-containing protein D1 Human genes 0.000 description 4
- 101150096151 EFHD1 gene Proteins 0.000 description 4
- 101150089053 SWS2 gene Proteins 0.000 description 4
- 102100031418 EF-hand domain-containing protein D2 Human genes 0.000 description 3
- 101000802344 Homo sapiens Zinc finger SWIM domain-containing protein 7 Proteins 0.000 description 3
- 239000000872 buffer Substances 0.000 description 3
- 102100033695 Anaphase-promoting complex subunit 13 Human genes 0.000 description 2
- 101000733832 Homo sapiens Anaphase-promoting complex subunit 13 Proteins 0.000 description 2
- 101150033495 SWM2 gene Proteins 0.000 description 1
- 101100455527 Schizosaccharomyces pombe (strain 972 / ATCC 24843) lsd2 gene Proteins 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Bus Control (AREA)
- Power Sources (AREA)
- Information Transfer Systems (AREA)
- Mobile Radio Communication Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Electronic Switches (AREA)
Description
図1に本発明にかかるマルチレイヤシステムの構成図を示す。当該マルチレイヤシステムは、複数のマスタ1(M0、M1、M2)と、複数のスレーブ3(S0、S1、S2)マスタ1とスレーブ3に設けられたマルチレイヤスイッチ2と、各モジュールに対してクロック信号を供給するクロックジェネレータ4を備えている。
発明の実施の形態1では、スイッチ内スレーブ部21に対するクロック信号の供給制御を行ったが、本発明の実施の形態2では、スイッチ内スレーブ部21に加えてスレーブ3に対するクロック信号の供給制御を行っている。
2 マルチレイヤスイッチ
3 スレーブ
4 クロックジェネレータ
20 スイッチ内マスタ部
21 スイッチ内スレーブ部
41 クロック信号発振源
420〜422 OR回路
430〜432 AND回路
Claims (12)
- 第1のスレーブと、
前記第1のスレーブとは別に設けられた第2のスレーブと、
前記第1のスレーブまたは前記第2のスレーブにアクセスする第1のマスタと、
前記第1のマスタとは別に設けられ、前記第1のスレーブまたは前記第2のスレーブにアクセスする第2のマスタと、
前記第1および第2のスレーブのそれぞれが同時にアクセスされることを可能にすると共に、前記第1のマスタによる前記第1のスレーブへのアクセスと前記第2のマスタによる前記第1のスレーブへのアクセスを調停し、前記第1および第2のマスタの内、前記第1のスレーブに接続する一のマスタを選択する第1スイッチ内スレーブ部と、前記第1のマスタによる前記第2のスレーブへのアクセスと前記第2のマスタによる前記第2のスレーブへのアクセスを調停し、前記第1および第2のマスタの内、前記第2のスレーブに接続する一のマスタを選択する第2スイッチ内スレーブ部と、を含むマルチレイヤスイッチと、
前記第1のマスタまたは前記第2のマスタが前記第1のスレーブにアクセスすることに応答して前記第1スイッチ内スレーブ部に対するクロック信号の供給を開始する一方で、前記第1のマスタ又は前記第2のマスタがアクセスしていない前記第2のスレーブに対応する前記第2のスイッチ内スレーブ部にはクロック信号の供給を行っていないクロックジェネレータと、
を備えることを特徴とするマルチレイヤシステム。 - 前記クロックジェネレータは、前記第1および第2のマスタのそれぞれが前記第1のスレーブに対してアクセスすると共に前記第1のマスタと前記第1のスレーブとの間での処理が終了したときにおいても、前記第2のマスタが前記第1のスレーブにアクセスする場合には、前記第1スイッチ内スレーブ部に対するクロック信号の供給を停止することなく続けることを特徴とする請求項1に記載のマルチレイヤシステム。
- 前記クロックジェネレータは、前記第1のマスタが前記第1のスレーブにアクセスする一方で前記第2のマスタは前第1のスレーブにアクセスしない場合には、前記第1のマスタと前記第1のスレーブとの間での処理が終了すると前記第1スイッチ内スレーブ部へのクロック信号の供給を停止することを特徴とする請求項1に記載のマルチレイヤシステム。
- 前記マルチレイヤスイッチは、前記第1のマスタが前記第1のスレーブにアクセスするのか、あるいは前記第2のスレーブに対してアクセスするのかを判別し、前記第1スイッチ内スレーブ部に対してクロック信号が供給されるよう要求する第1クロック要求信号または前記第2スイッチ内スレーブ部に対してクロック信号が供給されるよう要求する第2クロック要求信号を前記クロックジェネレータに出力する第1スイッチ内マスタ部をさらに有することを特徴とする請求項1に記載のマルチレイヤシステム。
- 前記マルチレイヤスイッチは、前記第2のマスタが前記第1のスレーブにアクセスするのか、あるいは前記第2のスレーブに対してアクセスするのかを判別し、前記第1スイッチ内スレーブ部に対してクロック信号が供給されるよう要求する第3クロック要求信号または前記第2スイッチ内スレーブ部に対してクロック信号が供給されるよう要求する第4クロック要求信号を前記クロックジェネレータに出力する第2スイッチ内マスタ部をさらに有することを特徴とする請求項4に記載のマルチレイヤシステム。
- 前記クロックジェネレータは、
前記前記第1クロック要求信号および前記第3クロック要求信号を入力する第1OR回路と、
前記第2クロック要求信号および前記第4クロック要求信号を入力する第2OR回路と、
前記第1OR回路の出力する信号およびクロック信号発振源が出力するクロック源発振信号を入力する第1AND回路と、
前記第2OR回路が出力する信号および前記クロック源発振信号を入力する第2AND回路と、
を有することを特徴とする請求項5に記載のマルチレイヤシステム。 - 前記クロックジェネレータは、前記第1のマスタまたは前記第2のマスタが前記第1のスレーブにアクセスすることに応答して前記第1のスレーブに対するクロック信号の供給を開始することを特徴とする請求項1に記載のマルチレイヤシステム。
- 前記クロックジェネレータは、前記第1および第2のマスタのそれぞれが前記第1のスレーブに対してアクセスすると共に前記第1のマスタと前記第1のスレーブとの間での処理が終了したときにおいても、前記第2のマスタが前記第1のスレーブにアクセスする場合には、前記第1のスレーブに対するクロック信号の供給を停止することなく続けることを特徴とする請求項7に記載のマルチレイヤシステム。
- 前記クロックジェネレータは、前記第1のマスタが前記第1のスレーブにアクセスする一方で前記第2のマスタは前第1のスレーブにアクセスしない場合には、前記第1のマスタと前記第1のスレーブとの間での処理が終了すると前記第1のスレーブへのクロック信号の供給を停止することを特徴とする請求項8に記載のマルチレイヤシステム。
- 前記クロックジェネレータは、前記第1のマスタ及び前記第2のマスタに対して常時、クロック信号を供給することを特徴とする請求項1に記載のマルチレイヤシステム。
- 前記第2のマスタは、前記第1のマスタからの指示に応答して動作することを特徴とする請求項1に記載のマルチレイヤシステム。
- 複数のマスタと、
複数のスレーブと、
前記複数のマスタと前記複数のスレーブ間に設けられ前記複数のマスタからの命令の同時処理を可能にするマルチレイヤスイッチと、
前記複数のスレーブそれぞれに対応して前記マルチレイヤスイッチ内に設けられ、対応
したスレーブへのアクセスを調停する複数のスイッチ内スレーブ部とを有し、
前記複数のスイッチ内スレーブ部のそれぞれを互いに独立してクロック制御可能とし、
前記複数のマスタの内の任意のマスタからアクセスされている前記スレーブに対応した前記スイッチ内スレーブ部に対してクロック信号を供給し、
前記複数のマスタの何れからもアクセスされていない前記スレーブに対応する前記スイッチ内スレーブ部にはクロック信号を供給しないことを特徴とするマルチレイヤシステム。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004057608A JP4477380B2 (ja) | 2004-03-02 | 2004-03-02 | マルチレイヤシステム及びクロック制御方法 |
US11/054,952 US20050198429A1 (en) | 2004-03-02 | 2005-02-11 | Multilayer system and clock control method |
KR1020050015576A KR100700158B1 (ko) | 2004-03-02 | 2005-02-24 | 다층시스템 및 클록제어방법 |
CNB2005100530333A CN100461066C (zh) | 2004-03-02 | 2005-03-02 | 多层系统和时钟控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004057608A JP4477380B2 (ja) | 2004-03-02 | 2004-03-02 | マルチレイヤシステム及びクロック制御方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005250653A JP2005250653A (ja) | 2005-09-15 |
JP2005250653A5 JP2005250653A5 (ja) | 2006-11-16 |
JP4477380B2 true JP4477380B2 (ja) | 2010-06-09 |
Family
ID=34909042
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004057608A Expired - Fee Related JP4477380B2 (ja) | 2004-03-02 | 2004-03-02 | マルチレイヤシステム及びクロック制御方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20050198429A1 (ja) |
JP (1) | JP4477380B2 (ja) |
KR (1) | KR100700158B1 (ja) |
CN (1) | CN100461066C (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006195746A (ja) * | 2005-01-13 | 2006-07-27 | Oki Electric Ind Co Ltd | マルチレイヤバスシステム |
JP2007183860A (ja) * | 2006-01-10 | 2007-07-19 | Nec Electronics Corp | クロック制御回路 |
JP2007287029A (ja) * | 2006-04-19 | 2007-11-01 | Freescale Semiconductor Inc | バス制御システム |
JP4967483B2 (ja) * | 2006-07-06 | 2012-07-04 | 富士通セミコンダクター株式会社 | クロック切り替え回路 |
JP6056363B2 (ja) | 2012-10-12 | 2017-01-11 | 株式会社ソシオネクスト | 処理装置及び処理装置の制御方法 |
JP6395647B2 (ja) * | 2015-03-18 | 2018-09-26 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1008594B (zh) * | 1985-05-21 | 1990-06-27 | D·A·V·I·D·系统公司 | 数字小交换机中使用的数字时隙和信号总线 |
JPH02201516A (ja) * | 1989-01-31 | 1990-08-09 | Toshiba Corp | パワーセーブ方式 |
US5600839A (en) * | 1993-10-01 | 1997-02-04 | Advanced Micro Devices, Inc. | System and method for controlling assertion of a peripheral bus clock signal through a slave device |
US5615376A (en) * | 1994-08-03 | 1997-03-25 | Neomagic Corp. | Clock management for power reduction in a video display sub-system |
US5881297A (en) * | 1996-12-31 | 1999-03-09 | Intel Corporation | Apparatus and method for controlling clocking frequency in an integrated circuit |
US5951689A (en) * | 1996-12-31 | 1999-09-14 | Vlsi Technology, Inc. | Microprocessor power control system |
US6021500A (en) * | 1997-05-07 | 2000-02-01 | Intel Corporation | Processor with sleep and deep sleep modes |
US6079024A (en) * | 1997-10-20 | 2000-06-20 | Sun Microsystems, Inc. | Bus interface unit having selectively enabled buffers |
US6085330A (en) * | 1998-04-07 | 2000-07-04 | Advanced Micro Devices, Inc. | Control circuit for switching a processor between multiple low power states to allow cache snoops |
US6424659B2 (en) * | 1998-07-17 | 2002-07-23 | Network Equipment Technologies, Inc. | Multi-layer switching apparatus and method |
US6609209B1 (en) * | 1999-12-29 | 2003-08-19 | Intel Corporation | Method and apparatus for reducing the power consumed by a processor by gating the clock signal to pipeline stages |
US6611920B1 (en) * | 2000-01-21 | 2003-08-26 | Intel Corporation | Clock distribution system for selectively enabling clock signals to portions of a pipelined circuit |
EP1182552A3 (en) * | 2000-08-21 | 2003-10-01 | Texas Instruments France | Dynamic hardware configuration for energy management systems using task attributes |
US20030226050A1 (en) * | 2000-12-18 | 2003-12-04 | Yik James Ching-Shau | Power saving for mac ethernet control logic |
JP2002351825A (ja) * | 2001-05-29 | 2002-12-06 | Rohm Co Ltd | 通信システム |
JP2003141061A (ja) * | 2001-11-01 | 2003-05-16 | Nec Corp | I2cバス制御方法及びi2cバスシステム |
US6583659B1 (en) * | 2002-02-08 | 2003-06-24 | Pericom Semiconductor Corp. | Reduced clock-skew in a multi-output clock driver by selective shorting together of clock pre-outputs |
US7477662B2 (en) * | 2003-02-14 | 2009-01-13 | Infineon Technologies Ag | Reducing power consumption in data switches |
JP3857661B2 (ja) * | 2003-03-13 | 2006-12-13 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 情報処理装置、プログラム、及び記録媒体 |
US6981088B2 (en) * | 2003-03-26 | 2005-12-27 | Lsi Logic Corporation | System and method of transferring data words between master and slave devices |
US7099689B2 (en) * | 2003-06-30 | 2006-08-29 | Microsoft Corporation | Energy-aware communications for a multi-radio system |
JP2005250650A (ja) * | 2004-03-02 | 2005-09-15 | Nec Electronics Corp | マルチレイヤシステム及びクロック制御方法 |
JP2005250833A (ja) * | 2004-03-04 | 2005-09-15 | Nec Electronics Corp | バスシステム及びアクセス制御方法 |
-
2004
- 2004-03-02 JP JP2004057608A patent/JP4477380B2/ja not_active Expired - Fee Related
-
2005
- 2005-02-11 US US11/054,952 patent/US20050198429A1/en not_active Abandoned
- 2005-02-24 KR KR1020050015576A patent/KR100700158B1/ko not_active IP Right Cessation
- 2005-03-02 CN CNB2005100530333A patent/CN100461066C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20050198429A1 (en) | 2005-09-08 |
CN100461066C (zh) | 2009-02-11 |
KR100700158B1 (ko) | 2007-03-27 |
KR20060042176A (ko) | 2006-05-12 |
CN1664743A (zh) | 2005-09-07 |
JP2005250653A (ja) | 2005-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005250833A (ja) | バスシステム及びアクセス制御方法 | |
US7277976B2 (en) | Multilayer system and clock control method | |
WO2005106697A1 (en) | Point-to-point bus bridging without a bridge controller | |
JP2007219678A (ja) | マルチレイヤバス・システム | |
KR100700158B1 (ko) | 다층시스템 및 클록제어방법 | |
TW202026895A (zh) | 聚集帶內中斷 | |
TW201423403A (zh) | 共用資源的存取請求之有效率處理 | |
US7185133B2 (en) | Data processor | |
WO2007105376A1 (ja) | 集積回路、及び集積回路システム | |
KR100684553B1 (ko) | 듀얼 포트 메모리와 결합되는 마이크로 프로세서 | |
JP5528939B2 (ja) | マイクロコンピュータ | |
JP2005107873A (ja) | 半導体集積回路 | |
JP4071225B2 (ja) | 転送回路 | |
JP4887044B2 (ja) | 半導体集積回路装置 | |
JP2010033314A (ja) | バスアクセス回路装置及びバスアクセス方法 | |
JP2013228918A (ja) | バス中継装置およびデータ処理装置 | |
JP2010128793A (ja) | バスクロック制御装置とその制御方法とメモリカードコントローラ | |
JP5445385B2 (ja) | データ処理装置 | |
JP2006031227A (ja) | Dma転送を用いたコンピュータシステム | |
JPH09120377A (ja) | バス接続制御回路 | |
JP2005010638A (ja) | ディスプレイ制御装置およびディスプレイ制御方法 | |
JP2011039905A (ja) | 情報処理装置 | |
JP2008287571A (ja) | 共有メモリ切替え回路と切替え方法 | |
JP2007334600A (ja) | 半導体集積回路装置 | |
JP2012177966A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060929 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100216 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100311 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |