CN1664743A - 多层系统和时钟控制方法 - Google Patents

多层系统和时钟控制方法 Download PDF

Info

Publication number
CN1664743A
CN1664743A CN2005100530333A CN200510053033A CN1664743A CN 1664743 A CN1664743 A CN 1664743A CN 2005100530333 A CN2005100530333 A CN 2005100530333A CN 200510053033 A CN200510053033 A CN 200510053033A CN 1664743 A CN1664743 A CN 1664743A
Authority
CN
China
Prior art keywords
module
interchanger
clock
primary
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2005100530333A
Other languages
English (en)
Other versions
CN100461066C (zh
Inventor
星幸子
成相恭一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1664743A publication Critical patent/CN1664743A/zh
Application granted granted Critical
Publication of CN100461066C publication Critical patent/CN100461066C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Electronic Switches (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

多层系统包括多层交换器，该多层交换器允许同时处理来自多个主模块的命令。多层交换器具有与主模块对应的交换器主模块部分和与从模块对应的交换器从模块部分。交换器主模块部分将时钟请求信号输出到时钟发生器，用于将该时钟信号提供给与地址信号指定的从模块对应的交换器从模块部分，地址信号包括在来自对应主模块的访问信号中。时钟发生器响应于时钟请求信号而将时钟信号提供给与所要访问的从模块对应的交换器从模块部分。

Description

多层系统和时钟控制方法
技术领域
本发明涉及包括多层交换器的多层系统和时钟控制方法，多层交换器允许同时处理来自多个主模块的命令。
背景技术
如今的移动电话变为多功能的，不仅具有电话功能，而且具有因特网连接功能、摄像功能等。此外，为了减小尺寸、减轻重量以及降低功耗，已经开发了在一个芯片上结合多种功能的片上系统(SoC)技术。
这种移动电话需要高速的同时处理能力。因此，已经提出了允许同时访问多个从模块的多层交换器。
多层交换器的使用使得可以执行将来自摄像机的图像数据写入给定存储区域的过程，以及读取存储在存储器中的图像数据并同时将其显示在屏幕上的过程。
图5示出包括多层交换器的系统的配置示例。多个主模块(下文中简称为“主模块”)11和从模块(“从模块”)13连接到多层交换器模块(“多层交换器”)12。多层交换器12包括连接到每个主模块11的交换器主模块部分120和连接到每个从模块13的交换器从模块部分121。
时钟发生器14将时钟信号持续提供给主模块11、多层交换器12和从模块13。
图6示出一个芯片上的电路的布局示例。例如，将M0(其为主模块11，如CPU)置于角上。以分散的方式将其它模块如SWM0、SWS0、S0和S1布置在芯片上。时钟发生器14将时钟信号持续提供给每个模块。
每个模块接收时钟信号并运行，从而消耗功率。将驱动缓冲器15置于每个模块和时钟发生器14之间的线路中，以防止信号波形或控制定时劣化。如果从每个模块到时钟发生器14的线路长度长，则如图6所示设置多个驱动缓冲器。当晶体管的输出从高到低或者从低到高变化时，由于直通电流，驱动缓冲器15也消耗功率。
未审查的日本专利公告No.2003-141061公开了在正常总线配置中为多条总线中的仅仅一些供电的技术。然而，这些总线并不具有允许同时处理来自多个主模块的命令的多层交换器功能，
如上所述，本发明已经认识到常规多层系统需要大量功率，因为它将时钟信号提供给所有的主模块、从模块和多层交换器。
发明内容
根据本发明的一个方面，提供了一种多层系统，其包括：多个主模块；多个从模块；设置在主模块和从模块之间的多层交换器，其同时处理来自多个主模块的命令，并具有与主模块对应的交换器主模块部分以及与从模块对应的交换器从模块部分；以及将时钟信号提供给主模块、从模块和多层交换器的时钟发生器，其中，一发生从主模块到从模块的访问，时钟发生器便开始将时钟信号提供给与被访问的从模块对应的交换器从模块部分。在本发明中，一发生主模块对从模块的访问，时钟发生器便开始将时钟信号提供给与被访问的从模块对应的交换器从模块部分。这样，仅在需要时提供时钟信号，从而降低了功耗。
根基本发明的另一个方面，提供了一种多层系统，其包括多个主模块；多个从模块；设置在主模块和从模块之间的多层交换器，其同时处理来自多个主模块的命令，并具有与主模块对应的交换器主模块部分以及与从模块对应的交换器从模块部分；以及将时钟信号提供给主模块、从模块和多层交换器的时钟发生器，其中，交换器主模块部分将时钟请求信号输出到时钟发生器，用于将时钟信号提供给与地址信号指定的从模块对应的交换器从模块部分，该地址信号包括在来自对应主模块的访问信号中，并且时钟发生器响应于从交换器主模块部分输出的时钟请求信号而将时钟信号提供给与所要访问的从模块对应的交换器从模块部分。在本发明中，时钟发生器响应于从交换器主模块部分输出的时钟请求信号而将时钟信号提供给与被访问的从模块对应的交换器从模块部分。这样，仅仅在需要时提供时钟信号，从而降低了功耗。
本发明提供了一种低功耗的多层系统以及该多层系统中的时钟控制方法。
附图说明
通过以下结合附图的描述，本发明的上述和其它目的、优点和特征将变得更加清楚，其中：
图1是本发明多层系统的框图；
图2是描述本发明多层系统中的交换器从模块的配置的图；
图3是本发明多层系统中的时序图；
图4是本发明另一个多层系统的时序图；
图5是常规多层系统的框图；并且
图6是描述所要解决的常规技术中的问题的图。
具体实施方式
现在将参考图示实施例描述本发明。本领域的技术人员将认识到，可采用本发明的教导实现许多替代实施例，并且本发明并不限于为解释目的而描述的实施例。
第一实施例
图1示出本发明多层系统的框图。该多层系统包括多个主模块1(M0、M1、M2)、多个从模块3(S0、S1、S2)、用于主模块1和从模块3的多层交换器2和将时钟信号提供给每个模块的时钟发生器4。
主模块1是控制系统的模块，诸如中央处理器(CPU)、数字信号处理器(DSP)、图像旋转设备、摄像机图像处理电路、液晶显示器(LCD)控制器等。在本示例中，M0是始终运行的CPU。M1和M2是依据来自M0的指令按需运行的模块。
多层交换器2允许同时处理来自多个主模块的命令。该多层交换器2是互连总线系统，其允许使用系统中多个主模块和从模块之间的并行访问通路。通过使用更复杂的互连矩阵实现上述总线系统，该总线系统提供诸如增加结构选项和提高总线带宽的优点。多层交换器2例如是由ARM有限公司提供的先进高性能总线(AHB)、AHB-Lite。
从模块3是由主模块1控制的模块。从模块3包括存储器、寄存器、定时器、串行接口电路等。
以下详细描述多层交换器2的配置。该多层交换器2具有连接到各主模块1(M0、M1、M2)的交换器主模块部分20(SWM0、SWM1、SWM2)以及连接到各从模块3的交换器从模块部分21(SWS0、SWS1、SWS2)。
交换器主模块部分20具有如下功能：响应于来自主模块1的访问而确定所要连接的从模块3，并且将访问请求发送到与所要连接的从模块3对应的交换器从模块部分21。进而，交换器主模块部分20产生到时钟发生器的时钟请求信号，以将时钟信号提供给与所要访问的从模块3对应的交换器从模块部分21。
交换器从模块部分21的关键功能是仲裁来自每个交换器主模块部分20的访问信号、选择一个访问并建立与选择的从模块3的连接。交换器从模块部分21彼此独立地执行时钟控制。具体而言，如果在正常时间无时钟提供给交换器从模块部分21，则一发生从主模块1对对应从模块3的访问，便将时钟信号提供给交换器从模块部分21。
如图2所示，交换器从模块部分21包括仲裁器210和选择器211。在交换器从模块部分21和每个交换器主模块部分20之间形成用于请求信号REQ、确认信号ACK、就绪信号READY、控制信号CONTROL、数据信号DATA等的线路。在交换器从模块部分21和从模块3之间形成用于就绪信号READY、控制信号CONTROL、数据信号DATA等的线路。
虽然图2仅仅示出两个主模块部分20(SWM0、SWM1)，但实际中要放置与主模块数量相同的交换器主模块部分20，并且仲裁器210和选择器211需要执行调整和选择处理，因而具有复杂的配置。因此交换器从模块部分21的功耗是不可忽略的。此外，图2仅仅示出基本单元，通常会添加其它单元。
在图1中，时钟发生器4产生提供给每个模块的时钟信号。时钟发生器4根据时钟请求信号开始或停止将时钟信号提供给对应的模块。
时钟发生器4包括时钟信号振荡器41，“或”电路420、421、422，“与”电路430、421、432。时钟信号振荡器41输出时钟振荡信号。可将时钟信号振荡器41设置在芯片外。“或”电路420、421和422通过线路连接到交换器主模块部分20(SWS0、SWS1、SWS2)。来自交换器主模块部分20的时钟请求信号流经这些线路。例如，“或”电路420从SWM0、SWM1和SWM2中的每一个接收时钟请求信号。一旦时钟请求信号从任何交换器主模块部分20输入，则将ON信号输入到“与”电路430。
在“与”电路430、431和432中，将一个输入连接到对应的“或”电路420、421或422，将其它输入连接到时钟信号振荡器41。将“与”电路430等的输出连接到对应的交换器从模块部分21。由于时钟信号振荡器41持续将时钟信号提供给“与”电路430等，从“或”电路420等接收ON信号的“与”电路430等输出在时钟信号振荡器41中产生的时钟信号。时钟信号然后输入连接的交换器从模块部分21。
在本示例中，从时钟发生器4将时钟信号持续提供给主模块1、交换器主模块部分20和从模块3。
下文描述本实施例的多层系统的操作的一个示例。下文参考图1的系统框图和图3的时序图描述M0(其为主模块1)访问S0(其为从模块3)的情况。
如图3所示，时钟信号振荡器41将时钟信号持续提供给主模块1、交换器主模块部分20和从模块3、然而，由于时钟发生器4未从交换器主模块部分20收到时钟请求信号，因此时钟请求信号截止，从而不将时钟信号提供给交换器从模块部分21。
一发生从M0对S0的访问，则M0将访问目的地(在此情况中为S0)的地址信号和控制信号(诸如读/写信号)输出到SWM0，SWM0是多层交换器2的交换器主模块部分20。
SWM0基于来自M0的地址信号确定所要访问的从模块3。此外，SWM0产生时钟请求信号并将该信号输出到时钟发生器4，时钟请求信号请求将时钟信号提供给SWS0，SWS0是与模块3所要访问的S0对应的交换器从模块部分21。然后，SWM0将访问目的地址信号和控制信号输出到SWS0。
时钟发生器4从SWM0接收时钟请求信号。由于在本示例中，时钟请求信号请求将时钟信号提供给SWS0，因此它是“或”电路420的输入。“或”电路420响应于时钟请求信号的输入而将ON信号输出到“与”电路430。“与”电路430响应于ON信号的输入而将来自时钟信号振荡器41的时钟信号输出到SWS0。由此将时钟信号提供给SWS0，以便SWS0准备好运行。
SWS0将来自SWM0的访问目的地址信号和控制信号输出到从模块3所要访问的S0。收到该地址信号和控制信号，S0便开始与M0交换数据信号。
此后，当SWM0认识到M0和S0之间的数据交换完成时，SWM0停止输出时钟请求信号以停止将时钟信号提供给SWS0，从而关断时钟请求信号。在时钟发生器4中，响应于时钟请求信号的停止，从“或”电路420到“与”电路430的输入信号从ON信号变为OFF信号，从而“与”电路430停止输出来自时钟信号振荡器41的信号。这将停止向SWS0提供时钟信号。
虽然在图3的示例中，停止向SWS0提供时钟信号的定时与SWS0停止输出时钟请求信号的定时相同，但停止时钟提供的定时并不局限于此，时钟可以在一定时钟周期之后停止。
上述示例将SWS0作为针对其执行时钟信号提供控制的交换器从模块部分21，但这并非是限制性的，控制操作对其它交换器从模块部分21(诸如SWS1和SWS2)而言是相同的。
如前所述，在正常时间，本实施例不向交换器从模块部分21提供时钟信号，而是仅仅在需要时才将该时钟信号提供给该交换器从模块部分，从而降低了功耗。
第二实施例
第一实施例控制将时钟信号提供给交换器从模块部分21。第二实施例控制将时钟信号提供给交换器从模块部分21以及从模块3。
图4是第二实施例的多层系统的框图。如图4所示，用于提供来自时钟发生器4的时钟信号的线路不仅连接到每个交换器从模块部分21，而且连接到每个从模块3。其它单元和图1所示第一实施例中的相同。
在本配置中，时钟发生器4响应于来自交换器主模块部分20的时钟请求信号，不仅将时钟信号提供给交换器从模块部分21，而且提供给从模块3。此外，当切断来自交换器主模块部分20的时钟请求信号时，时钟发生器4不仅停止向交换器从模块部分21提供时钟，而且停止向从模块3提供时钟。
如前所述，在正常时间，本实施例不向交换器从模块部分21和从模块3提供时钟信号，而仅当需要时才将该时钟信号提供给交换器从模块部分21和从模块3，从而与第一实施例相比，进一步降低了功耗。
很明显本发明并不局限于上述实施例，在不脱离本发明保护范围和精神的前提下，可对上述实施例进行修改和改动。

Claims (14)

1.一种多层系统，包括：
多个主模块；
多个从模块；
多层交换器，其布置在所述主模块和所述从模块之间，同时处理来自所述多个主模块的命令，并包括与所述主模块对应的交换器主模块部分以及与所述从模块对应的交换器从模块部分；以及
时钟发生器，其将时钟信号提供给所述主模块、所述从模块和所述多层交换器；
其中，一发生从所述主模块到所述从模块的访问，所述时钟发生器便开始将时钟信号提供给与所述被访问的从模块对应的交换器从模块部分。
2.如权利要求1所述的多层系统，其特征在于：一发生从所述主模块到所述从模块的访问，所述时钟发生器便开始将时钟信号提供给所述被访问的从模块以及与所述被访问的从模块对应的交换器从模块部分。
3.如权利要求1所述的多层系统，其特征在于：所述多个主模块中的至少一个主模块持续从所述时钟发生器接收时钟信号。
4.如权利要求1所述的多层系统，其特征在于：所述多层系统结合在移动电话中。
5.一种多层系统，包括：
多个主模块；
多个从模块；
多层交换器，其布置在所述主模块和所述从模块之间，同时处理来自所述多个主模块的命令，并包括与所述主模块对应的交换器主模块部分以及与所述从模块对应的交换器从模块部分；以及
时钟发生器，其将时钟信号提供给所述主模块、所述从模块和所述多层交换器；
其中，所述交换器主模块部分将时钟请求信号输出到所述时钟发生器，用于将时钟信号提供给与地址信号指定的从模块对应的交换器从模块部分，所述地址信号包括在来自对应主模块的访问信号中；并且
所述时钟发生器响应于从所述交换器主模块部分输出的所述时钟请求信号而将时钟信号提供给与所要访问的从模块对应的交换器从模块部分。
6.如权利要求5所述的多层系统，其特征在于：所述交换器主模块部分将时钟请求信号输出到所述时钟发生器，用于将时钟信号提供给地址信号所指定的从模块以及与所述从模块对应的交换器从模块部分，所述地址信号包括在来自对应主模块的访问信号中，并且
所述时钟发生器响应于从所述交换器主模块部分输出的所述时钟请求信号而将时钟信号提供给所要访问的从模块以及与所述所要访问的从模块对应的交换器从模块部分。
7.如权利要求5所述的多层系统，其特征在于：所述多个主模块中的至少一个主模块持续从所述时钟发生器接收时钟信号。
8.如权利要求5所述的多层系统，其特征在于：所述多层系统结合在移动电话中。
9.多层系统中的时钟控制方法，所述多层系统包括：多层交换器，其设置在主模块和从模块之间，同时处理来自多个主模块的命令，并具有与所述主模块对应的交换器主模块部分以及与所述从模块对应的交换器从模块部分；以及时钟发生器，其至少将时钟信号提供给所述多层交换器，所述方法包括：
检测对特定从模块的访问；以及
响应于检测到的对所述特定从模块的访问，在所述时钟发生器中开始将时钟信号提供给与所述被访问的从模块对应的交换器从模块部分。
10.如权利要求9所述的时钟控制方法，其特征在于：一旦检测到从所述主模块对所述从模块的访问，所述时钟发生器便开始将时钟信号提供给所述被访问的从模块以及与所述被访问的从模块对应的交换器从模块部分。
11.如权利要求9所述的时钟控制方法，其特征在于：所述多个主模块中的至少一个主模块持续从所述时钟发生器接收时钟信号。
12.多层系统中的时钟控制方法，所述多层系统包括：多层交换器，其设置在主模块和从模块之间，同时处理来自多个主模块的命令，并具有与所述主模块对应的交换器主模块部分以及与所述从模块对应的交换器从模块部分；以及时钟发生器，其至少将时钟信号提供给所述多层交换器，所述方法包括：
从所述交换器主模块部分将时钟请求信号输出到所述时钟发生器，用于将时钟信号提供给与地址信号指定的从模块对应的交换器从模块部分，所述地址信号包括在来自对应主模块的访问信号中，并且
响应于从所述交换器主模块部分输出的所述时钟请求信号而从所述时钟发生器将时钟信号提供给与所要访问的从模块对应的交换器从模块部分。
13.如权利要求12所述的时钟控制方法，其特征在于：
所述交换器主模块部分将时钟请求信号输出到所述时钟发生器，用于将时钟信号提供给地址信号指定的从模块以及与所述从模块对应的交换器从模块部分，所述地址信号包括在来自对应主模块的访问信号中，并且
所述时钟发生器响应于从所述交换器主模块部分输出的所述时钟请求信号而将时钟信号提供给所要访问的从模块以及与所述所要访问的从模块对应的交换器从模块部分。
14.如权利要求12所述的时钟控制方法，其特征在于：所述多个主模块中的至少一个主模块持续从所述时钟发生器接收时钟信号。
CNB2005100530333A 2004-03-02 2005-03-02 多层系统和时钟控制方法 Expired - Fee Related CN100461066C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP57608/04 2004-03-02
JP2004057608A JP4477380B2 (ja) 2004-03-02 2004-03-02 マルチレイヤシステム及びクロック制御方法
JP57608/2004 2004-03-02

Publications (2)

Publication Number Publication Date
CN1664743A true CN1664743A (zh) 2005-09-07
CN100461066C CN100461066C (zh) 2009-02-11

Family

ID=34909042

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100530333A Expired - Fee Related CN100461066C (zh) 2004-03-02 2005-03-02 多层系统和时钟控制方法

Country Status (4)

Country Link
US (1) US20050198429A1 (zh)
JP (1) JP4477380B2 (zh)
KR (1) KR100700158B1 (zh)
CN (1) CN100461066C (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006195746A (ja) * 2005-01-13 2006-07-27 Oki Electric Ind Co Ltd マルチレイヤバスシステム
JP2007183860A (ja) * 2006-01-10 2007-07-19 Nec Electronics Corp クロック制御回路
JP2007287029A (ja) * 2006-04-19 2007-11-01 Freescale Semiconductor Inc バス制御システム
JP4967483B2 (ja) * 2006-07-06 2012-07-04 富士通セミコンダクター株式会社 クロック切り替え回路
JP6056363B2 (ja) 2012-10-12 2017-01-11 株式会社ソシオネクスト 処理装置及び処理装置の制御方法
JP6395647B2 (ja) * 2015-03-18 2018-09-26 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1008594B (zh) * 1985-05-21 1990-06-27 D·A·V·I·D·系统公司 数字小交换机中使用的数字时隙和信号总线
JPH02201516A (ja) * 1989-01-31 1990-08-09 Toshiba Corp パワーセーブ方式
US5600839A (en) * 1993-10-01 1997-02-04 Advanced Micro Devices, Inc. System and method for controlling assertion of a peripheral bus clock signal through a slave device
US5615376A (en) * 1994-08-03 1997-03-25 Neomagic Corp. Clock management for power reduction in a video display sub-system
US5881297A (en) * 1996-12-31 1999-03-09 Intel Corporation Apparatus and method for controlling clocking frequency in an integrated circuit
US5951689A (en) * 1996-12-31 1999-09-14 Vlsi Technology, Inc. Microprocessor power control system
US6021500A (en) * 1997-05-07 2000-02-01 Intel Corporation Processor with sleep and deep sleep modes
US6079024A (en) * 1997-10-20 2000-06-20 Sun Microsystems, Inc. Bus interface unit having selectively enabled buffers
US6085330A (en) * 1998-04-07 2000-07-04 Advanced Micro Devices, Inc. Control circuit for switching a processor between multiple low power states to allow cache snoops
US6424659B2 (en) * 1998-07-17 2002-07-23 Network Equipment Technologies, Inc. Multi-layer switching apparatus and method
US6609209B1 (en) * 1999-12-29 2003-08-19 Intel Corporation Method and apparatus for reducing the power consumed by a processor by gating the clock signal to pipeline stages
US6611920B1 (en) * 2000-01-21 2003-08-26 Intel Corporation Clock distribution system for selectively enabling clock signals to portions of a pipelined circuit
EP1182552A3 (en) * 2000-08-21 2003-10-01 Texas Instruments France Dynamic hardware configuration for energy management systems using task attributes
US20030226050A1 (en) * 2000-12-18 2003-12-04 Yik James Ching-Shau Power saving for mac ethernet control logic
JP2002351825A (ja) * 2001-05-29 2002-12-06 Rohm Co Ltd 通信システム
JP2003141061A (ja) * 2001-11-01 2003-05-16 Nec Corp Ｉ２ｃバス制御方法及びｉ２ｃバスシステム
US6583659B1 (en) * 2002-02-08 2003-06-24 Pericom Semiconductor Corp. Reduced clock-skew in a multi-output clock driver by selective shorting together of clock pre-outputs
US7477662B2 (en) * 2003-02-14 2009-01-13 Infineon Technologies Ag Reducing power consumption in data switches
JP3857661B2 (ja) * 2003-03-13 2006-12-13 インターナショナル・ビジネス・マシーンズ・コーポレーション 情報処理装置、プログラム、及び記録媒体
US6981088B2 (en) * 2003-03-26 2005-12-27 Lsi Logic Corporation System and method of transferring data words between master and slave devices
US7099689B2 (en) * 2003-06-30 2006-08-29 Microsoft Corporation Energy-aware communications for a multi-radio system
JP2005250650A (ja) * 2004-03-02 2005-09-15 Nec Electronics Corp マルチレイヤシステム及びクロック制御方法
JP2005250833A (ja) * 2004-03-04 2005-09-15 Nec Electronics Corp バスシステム及びアクセス制御方法

Also Published As

Publication number Publication date
JP2005250653A (ja) 2005-09-15
JP4477380B2 (ja) 2010-06-09
KR20060042176A (ko) 2006-05-12
KR100700158B1 (ko) 2007-03-27
US20050198429A1 (en) 2005-09-08
CN100461066C (zh) 2009-02-11

Similar Documents

Publication Publication Date Title
CN1664744A (zh) 多层系统和时钟控制方法
CN1095123C (zh) 半导体装置
CN1221106C (zh) 车辆用多工通信装置
CN1664743A (zh) 多层系统和时钟控制方法
CN1082210C (zh) 存储器直接存取控制设备
CN1122392C (zh) 总线主控器转换装置和驱动冗余总线主控器的方法
CN1664799A (zh) 总线系统及访问控制方法
CN1142493C (zh) 具有低能耗方式的高带宽动态随机存取存储器
CN1825295A (zh) 数据传输控制装置、图像处理装置和数据传输控制方法
CN1098527A (zh) 外部件互联为基础的计算机系统的直接存储器存取逻辑支持
CN102239523A (zh) 切换式接口堆叠裸片存储器架构
CN107085560A (zh) 一种emif接口与ahb/apb时序桥接电路及其控制方法
CN1038792C (zh) 三维计算机图形设备
CN1019151B (zh) 用于双母线微机系统的延迟高速存贮器写操作启动电路
CN1269039C (zh) 信息处理设备
US20100325338A1 (en) Data transmission control device and data transmission control method
CN100341010C (zh) 通过总线进行数据读取的装置和方法
CN1315018C (zh) 时钟脉冲切换系统及其时钟脉冲切换方法
CN1851477A (zh) 测试系统及其数据接口转换装置
CN101046787A (zh) 总线仲裁方法
CN1306426C (zh) 主板及其桥接模块
CN1687981A (zh) 显示面板以及相关的电子装置与驱动方法
CN1252607C (zh) 两个系统间的接“或”信号的传达装置及方法
CN1402218A (zh) 液晶显示器的驱动装置及其驱动方法
CN1302362C (zh) 一种易于存取的多端口装置及其操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090211

Termination date: 20100302