JP2005250653A - マルチレイヤシステム及びクロック制御方法 - Google Patents

マルチレイヤシステム及びクロック制御方法 Download PDF

Info

Publication number
JP2005250653A
JP2005250653A JP2004057608A JP2004057608A JP2005250653A JP 2005250653 A JP2005250653 A JP 2005250653A JP 2004057608 A JP2004057608 A JP 2004057608A JP 2004057608 A JP2004057608 A JP 2004057608A JP 2005250653 A JP2005250653 A JP 2005250653A
Authority
JP
Japan
Prior art keywords
slave
switch
clock
master
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004057608A
Other languages
English (en)
Other versions
JP2005250653A5 (ja
JP4477380B2 (ja
Inventor
Sachiko Hoshi
幸子 星
Kyoichi Narai
恭一 成相
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2004057608A priority Critical patent/JP4477380B2/ja
Priority to US11/054,952 priority patent/US20050198429A1/en
Priority to KR1020050015576A priority patent/KR100700158B1/ko
Priority to CNB2005100530333A priority patent/CN100461066C/zh
Publication of JP2005250653A publication Critical patent/JP2005250653A/ja
Publication of JP2005250653A5 publication Critical patent/JP2005250653A5/ja
Application granted granted Critical
Publication of JP4477380B2 publication Critical patent/JP4477380B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4022Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10Distribution of clock signals, e.g. skew
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3237Power saving characterised by the action undertaken by disabling clock generation or distribution
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

【課題】
低消費電力のマルチレイヤシステム及びマルチレイヤシステムにおけるクロック制御方法を提供すること。
【解決手段】
本発明にかかるマルチレイヤシステムでは、複数のマスタからの命令の同時処理を可能にするマルチレイヤスイッチ2は、マスタ1と対応したスイッチ内マスタ部20と、スレーブ3と対応したスイッチ内スレーブ部21とを備えている。そして、スイッチ内マスタ部20は、対応するマスタ1からのアクセス信号に含まれるスレーブ3のアドレス信号に基づいて当該アドレス信号により特定されるスレーブ3に対応するスイッチ内スレーブ部21へのクロック信号を供給するためのクロック要求信号をクロックジェネレータ4に対して出力する。クロックジェネレータ4は、クロック要求信号に基づいてアクセス先のスレーブ3に対応するスイッチ内スレーブ部21へクロック信号を供給する。
【選択図】 図1

Description

本発明は、複数のマスタから出される命令の同時処理を可能にするマルチレイヤスイッチを含むマルチレイヤシステム及びマルチレイヤシステムにおけるクロック制御方法に関する。
近年、携帯電話機においては、本来の電話機能のみならず、インターネット接続機能やカメラ機能も備えており、多機能化が進んでいる。また、携帯電話機においては、小型化、軽量化、低消費電力化の観点から、複数の機能を1チップ上で実現するSoC(システム オン チップ)技術が開発されている。
他方、かかる携帯電話機では、高速に各種の処理を同時に行う必要がある。そのため、複数のスレーブに対して同時にアクセス可能なマルチレイヤスイッチが提案されている。
このマルチレイヤスイッチを用いると、例えば、カメラで撮影した画像データを所定のメモリ領域に書き込む処理と、メモリに格納された画像データを読み出してディスプレイに表示する処理とを同時に行なうことができる。
図5に、マルチレイヤスイッチを含むシステムの構成例を示す。マルチレイヤスイッチモジュール(以下、単にマルチレイヤスイッチとする)12には、複数のマスタモジュール(以下、単にマスタとする)11及びスレーブモジュール(以下、単にスレーブとする)13が接続されている。マルチレイヤスイッチ12中には、個々のマスタ11に接続されたスイッチ内マスタ部120と、個々のスレーブ13に接続されたスイッチ内スレーブ部121が設けられている。
これらのマスタ11、マルチレイヤスイッチ12及びスレーブ13に対しては、クロックジェネレータ14よりクロック信号が常時供給されている。
図6に1チップ上の各種回路のレイアウト例を示す。例えば、CPU等のマスタ11であるM0が、一角部に設けられているとする。そして、SWM0、SWS0、S0、S1等の他のモジュールは、チップ上に分散して配置されている。これらの各モジュールに対しては、クロックジェネレータ14からクロック信号が常時供給される。
各モジュールは、クロック信号が供給され、動作することによって、当然ながら電力を消費する。また、各モジュールとクロックジェネレータ14の間の配線には、信号波形の劣化防止やタイミング制限のために駆動バッファ15が設けられる。特に各モジュールとクロックジェネレータ14までの配線長が長い場合には、図6に示されるように多数の駆動バッファ15が設けれることになる。この駆動バッファ15も各モジュールと同様にトランジスタの出力がハイからローに、またローからハイに遷移する際の貫通電流などに起因して電力を消費する。
尚、特許文献1に示されるように、通常のバス構成において複数のバスのうち、一部のバスに対してのみ電源を供給する技術が提案されている。しかしながら、この文献に記載されたバスは、複数のマスタから出される命令の同時処理を可能にするマルチレイヤスイッチの機能を有するものではない。
特開2003−141061号公報
上述のように、従来のマルチレイヤシステムにおいては、マスタ、スレーブ及びマルチレイヤスイッチの全てに対してクロック信号を供給していたため、消費電力が大きくなるという問題点があった。
本発明の目的は、かかる問題を解消し、低消費電力のマルチレイヤシステム及びマルチレイヤシステムにおけるクロック制御方法を提供することである。
本発明にかかるマルチレイヤシステムは、複数のマスタと、複数のスレーブと、前記マスタと前記スレーブ間に設けられ複数のマスタからの命令の同時処理を可能にするマルチレイヤスイッチと、前記マスタ、前記スレーブ及び前記マルチレイヤスイッチに対してクロック信号を供給するクロックジェネレータを備えたマルチレイヤシステムであって、前記マルチレイヤスイッチは、前記マスタに対応したスイッチ内マスタ部と、前記スレーブに対応したスイッチ内スレーブ部とを備え、前記クロックジェネレータは、前記マスタから前記スレーブに対してアクセスがあった場合に、アクセス先のスレーブに対応するスイッチ内スレーブへのクロック信号の供給を開始するものである。
前記クロックジェネレータは、さらに、前記マスタから前記スレーブに対してアクセスがあった場合に、アクセス先のスレーブ及びこのスレーブに対応するスイッチ内スレーブへのクロック信号の供給を開始することが好ましい。
本発明にかかる別の観点によるマルチレイヤシステムは、複数のマスタと、複数のスレーブと、前記マスタと前記スレーブ間に設けられ複数のマスタからの命令の同時処理を可能にするマルチレイヤスイッチと、前記マスタ、前記スレーブ及び前記マルチレイヤスイッチに対してクロック信号を供給するクロックジェネレータを備えたマルチレイヤシステムであって、前記マルチレイヤスイッチは、前記マスタに対応したスイッチ内マスタ部と、前記スレーブに対応したスイッチ内スレーブ部とを備え、前記スイッチ内マスタ部は、対応するマスタからのアクセス信号に含まれるアドレス信号に基づいて当該アドレス信号により特定されるスレーブに対応するスイッチ内スレーブ部へのクロック信号を供給するためのクロック要求信号を前記クロックジェネレータに対して出力し、前記クロックジェネレータは、前記スイッチ内マスタ部から出力されたクロック要求信号に基づいてアクセス先のスレーブに対応するスイッチ内スレーブ部へクロック信号を供給するものである。
ここで、前記スイッチ内マスタ部は、対応するマスタからのアクセス信号に含まれるアドレス信号に基づいて当該アドレス信号により特定されるスレーブ及びこのスレーブに対応するスイッチ内スレーブ部へのクロック信号を供給するためのクロック要求信号を前記クロックジェネレータに対して出力し、前記クロックジェネレータは、前記スイッチ内マスタ部から出力されたクロック要求信号に基づいてアクセス先のスレーブ及びこのスレーブに対応するスイッチ内スレーブ部へクロック信号を供給することが好ましい。
本発明にかかるクロック制御方法は、マスタとスレーブ間に設けられ複数のマスタからの命令の同時処理を可能にするマルチレイヤスイッチと、少なくともマルチレイヤスイッチに対してクロック信号を供給するクロックジェネレータを備えたマルチレイヤシステムにおけるクロック制御方法であって、前記マルチレイヤスイッチは、前記マスタに対応したスイッチ内マスタ部と、前記スレーブに対応したスイッチ内スレーブ部とを有し、特定のスレーブへのアクセスを検出するステップと、前記クロックジェネレータが特定のスレーブへのアクセスの検出に応じて、アクセス先のスレーブに対応するスイッチ内スレーブへのクロック信号の供給を開始するステップとを備えたものである。
ここで、前記クロックジェネレータは、さらに、前記マスタから前記スレーブに対してアクセスがあった場合に、アクセス先のスレーブ及びこのスレーブに対応するスイッチ内スレーブへのクロック信号の供給を開始することが好ましい。
また、本発明にかかる別の観点によるクロック制御方法は、マスタとスレーブ間に設けられ複数のマスタからの命令の同時処理を可能にするマルチレイヤスイッチと、少なくともマルチレイヤスイッチに対してクロック信号を供給するクロックジェネレータを備えたマルチレイヤシステムにおけるクロック制御方法であって、前記マルチレイヤスイッチは、前記マスタに対応したスイッチ内マスタ部と、前記スレーブに対応したスイッチ内スレーブ部とを有し、前記スイッチ内マスタ部が、対応するマスタからのアクセス信号に含まれるアドレス信号に基づいて当該アドレス信号により特定されるスレーブに対応するスイッチ内スレーブ部へのクロック信号を供給するためのクロック要求信号を前記クロックジェネレータに対して出力するステップと、前記クロックジェネレータが、前記スイッチ内マスタ部から出力されたクロック要求信号に基づいてアクセス先のスレーブに対応するスイッチ内スレーブ部へクロック信号を供給するステップとを備えたものである。
ここで、前記スイッチ内マスタ部は、対応するマスタからのアクセス信号に含まれるアドレス信号に基づいて当該アドレス信号により特定されるスレーブ及びこのスレーブに対応するスイッチ内スレーブ部へのクロック信号を供給するためのクロック要求信号を前記クロックジェネレータに対して出力し、前記クロックジェネレータは、前記スイッチ内マスタ部から出力されたクロック要求信号に基づいてアクセス先のスレーブ及びこのスレーブに対応するスイッチ内スレーブ部へクロック信号を供給することが好ましい。
本発明によれば、低消費電力のマルチレイヤシステム及びマルチレイヤシステムにおけるクロック制御方法を提供することができる。
発明の実施の形態1.
図1に本発明にかかるマルチレイヤシステムの構成図を示す。当該マルチレイヤシステムは、複数のマスタ1(M0、M1、M2)と、複数のスレーブ3(S0、S1、S2)マスタ1とスレーブ3に設けられたマルチレイヤスイッチ2と、各モジュールに対してクロック信号を供給するクロックジェネレータ4を備えている。
マスタ1は、システムを制御するモジュールである。例えば、CPU(Central Processor Unit)、DSP(Digital Signal Processor)、画像回転器、カメラ画像処理回路、LCD(Liquid Crystal Display)コントローラ等がある。この例におけるM0は、常時動作しているCPUである。M1、M2は、M0からの指示により必要な時だけ動作するモジュールである。
マルチレイヤスイッチ2は、複数のマスタから出される命令の同時処理を可能にするものである。マルチレイヤスイッチ2は、システム内の複数のマスタ−スレーブ間でパラレル・アクセス・パスの使用を可能にする相互接続バスシステムである。このバスシステムは、より複雑な相互接続マトリックスを使用することによって実現され、システム・アーキテクチャの選択肢や全体のバス帯域幅が広がるといったメリットを提供する。かかるマルチレイヤスイッチ2は、例えば、アーム株式会社よりマルチレイヤAHB(Advanced High-performance Bus)、AHB−Lite(商標)として提供されている。
スレーブ3は、マスタ1からの制御対象となるモジュールである。例えば、スレーブ3には、メモリ、レジスタ、タイマ、シリアルインターフェース回路等が含まれる。
マルチレイヤスイッチ2の構成についてさらに詳細に説明する。マルチレイヤスイッチ2は、個々のマスタ1(M0、M1、M2)に接続されたスイッチ内マスタ部20(SWM0、SWM1、SWM2)及び個々のスレーブ3に接続されたスイッチ内スレーブ部21(SWS0、SWS1、SWS2)を備えている。
スイッチ内マスタ部20は、マスタ1からのアクセスがどのスレーブ3への接続かを判別し、接続先のスレーブ3に対応するスイッチ内スレーブ部21に対してアクセス要求を出す機能を有する。さらに、当該スイッチ内マスタ部20は、クロックジェネレータ4に対してアクセス先のスレーブに対応するスイッチ内スレーブ部21に対してクロック信号を供給するためのクロック要求信号を発生する。
スイッチ内スレーブ部21は、各スイッチ内マスタ部20からのアクセス信号の調停を行い、一つのアクセスを選択して、選択したスレーブ3に対して接続することをその主要な機能とする。本発明においては、特にスイッチ内スレーブ21は互いに独立してクロック制御が行われる。より具体的には、スイッチ内スレーブ21は通常はクロック信号が供給されていない状態にあり、対応するスレーブ3に対してマスタ1からアクセスがあった場合に初めてクロック信号が供給される。
スイッチ内スレーブ部21は、より詳細には、図2に示されるように、調停部210、セレクタ211を備えている。そして、各スイッチ内マスタ部20との間にリクエスト信号REQ、アクノレッジ信号ACK、レディ信号READY、コントロール信号CONTROL、データ信号DATA等の配線が設けられ、また、スレーブ3との間にレディ信号READY、コントロール信号CONTROL、データ信号DATA等の配線が設けられている。
図2では、2つのスイッチ内マスタ部20(SWM0、SWM1)のみ記載しているが、実際にはマスタの数に応じてこれらの配線が設けられ、調停部210、セレクタ211は調停処理及び選択処理を行わなければならず、複雑な構成を有している。従って、スイッチ内スレーブ部21自体の消費電力も無視できない。さらに、図2は基本的な構成を示すものであり、通常はさらに他の構成も付加される。
図1において、クロックジェネレータ4は、各モジュールに対して供給するクロック信号を生成する。当該クロックジェネレータ4は、クロック要求信号に応じて、対応するモジュールに対してクロック信号の供給及び供給の停止を行なう。
クロックジェネレータ4は、クロック信号発振源41、OR回路420、421、422、AND回路430、431、432を備えている。クロック信号発振源41は、クロック源発振信号を出力する。尚、このクロック信号発振源41は、チップの外部より供給されていてもよい。OR回路420、421、422のそれぞれには、スイッチ内マスタ部20(SWS0、SWS1、SWS2)が配線により接続されている。この配線上には、スイッチ内マスタ部20からのクロック要求信号が流れる。例えば、OR回路420には、SWS0、SWS1、SWS2のそれぞれからクロック要求信号が入力可能なように配線されている。そして、いずれかのスイッチ内マスタ部20からクロック要求信号が入力された場合には、オン信号がAND回路430に入力される。
AND回路430、431、432は、一方の入力が対応するOR回路420、421、422と接続され、他方の入力がクロック信号発振源41と接続されている。AND回路430等の出力は、対応するスイッチ内スレーブ部21と接続されている。クロック信号発振源41からは常時、クロック信号がAND回路430等に入力されているため、OR回路420等からオン信号が入力されたAND回路430等からは、クロック信号発振源41において発生したクロック信号が出力され、接続されたスイッチ内スレーブ部21に入力される。
尚、この例では、マスタ1、スイッチ内マスタ部20及び各スレーブ3に対してはクロックジェネレータ4から常時クロック信号が供給されている。
続いて、本発明の実施の形態にかかるマルチレイヤシステムの動作例について説明する。ここでは、マスタ1であるM0がスレーブ3であるS0に対してアクセスを行なう場合について、図1のシステム構成図及び図3のタイミングチャートを参照しながら説明する。
クロック信号発振源41からは、図3(a)に示されるように、常時クロック信号が出力された状態にあり、マスタ1、スイッチ内マスタ部20及び各スレーブ3に対して供給されている。しかしながら、クロックジェネレータ4は、スイッチ内マスタ部20からクロック要求信号が入力されていない、即ち、クロック要求信号がオフ状態にあるため、各スイッチ内スレーブ部21に対してクロック信号は供給されていない。
M0からS0へのアクセスが発生すると、M0は、アクセス先(ここではS0)のアドレス信号(図3(b)参照)や、リード/ライト信号等の制御信号(図3(c)参照)を、マルチレイヤスイッチ2のスイッチ内マスタ部20であるSWM0に対して出力する
SWM0は、M0から入力したアドレス信号に基づいて、どのスレーブ3に対してアクセスするかを判別する。SWM0は、さらに、アクセス先のスレーブ3であるS0に対応するスイッチ内スレーブ部21のSWS0に対してクロック信号を供給することを要求するクロック要求信号(図3(e)参照)を発生し、クロックジェネレータ4に対して出力する。さらに、SWM0は、SWS0に対してアクセス先のアドレス信号及び制御信号を出力する。
クロックジェネレータ4は、SWM0から出力されたクロック要求信号を入力する。この例では、当該クロック要求信号は、SWS0に対するクロック信号の供給を要求するものであるから、OR回路420に対して入力される。OR回路420は、クロック要求信号の入力に応じてオン信号をAND回路430に出力する。AND回路430は、オン信号の入力に応じて、クロック信号発振源41からのクロック信号(図3(f)参照)をSWS0に出力する。このようにして、SWS0に対するクロック信号の供給を開始し、SWS0は動作可能な状態となる。
SWS0は、SWM0から入力されたアクセス先のアドレス信号及び制御信号を、アクセス先であるスレーブ3のS0に対して出力する。S0は、当該アドレス信号及び制御信号を入力して、M0との間でデータ信号(図3(d)参照)のやり取りを行なうことになる。
その後、SWM0は、M0とS0間のデータのやり取りの終了を認識すると、SWS0へのクロック信号の供給を停止するため、クロック要求信号の出力を停止する。即ち、クロック要求信号をオフ状態とする。クロックジェネレータ4では、クロック要求信号の停止に応じてAND回路430へのOR回路420からの入力信号がオン信号からオフ信号になり、クロック信号発振源41から発生信号がAND回路430から出力されなくなる。このようにして、SWS0へのクロック信号の供給が停止する。
図3に示す例では、SWM0からのクロック要求信号の出力が停止された後、同タイミングにてSWS0へのクロック信号の供給が停止しているが、これに限らず、任意のクロック後にクロックが停止するようにしてもよい。
上述の例では、クロック信号の供給制御を行う対象のスイッチ内スレーブ部21として、SWS0を例に挙げたが、これに限らず、他のスイッチ内スレーブ部21(例えば、SWS1、SWS2)においても同様の制御を行うことができる。
以上説明したように、本発明の実施の形態では、スイッチ内スレーブ部21を通常はクロック信号が供給されない状態とし、必要な場合にのみクロック信号を供給するようにしたので、消費電力を削減することができる。
発明の実施の形態2.
発明の実施の形態1では、スイッチ内スレーブ部21に対するクロック信号の供給制御を行ったが、本発明の実施の形態2では、スイッチ内スレーブ部21に加えてスレーブ3に対するクロック信号の供給制御を行っている。
図4に本発明の実施の形態2にかかるマルチレイヤシステムの構成図を示す。図に示されるように、クロックジェネレータ4からクロック信号を供給する配線は、各スイッチ内スレーブ部21に対して接続されるとともに、各スレーブ3に対しても接続されている。他の構成については、図1を用いて説明した発明の実施の形態1と同様である。
このような構成においては、クロックジェネレータ4は、スイッチ内スレーブ部21のみならず、スレーブ3に対しても、スイッチ内マスタ部20からのクロック要求信号に応じて、クロック信号を供給する。また、クロックジェネレータ4は、スイッチ内マスタ部20からのクロック要求信号がオフ状態になると、スイッチ内スレーブ部21のみならずスレーブ3に対するクロック供給も停止する。
以上説明したように、本発明の実施の形態では、スイッチ内スレーブ部21に加えてスレーブ3を通常はクロック信号が供給されない状態とし、必要な場合にのみクロック信号を供給するようにしたので、発明の実施の形態1に加えてさらに消費電力を削減することができる。
本発明によるマルチレイヤシステムの構成図である。 本発明によるマルチレイヤシステムにおけるスイッチ内スレーブ部の構成を説明するための図である。 本発明によるマルチレイヤシステムにおけるタイミングチャートである。 本発明による他のマルチレイヤシステムの構成図である。 従来のマルチレイヤシステムの構成図である。 従来の課題を説明するための図である。
符号の説明
1 マスタ
2 マルチレイヤスイッチ
3 スレーブ
4 クロックジェネレータ
20 スイッチ内マスタ部
21 スイッチ内スレーブ部
41 クロック信号発振源
420〜422 OR回路
430〜432 AND回路

Claims (8)

  1. 複数のマスタと、複数のスレーブと、前記マスタと前記スレーブ間に設けられ複数のマスタからの命令の同時処理を可能にするマルチレイヤスイッチと、前記マスタ、前記スレーブ及び前記マルチレイヤスイッチに対してクロック信号を供給するクロックジェネレータを備えたマルチレイヤシステムであって、
    前記マルチレイヤスイッチは、前記マスタに対応したスイッチ内マスタ部と、前記スレーブに対応したスイッチ内スレーブ部とを備え、
    前記クロックジェネレータは、前記マスタから前記スレーブに対してアクセスがあった場合に、アクセス先のスレーブに対応するスイッチ内スレーブへのクロック信号の供給を開始するマルチレイヤシステム。
  2. 前記クロックジェネレータは、さらに、前記マスタから前記スレーブに対してアクセスがあった場合に、アクセス先のスレーブ及びこのスレーブに対応するスイッチ内スレーブへのクロック信号の供給を開始することを特徴とする請求項1記載のマルチレイヤシステム。
  3. 複数のマスタと、複数のスレーブと、前記マスタと前記スレーブ間に設けられ複数のマスタからの命令の同時処理を可能にするマルチレイヤスイッチと、前記マスタ、前記スレーブ及び前記マルチレイヤスイッチに対してクロック信号を供給するクロックジェネレータを備えたマルチレイヤシステムであって、
    前記マルチレイヤスイッチは、前記マスタに対応したスイッチ内マスタ部と、前記スレーブに対応したスイッチ内スレーブ部とを備え、
    前記スイッチ内マスタ部は、対応するマスタからのアクセス信号に含まれるアドレス信号に基づいて当該アドレス信号により特定されるスレーブに対応するスイッチ内スレーブ部へのクロック信号を供給するためのクロック要求信号を前記クロックジェネレータに対して出力し、
    前記クロックジェネレータは、前記スイッチ内マスタ部から出力されたクロック要求信号に基づいてアクセス先のスレーブに対応するスイッチ内スレーブ部へクロック信号を供給するマルチレイヤシステム。
  4. 前記スイッチ内マスタ部は、対応するマスタからのアクセス信号に含まれるアドレス信号に基づいて当該アドレス信号により特定されるスレーブ及びこのスレーブに対応するスイッチ内スレーブ部へのクロック信号を供給するためのクロック要求信号を前記クロックジェネレータに対して出力し、
    前記クロックジェネレータは、前記スイッチ内マスタ部から出力されたクロック要求信号に基づいてアクセス先のスレーブ及びこのスレーブに対応するスイッチ内スレーブ部へクロック信号を供給することを特徴とする請求項3記載のマルチレイヤシステム。
  5. マスタとスレーブ間に設けられ複数のマスタからの命令の同時処理を可能にするマルチレイヤスイッチと、少なくともマルチレイヤスイッチに対してクロック信号を供給するクロックジェネレータを備えたマルチレイヤシステムにおけるクロック制御方法であって、
    前記マルチレイヤスイッチは、前記マスタに対応したスイッチ内マスタ部と、前記スレーブに対応したスイッチ内スレーブ部とを有し、
    特定のスレーブへのアクセスを検出するステップと、
    前記クロックジェネレータが特定のスレーブへのアクセスの検出に応じて、アクセス先のスレーブに対応するスイッチ内スレーブへのクロック信号の供給を開始するステップとを備えたクロック制御方法。
  6. 前記クロックジェネレータは、さらに、前記マスタから前記スレーブに対してアクセスがあった場合に、アクセス先のスレーブ及びこのスレーブに対応するスイッチ内スレーブへのクロック信号の供給を開始することを特徴とする請求項5記載のクロック制御方法。
  7. マスタとスレーブ間に設けられ複数のマスタからの命令の同時処理を可能にするマルチレイヤスイッチと、少なくともマルチレイヤスイッチに対してクロック信号を供給するクロックジェネレータを備えたマルチレイヤシステムにおけるクロック制御方法であって、
    前記マルチレイヤスイッチは、前記マスタに対応したスイッチ内マスタ部と、前記スレーブに対応したスイッチ内スレーブ部とを有し、
    前記スイッチ内マスタ部が、対応するマスタからのアクセス信号に含まれるアドレス信号に基づいて当該アドレス信号により特定されるスレーブに対応するスイッチ内スレーブ部へのクロック信号を供給するためのクロック要求信号を前記クロックジェネレータに対して出力するステップと、
    前記クロックジェネレータが、前記スイッチ内マスタ部から出力されたクロック要求信号に基づいてアクセス先のスレーブに対応するスイッチ内スレーブ部へクロック信号を供給するステップとを備えたクロック制御方法。
  8. 前記スイッチ内マスタ部は、対応するマスタからのアクセス信号に含まれるアドレス信号に基づいて当該アドレス信号により特定されるスレーブ及びこのスレーブに対応するスイッチ内スレーブ部へのクロック信号を供給するためのクロック要求信号を前記クロックジェネレータに対して出力し、
    前記クロックジェネレータは、前記スイッチ内マスタ部から出力されたクロック要求信号に基づいてアクセス先のスレーブ及びこのスレーブに対応するスイッチ内スレーブ部へクロック信号を供給することを特徴とする請求項7記載のクロック制御方法。

JP2004057608A 2004-03-02 2004-03-02 マルチレイヤシステム及びクロック制御方法 Expired - Fee Related JP4477380B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004057608A JP4477380B2 (ja) 2004-03-02 2004-03-02 マルチレイヤシステム及びクロック制御方法
US11/054,952 US20050198429A1 (en) 2004-03-02 2005-02-11 Multilayer system and clock control method
KR1020050015576A KR100700158B1 (ko) 2004-03-02 2005-02-24 다층시스템 및 클록제어방법
CNB2005100530333A CN100461066C (zh) 2004-03-02 2005-03-02 多层系统和时钟控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004057608A JP4477380B2 (ja) 2004-03-02 2004-03-02 マルチレイヤシステム及びクロック制御方法

Publications (3)

Publication Number Publication Date
JP2005250653A true JP2005250653A (ja) 2005-09-15
JP2005250653A5 JP2005250653A5 (ja) 2006-11-16
JP4477380B2 JP4477380B2 (ja) 2010-06-09

Family

ID=34909042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004057608A Expired - Fee Related JP4477380B2 (ja) 2004-03-02 2004-03-02 マルチレイヤシステム及びクロック制御方法

Country Status (4)

Country Link
US (1) US20050198429A1 (ja)
JP (1) JP4477380B2 (ja)
KR (1) KR100700158B1 (ja)
CN (1) CN100461066C (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007183860A (ja) * 2006-01-10 2007-07-19 Nec Electronics Corp クロック制御回路
JP2007287029A (ja) * 2006-04-19 2007-11-01 Freescale Semiconductor Inc バス制御システム
JP2008015807A (ja) * 2006-07-06 2008-01-24 Fujitsu Ltd クロック切り替え回路
JP2014081673A (ja) * 2012-10-12 2014-05-08 Fujitsu Semiconductor Ltd 処理装置及び処理装置の制御方法
JP2016173805A (ja) * 2015-03-18 2016-09-29 ルネサスエレクトロニクス株式会社 半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006195746A (ja) * 2005-01-13 2006-07-27 Oki Electric Ind Co Ltd マルチレイヤバスシステム

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1008594B (zh) * 1985-05-21 1990-06-27 D·A·V·I·D·系统公司 数字小交换机中使用的数字时隙和信号总线
JPH02201516A (ja) * 1989-01-31 1990-08-09 Toshiba Corp パワーセーブ方式
US5600839A (en) * 1993-10-01 1997-02-04 Advanced Micro Devices, Inc. System and method for controlling assertion of a peripheral bus clock signal through a slave device
US5615376A (en) * 1994-08-03 1997-03-25 Neomagic Corp. Clock management for power reduction in a video display sub-system
US5951689A (en) * 1996-12-31 1999-09-14 Vlsi Technology, Inc. Microprocessor power control system
US5881297A (en) * 1996-12-31 1999-03-09 Intel Corporation Apparatus and method for controlling clocking frequency in an integrated circuit
US6021500A (en) * 1997-05-07 2000-02-01 Intel Corporation Processor with sleep and deep sleep modes
US6079024A (en) * 1997-10-20 2000-06-20 Sun Microsystems, Inc. Bus interface unit having selectively enabled buffers
US6085330A (en) * 1998-04-07 2000-07-04 Advanced Micro Devices, Inc. Control circuit for switching a processor between multiple low power states to allow cache snoops
US6424659B2 (en) * 1998-07-17 2002-07-23 Network Equipment Technologies, Inc. Multi-layer switching apparatus and method
US6609209B1 (en) * 1999-12-29 2003-08-19 Intel Corporation Method and apparatus for reducing the power consumed by a processor by gating the clock signal to pipeline stages
US6611920B1 (en) * 2000-01-21 2003-08-26 Intel Corporation Clock distribution system for selectively enabling clock signals to portions of a pipelined circuit
EP1182552A3 (en) * 2000-08-21 2003-10-01 Texas Instruments France Dynamic hardware configuration for energy management systems using task attributes
US20030226050A1 (en) * 2000-12-18 2003-12-04 Yik James Ching-Shau Power saving for mac ethernet control logic
JP2002351825A (ja) * 2001-05-29 2002-12-06 Rohm Co Ltd 通信システム
JP2003141061A (ja) * 2001-11-01 2003-05-16 Nec Corp I2cバス制御方法及びi2cバスシステム
US6583659B1 (en) * 2002-02-08 2003-06-24 Pericom Semiconductor Corp. Reduced clock-skew in a multi-output clock driver by selective shorting together of clock pre-outputs
US7477662B2 (en) * 2003-02-14 2009-01-13 Infineon Technologies Ag Reducing power consumption in data switches
JP3857661B2 (ja) * 2003-03-13 2006-12-13 インターナショナル・ビジネス・マシーンズ・コーポレーション 情報処理装置、プログラム、及び記録媒体
US6981088B2 (en) * 2003-03-26 2005-12-27 Lsi Logic Corporation System and method of transferring data words between master and slave devices
US7099689B2 (en) * 2003-06-30 2006-08-29 Microsoft Corporation Energy-aware communications for a multi-radio system
JP2005250650A (ja) * 2004-03-02 2005-09-15 Nec Electronics Corp マルチレイヤシステム及びクロック制御方法
JP2005250833A (ja) * 2004-03-04 2005-09-15 Nec Electronics Corp バスシステム及びアクセス制御方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007183860A (ja) * 2006-01-10 2007-07-19 Nec Electronics Corp クロック制御回路
JP2007287029A (ja) * 2006-04-19 2007-11-01 Freescale Semiconductor Inc バス制御システム
JP2008015807A (ja) * 2006-07-06 2008-01-24 Fujitsu Ltd クロック切り替え回路
JP2014081673A (ja) * 2012-10-12 2014-05-08 Fujitsu Semiconductor Ltd 処理装置及び処理装置の制御方法
US9547330B2 (en) 2012-10-12 2017-01-17 Socionext Inc. Processor and control method for processor
JP2016173805A (ja) * 2015-03-18 2016-09-29 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
KR20060042176A (ko) 2006-05-12
US20050198429A1 (en) 2005-09-08
CN1664743A (zh) 2005-09-07
KR100700158B1 (ko) 2007-03-27
JP4477380B2 (ja) 2010-06-09
CN100461066C (zh) 2009-02-11

Similar Documents

Publication Publication Date Title
JP2005250833A (ja) バスシステム及びアクセス制御方法
KR100798667B1 (ko) 다층 시스템 및 클럭 제어 방법
JP4841545B2 (ja) ブリッジコントローラを用いないポイントツーポイントバスブリッジング
TWI742422B (zh) 聚集帶內中斷
JP2007219678A (ja) マルチレイヤバス・システム
JP2006277332A (ja) 集積回路装置、マイクロコンピュータ及び電子機器
KR100700158B1 (ko) 다층시스템 및 클록제어방법
JPH10143466A (ja) バス通信システム
JP2006301724A (ja) メモリコントローラ、画像処理コントローラ及び電子機器
JP4902640B2 (ja) 集積回路、及び集積回路システム
JP5528939B2 (ja) マイクロコンピュータ
JP2012116138A (ja) 制御装置、制御プログラム、画像形成装置
JP6128833B2 (ja) 処理装置
JP2008305215A (ja) バスシステム
JP3928730B2 (ja) 半導体装置、マイクロコンピュータ及び電子機器
JP4887044B2 (ja) 半導体集積回路装置
JP2010033314A (ja) バスアクセス回路装置及びバスアクセス方法
JP2006331067A (ja) バス調停回路制御方法
JP2013228918A (ja) バス中継装置およびデータ処理装置
JP2010128793A (ja) バスクロック制御装置とその制御方法とメモリカードコントローラ
JP2011039905A (ja) 情報処理装置
JP2005010638A (ja) ディスプレイ制御装置およびディスプレイ制御方法
JPH09120377A (ja) バス接続制御回路
JP2005032019A (ja) Ambaにおけるバス調停システム
JP2006031227A (ja) Dma転送を用いたコンピュータシステム

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060929

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100216

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100311

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees