JP2005250653A - マルチレイヤシステム及びクロック制御方法 - Google Patents
マルチレイヤシステム及びクロック制御方法 Download PDFInfo
- Publication number
- JP2005250653A JP2005250653A JP2004057608A JP2004057608A JP2005250653A JP 2005250653 A JP2005250653 A JP 2005250653A JP 2004057608 A JP2004057608 A JP 2004057608A JP 2004057608 A JP2004057608 A JP 2004057608A JP 2005250653 A JP2005250653 A JP 2005250653A
- Authority
- JP
- Japan
- Prior art keywords
- slave
- switch
- clock
- master
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
低消費電力のマルチレイヤシステム及びマルチレイヤシステムにおけるクロック制御方法を提供すること。
【解決手段】
本発明にかかるマルチレイヤシステムでは、複数のマスタからの命令の同時処理を可能にするマルチレイヤスイッチ2は、マスタ1と対応したスイッチ内マスタ部20と、スレーブ3と対応したスイッチ内スレーブ部21とを備えている。そして、スイッチ内マスタ部20は、対応するマスタ1からのアクセス信号に含まれるスレーブ3のアドレス信号に基づいて当該アドレス信号により特定されるスレーブ3に対応するスイッチ内スレーブ部21へのクロック信号を供給するためのクロック要求信号をクロックジェネレータ4に対して出力する。クロックジェネレータ4は、クロック要求信号に基づいてアクセス先のスレーブ3に対応するスイッチ内スレーブ部21へクロック信号を供給する。
【選択図】 図1
Description
図1に本発明にかかるマルチレイヤシステムの構成図を示す。当該マルチレイヤシステムは、複数のマスタ1(M0、M1、M2)と、複数のスレーブ3(S0、S1、S2)マスタ1とスレーブ3に設けられたマルチレイヤスイッチ2と、各モジュールに対してクロック信号を供給するクロックジェネレータ4を備えている。
発明の実施の形態1では、スイッチ内スレーブ部21に対するクロック信号の供給制御を行ったが、本発明の実施の形態2では、スイッチ内スレーブ部21に加えてスレーブ3に対するクロック信号の供給制御を行っている。
2 マルチレイヤスイッチ
3 スレーブ
4 クロックジェネレータ
20 スイッチ内マスタ部
21 スイッチ内スレーブ部
41 クロック信号発振源
420〜422 OR回路
430〜432 AND回路
Claims (8)
- 複数のマスタと、複数のスレーブと、前記マスタと前記スレーブ間に設けられ複数のマスタからの命令の同時処理を可能にするマルチレイヤスイッチと、前記マスタ、前記スレーブ及び前記マルチレイヤスイッチに対してクロック信号を供給するクロックジェネレータを備えたマルチレイヤシステムであって、
前記マルチレイヤスイッチは、前記マスタに対応したスイッチ内マスタ部と、前記スレーブに対応したスイッチ内スレーブ部とを備え、
前記クロックジェネレータは、前記マスタから前記スレーブに対してアクセスがあった場合に、アクセス先のスレーブに対応するスイッチ内スレーブへのクロック信号の供給を開始するマルチレイヤシステム。 - 前記クロックジェネレータは、さらに、前記マスタから前記スレーブに対してアクセスがあった場合に、アクセス先のスレーブ及びこのスレーブに対応するスイッチ内スレーブへのクロック信号の供給を開始することを特徴とする請求項1記載のマルチレイヤシステム。
- 複数のマスタと、複数のスレーブと、前記マスタと前記スレーブ間に設けられ複数のマスタからの命令の同時処理を可能にするマルチレイヤスイッチと、前記マスタ、前記スレーブ及び前記マルチレイヤスイッチに対してクロック信号を供給するクロックジェネレータを備えたマルチレイヤシステムであって、
前記マルチレイヤスイッチは、前記マスタに対応したスイッチ内マスタ部と、前記スレーブに対応したスイッチ内スレーブ部とを備え、
前記スイッチ内マスタ部は、対応するマスタからのアクセス信号に含まれるアドレス信号に基づいて当該アドレス信号により特定されるスレーブに対応するスイッチ内スレーブ部へのクロック信号を供給するためのクロック要求信号を前記クロックジェネレータに対して出力し、
前記クロックジェネレータは、前記スイッチ内マスタ部から出力されたクロック要求信号に基づいてアクセス先のスレーブに対応するスイッチ内スレーブ部へクロック信号を供給するマルチレイヤシステム。 - 前記スイッチ内マスタ部は、対応するマスタからのアクセス信号に含まれるアドレス信号に基づいて当該アドレス信号により特定されるスレーブ及びこのスレーブに対応するスイッチ内スレーブ部へのクロック信号を供給するためのクロック要求信号を前記クロックジェネレータに対して出力し、
前記クロックジェネレータは、前記スイッチ内マスタ部から出力されたクロック要求信号に基づいてアクセス先のスレーブ及びこのスレーブに対応するスイッチ内スレーブ部へクロック信号を供給することを特徴とする請求項3記載のマルチレイヤシステム。 - マスタとスレーブ間に設けられ複数のマスタからの命令の同時処理を可能にするマルチレイヤスイッチと、少なくともマルチレイヤスイッチに対してクロック信号を供給するクロックジェネレータを備えたマルチレイヤシステムにおけるクロック制御方法であって、
前記マルチレイヤスイッチは、前記マスタに対応したスイッチ内マスタ部と、前記スレーブに対応したスイッチ内スレーブ部とを有し、
特定のスレーブへのアクセスを検出するステップと、
前記クロックジェネレータが特定のスレーブへのアクセスの検出に応じて、アクセス先のスレーブに対応するスイッチ内スレーブへのクロック信号の供給を開始するステップとを備えたクロック制御方法。 - 前記クロックジェネレータは、さらに、前記マスタから前記スレーブに対してアクセスがあった場合に、アクセス先のスレーブ及びこのスレーブに対応するスイッチ内スレーブへのクロック信号の供給を開始することを特徴とする請求項5記載のクロック制御方法。
- マスタとスレーブ間に設けられ複数のマスタからの命令の同時処理を可能にするマルチレイヤスイッチと、少なくともマルチレイヤスイッチに対してクロック信号を供給するクロックジェネレータを備えたマルチレイヤシステムにおけるクロック制御方法であって、
前記マルチレイヤスイッチは、前記マスタに対応したスイッチ内マスタ部と、前記スレーブに対応したスイッチ内スレーブ部とを有し、
前記スイッチ内マスタ部が、対応するマスタからのアクセス信号に含まれるアドレス信号に基づいて当該アドレス信号により特定されるスレーブに対応するスイッチ内スレーブ部へのクロック信号を供給するためのクロック要求信号を前記クロックジェネレータに対して出力するステップと、
前記クロックジェネレータが、前記スイッチ内マスタ部から出力されたクロック要求信号に基づいてアクセス先のスレーブに対応するスイッチ内スレーブ部へクロック信号を供給するステップとを備えたクロック制御方法。 - 前記スイッチ内マスタ部は、対応するマスタからのアクセス信号に含まれるアドレス信号に基づいて当該アドレス信号により特定されるスレーブ及びこのスレーブに対応するスイッチ内スレーブ部へのクロック信号を供給するためのクロック要求信号を前記クロックジェネレータに対して出力し、
前記クロックジェネレータは、前記スイッチ内マスタ部から出力されたクロック要求信号に基づいてアクセス先のスレーブ及びこのスレーブに対応するスイッチ内スレーブ部へクロック信号を供給することを特徴とする請求項7記載のクロック制御方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004057608A JP4477380B2 (ja) | 2004-03-02 | 2004-03-02 | マルチレイヤシステム及びクロック制御方法 |
US11/054,952 US20050198429A1 (en) | 2004-03-02 | 2005-02-11 | Multilayer system and clock control method |
KR1020050015576A KR100700158B1 (ko) | 2004-03-02 | 2005-02-24 | 다층시스템 및 클록제어방법 |
CNB2005100530333A CN100461066C (zh) | 2004-03-02 | 2005-03-02 | 多层系统和时钟控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004057608A JP4477380B2 (ja) | 2004-03-02 | 2004-03-02 | マルチレイヤシステム及びクロック制御方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005250653A true JP2005250653A (ja) | 2005-09-15 |
JP2005250653A5 JP2005250653A5 (ja) | 2006-11-16 |
JP4477380B2 JP4477380B2 (ja) | 2010-06-09 |
Family
ID=34909042
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004057608A Expired - Fee Related JP4477380B2 (ja) | 2004-03-02 | 2004-03-02 | マルチレイヤシステム及びクロック制御方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20050198429A1 (ja) |
JP (1) | JP4477380B2 (ja) |
KR (1) | KR100700158B1 (ja) |
CN (1) | CN100461066C (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007183860A (ja) * | 2006-01-10 | 2007-07-19 | Nec Electronics Corp | クロック制御回路 |
JP2007287029A (ja) * | 2006-04-19 | 2007-11-01 | Freescale Semiconductor Inc | バス制御システム |
JP2008015807A (ja) * | 2006-07-06 | 2008-01-24 | Fujitsu Ltd | クロック切り替え回路 |
JP2014081673A (ja) * | 2012-10-12 | 2014-05-08 | Fujitsu Semiconductor Ltd | 処理装置及び処理装置の制御方法 |
JP2016173805A (ja) * | 2015-03-18 | 2016-09-29 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006195746A (ja) * | 2005-01-13 | 2006-07-27 | Oki Electric Ind Co Ltd | マルチレイヤバスシステム |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1008594B (zh) * | 1985-05-21 | 1990-06-27 | D·A·V·I·D·系统公司 | 数字小交换机中使用的数字时隙和信号总线 |
JPH02201516A (ja) * | 1989-01-31 | 1990-08-09 | Toshiba Corp | パワーセーブ方式 |
US5600839A (en) * | 1993-10-01 | 1997-02-04 | Advanced Micro Devices, Inc. | System and method for controlling assertion of a peripheral bus clock signal through a slave device |
US5615376A (en) * | 1994-08-03 | 1997-03-25 | Neomagic Corp. | Clock management for power reduction in a video display sub-system |
US5951689A (en) * | 1996-12-31 | 1999-09-14 | Vlsi Technology, Inc. | Microprocessor power control system |
US5881297A (en) * | 1996-12-31 | 1999-03-09 | Intel Corporation | Apparatus and method for controlling clocking frequency in an integrated circuit |
US6021500A (en) * | 1997-05-07 | 2000-02-01 | Intel Corporation | Processor with sleep and deep sleep modes |
US6079024A (en) * | 1997-10-20 | 2000-06-20 | Sun Microsystems, Inc. | Bus interface unit having selectively enabled buffers |
US6085330A (en) * | 1998-04-07 | 2000-07-04 | Advanced Micro Devices, Inc. | Control circuit for switching a processor between multiple low power states to allow cache snoops |
US6424659B2 (en) * | 1998-07-17 | 2002-07-23 | Network Equipment Technologies, Inc. | Multi-layer switching apparatus and method |
US6609209B1 (en) * | 1999-12-29 | 2003-08-19 | Intel Corporation | Method and apparatus for reducing the power consumed by a processor by gating the clock signal to pipeline stages |
US6611920B1 (en) * | 2000-01-21 | 2003-08-26 | Intel Corporation | Clock distribution system for selectively enabling clock signals to portions of a pipelined circuit |
EP1182552A3 (en) * | 2000-08-21 | 2003-10-01 | Texas Instruments France | Dynamic hardware configuration for energy management systems using task attributes |
US20030226050A1 (en) * | 2000-12-18 | 2003-12-04 | Yik James Ching-Shau | Power saving for mac ethernet control logic |
JP2002351825A (ja) * | 2001-05-29 | 2002-12-06 | Rohm Co Ltd | 通信システム |
JP2003141061A (ja) * | 2001-11-01 | 2003-05-16 | Nec Corp | I2cバス制御方法及びi2cバスシステム |
US6583659B1 (en) * | 2002-02-08 | 2003-06-24 | Pericom Semiconductor Corp. | Reduced clock-skew in a multi-output clock driver by selective shorting together of clock pre-outputs |
US7477662B2 (en) * | 2003-02-14 | 2009-01-13 | Infineon Technologies Ag | Reducing power consumption in data switches |
JP3857661B2 (ja) * | 2003-03-13 | 2006-12-13 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 情報処理装置、プログラム、及び記録媒体 |
US6981088B2 (en) * | 2003-03-26 | 2005-12-27 | Lsi Logic Corporation | System and method of transferring data words between master and slave devices |
US7099689B2 (en) * | 2003-06-30 | 2006-08-29 | Microsoft Corporation | Energy-aware communications for a multi-radio system |
JP2005250650A (ja) * | 2004-03-02 | 2005-09-15 | Nec Electronics Corp | マルチレイヤシステム及びクロック制御方法 |
JP2005250833A (ja) * | 2004-03-04 | 2005-09-15 | Nec Electronics Corp | バスシステム及びアクセス制御方法 |
-
2004
- 2004-03-02 JP JP2004057608A patent/JP4477380B2/ja not_active Expired - Fee Related
-
2005
- 2005-02-11 US US11/054,952 patent/US20050198429A1/en not_active Abandoned
- 2005-02-24 KR KR1020050015576A patent/KR100700158B1/ko not_active IP Right Cessation
- 2005-03-02 CN CNB2005100530333A patent/CN100461066C/zh not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007183860A (ja) * | 2006-01-10 | 2007-07-19 | Nec Electronics Corp | クロック制御回路 |
JP2007287029A (ja) * | 2006-04-19 | 2007-11-01 | Freescale Semiconductor Inc | バス制御システム |
JP2008015807A (ja) * | 2006-07-06 | 2008-01-24 | Fujitsu Ltd | クロック切り替え回路 |
JP2014081673A (ja) * | 2012-10-12 | 2014-05-08 | Fujitsu Semiconductor Ltd | 処理装置及び処理装置の制御方法 |
US9547330B2 (en) | 2012-10-12 | 2017-01-17 | Socionext Inc. | Processor and control method for processor |
JP2016173805A (ja) * | 2015-03-18 | 2016-09-29 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
KR20060042176A (ko) | 2006-05-12 |
US20050198429A1 (en) | 2005-09-08 |
CN1664743A (zh) | 2005-09-07 |
KR100700158B1 (ko) | 2007-03-27 |
JP4477380B2 (ja) | 2010-06-09 |
CN100461066C (zh) | 2009-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005250833A (ja) | バスシステム及びアクセス制御方法 | |
KR100798667B1 (ko) | 다층 시스템 및 클럭 제어 방법 | |
JP4841545B2 (ja) | ブリッジコントローラを用いないポイントツーポイントバスブリッジング | |
TWI742422B (zh) | 聚集帶內中斷 | |
JP2007219678A (ja) | マルチレイヤバス・システム | |
JP2006277332A (ja) | 集積回路装置、マイクロコンピュータ及び電子機器 | |
KR100700158B1 (ko) | 다층시스템 및 클록제어방법 | |
JPH10143466A (ja) | バス通信システム | |
JP2006301724A (ja) | メモリコントローラ、画像処理コントローラ及び電子機器 | |
JP4902640B2 (ja) | 集積回路、及び集積回路システム | |
JP5528939B2 (ja) | マイクロコンピュータ | |
JP2012116138A (ja) | 制御装置、制御プログラム、画像形成装置 | |
JP6128833B2 (ja) | 処理装置 | |
JP2008305215A (ja) | バスシステム | |
JP3928730B2 (ja) | 半導体装置、マイクロコンピュータ及び電子機器 | |
JP4887044B2 (ja) | 半導体集積回路装置 | |
JP2010033314A (ja) | バスアクセス回路装置及びバスアクセス方法 | |
JP2006331067A (ja) | バス調停回路制御方法 | |
JP2013228918A (ja) | バス中継装置およびデータ処理装置 | |
JP2010128793A (ja) | バスクロック制御装置とその制御方法とメモリカードコントローラ | |
JP2011039905A (ja) | 情報処理装置 | |
JP2005010638A (ja) | ディスプレイ制御装置およびディスプレイ制御方法 | |
JPH09120377A (ja) | バス接続制御回路 | |
JP2005032019A (ja) | Ambaにおけるバス調停システム | |
JP2006031227A (ja) | Dma転送を用いたコンピュータシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060929 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100216 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100311 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |