JP2003141061A - Ｉ２ｃバス制御方法及びｉ２ｃバスシステム - Google Patents
Ｉ２ｃバス制御方法及びｉ２ｃバスシステムInfo
- Publication number
- JP2003141061A JP2003141061A JP2001336782A JP2001336782A JP2003141061A JP 2003141061 A JP2003141061 A JP 2003141061A JP 2001336782 A JP2001336782 A JP 2001336782A JP 2001336782 A JP2001336782 A JP 2001336782A JP 2003141061 A JP2003141061 A JP 2003141061A
- Authority
- JP
- Japan
- Prior art keywords
- slave device
- speed
- controlled
- low
- clock line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【課題】 システムの高速化と低消費電力化を図る。
【解決手段】 周波数設定回路３は、マスタバスクロッ
クラインのクロック信号の周波数を制御対象のスレーブ
デバイスの動作周波数に設定する。スイッチ制御回路５
ａとスイッチ６ａ，６ｂは、制御対象のスレーブデバイ
スが低速スレーブデバイス８の場合は、低速スレーブ側
のマスタバスクロックライン１０ａのみにクロック信号
を供給し、制御対象のスレーブデバイスが高速スレーブ
デバイス９の場合は、高速スレーブ側のマスタバスクロ
ックライン１０ｂのみにクロック信号を供給する。Ｌｏ
ｗ出力回路１１は、スイッチ６ａ，６ｂによって選択さ
れなかったマスタバスクロックラインをローレベルに固
定する。
クラインのクロック信号の周波数を制御対象のスレーブ
デバイスの動作周波数に設定する。スイッチ制御回路５
ａとスイッチ６ａ，６ｂは、制御対象のスレーブデバイ
スが低速スレーブデバイス８の場合は、低速スレーブ側
のマスタバスクロックライン１０ａのみにクロック信号
を供給し、制御対象のスレーブデバイスが高速スレーブ
デバイス９の場合は、高速スレーブ側のマスタバスクロ
ックライン１０ｂのみにクロック信号を供給する。Ｌｏ
ｗ出力回路１１は、スイッチ６ａ，６ｂによって選択さ
れなかったマスタバスクロックラインをローレベルに固
定する。
Description
【０００１】
【発明の属する技術分野】本発明は、Ｉ２Ｃバスシステ
ムの制御に係り、特に動作周波数の異なるスレーブデバ
イスが混在する場合のＩ２Ｃバス制御方法及びＩ２Ｃバ
スシステムに関するものである。
ムの制御に係り、特に動作周波数の異なるスレーブデバ
イスが混在する場合のＩ２Ｃバス制御方法及びＩ２Ｃバ
スシステムに関するものである。
【０００２】
【従来の技術】近年、携帯電話機においては、本来の電
話機能に加えてインターネット接続機能などを備えた機
種が登場している。さらには電話機本体に小型のカメラ
が取り付けられ、このカメラで撮影した周囲の風景画像
や自分の顔画像等を通信相手に送れるようにした機種も
有る。このような携帯電話機においては、その全体の制
御をＣＰＵ（Central Processing Unit ：中央演算処理
装置）を備える制御部によって行い、通信用Ｉ／Ｏデバ
イス（Input/Output Device ）やタイマ部（Timer ）
部、ＣＣＤセンサ（Charge Coupled Device Image sens
or）等のカメラ部などの周辺デバイスを制御している。
話機能に加えてインターネット接続機能などを備えた機
種が登場している。さらには電話機本体に小型のカメラ
が取り付けられ、このカメラで撮影した周囲の風景画像
や自分の顔画像等を通信相手に送れるようにした機種も
有る。このような携帯電話機においては、その全体の制
御をＣＰＵ（Central Processing Unit ：中央演算処理
装置）を備える制御部によって行い、通信用Ｉ／Ｏデバ
イス（Input/Output Device ）やタイマ部（Timer ）
部、ＣＣＤセンサ（Charge Coupled Device Image sens
or）等のカメラ部などの周辺デバイスを制御している。
【０００３】上記のような周辺デバイスと制御部とを接
続するバス（bus ）の１つとして、携帯電話機等に最適
なものにＩ２Ｃ（I square C）バスが有る。このＩ２Ｃ
バスはフィリップス（Philips ）社の開発によるもの
で、バスを構成するライン（line）数が２本で済むとい
う特徴があり、携帯電話機等のような高密度、高集積が
求められている機器に適している。Ｉ２Ｃバスには複数
の周辺デバイスが接続されている。以後、このような周
辺デバイスをスレーブデバイス（slave device）とい
う。
続するバス（bus ）の１つとして、携帯電話機等に最適
なものにＩ２Ｃ（I square C）バスが有る。このＩ２Ｃ
バスはフィリップス（Philips ）社の開発によるもの
で、バスを構成するライン（line）数が２本で済むとい
う特徴があり、携帯電話機等のような高密度、高集積が
求められている機器に適している。Ｉ２Ｃバスには複数
の周辺デバイスが接続されている。以後、このような周
辺デバイスをスレーブデバイス（slave device）とい
う。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
Ｉ２Ｃバスシステムでは、例えばＩ２Ｃバス標準モード
動作１００ＫＨｚ、高速モード動作４００ＫＨｚのよう
に異なる動作周波数のスレーブデバイスがあった場合、
システムの動作周波数を遅い標準モードである１００Ｋ
Ｈｚに合わせなければならず、システムの高速化が難し
かった。また、使用しないデバイスに対してもマスタバ
スクロックライン（Serial Clock Line 、以下、ＳＣＬ
とする）を入力しなくてはならず、システムの低消費電
力化が図れなかった。
Ｉ２Ｃバスシステムでは、例えばＩ２Ｃバス標準モード
動作１００ＫＨｚ、高速モード動作４００ＫＨｚのよう
に異なる動作周波数のスレーブデバイスがあった場合、
システムの動作周波数を遅い標準モードである１００Ｋ
Ｈｚに合わせなければならず、システムの高速化が難し
かった。また、使用しないデバイスに対してもマスタバ
スクロックライン（Serial Clock Line 、以下、ＳＣＬ
とする）を入力しなくてはならず、システムの低消費電
力化が図れなかった。
【０００５】以上のように、Ｉ２Ｃバスシステムでは、
異なる動作周波数のスレーブデバイスが混在する場合、
全てのスレーブデバイスを低速動作のスレーブデバイス
動作速度に合わせなければならないという問題があっ
た。また、使用しないスレーブデバイスに対してもＳＣ
Ｌを入力をしていたため、消費電力を低減できないとい
う問題があった。
異なる動作周波数のスレーブデバイスが混在する場合、
全てのスレーブデバイスを低速動作のスレーブデバイス
動作速度に合わせなければならないという問題があっ
た。また、使用しないスレーブデバイスに対してもＳＣ
Ｌを入力をしていたため、消費電力を低減できないとい
う問題があった。
【０００６】本発明は、上記課題を解決するためになさ
れたもので、システムの高速化を図ることができるＩ２
Ｃバス制御方法及びＩ２Ｃバスシステムを提供すること
を目的とする。また、本発明は、システムの低消費電力
化を図ることができるＩ２Ｃバス制御方法及びＩ２Ｃバ
スシステムを提供することを目的とする。
れたもので、システムの高速化を図ることができるＩ２
Ｃバス制御方法及びＩ２Ｃバスシステムを提供すること
を目的とする。また、本発明は、システムの低消費電力
化を図ることができるＩ２Ｃバス制御方法及びＩ２Ｃバ
スシステムを提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明のＩ２Ｃバス制御
方法は、制御対象のスレーブデバイスが低速スレーブデ
バイスか高速スレーブデバイスかを判定し、マスタバス
クロックラインのクロック信号の周波数を制御対象のス
レーブデバイスの動作周波数に設定する周波数設定手順
と、前記制御対象のスレーブデバイスが低速スレーブデ
バイスの場合は、低速スレーブデバイス側のマスタバス
クロックラインのみに前記クロック信号を供給し、前記
制御対象のスレーブデバイスが高速スレーブデバイスの
場合は、高速スレーブデバイス側のマスタバスクロック
ラインのみに前記クロック信号を供給するスイッチ制御
手順とを実行するようにしたものである。また、本発明
のＩ２Ｃバス制御方法の１構成例は、前記制御対象のス
レーブデバイスが低速スレーブデバイスの場合は、高速
スレーブデバイス側のマスタバスクロックラインを動作
停止レベル（ローレベル）に固定し、前記制御対象のス
レーブデバイスが高速スレーブデバイスの場合は、低速
スレーブデバイス側のマスタバスクロックラインを動作
停止レベルに固定する手順を実行するようにしたもので
ある。また、本発明のＩ２Ｃバス制御方法の１構成例
は、前記制御対象を除くスレーブデバイスのうち、動作
を停止させるスレーブデバイスのマスタバスクロックラ
インのみを動作停止レベルに固定する手順を実行するよ
うにしたものである。
方法は、制御対象のスレーブデバイスが低速スレーブデ
バイスか高速スレーブデバイスかを判定し、マスタバス
クロックラインのクロック信号の周波数を制御対象のス
レーブデバイスの動作周波数に設定する周波数設定手順
と、前記制御対象のスレーブデバイスが低速スレーブデ
バイスの場合は、低速スレーブデバイス側のマスタバス
クロックラインのみに前記クロック信号を供給し、前記
制御対象のスレーブデバイスが高速スレーブデバイスの
場合は、高速スレーブデバイス側のマスタバスクロック
ラインのみに前記クロック信号を供給するスイッチ制御
手順とを実行するようにしたものである。また、本発明
のＩ２Ｃバス制御方法の１構成例は、前記制御対象のス
レーブデバイスが低速スレーブデバイスの場合は、高速
スレーブデバイス側のマスタバスクロックラインを動作
停止レベル（ローレベル）に固定し、前記制御対象のス
レーブデバイスが高速スレーブデバイスの場合は、低速
スレーブデバイス側のマスタバスクロックラインを動作
停止レベルに固定する手順を実行するようにしたもので
ある。また、本発明のＩ２Ｃバス制御方法の１構成例
は、前記制御対象を除くスレーブデバイスのうち、動作
を停止させるスレーブデバイスのマスタバスクロックラ
インのみを動作停止レベルに固定する手順を実行するよ
うにしたものである。
【０００８】また、本発明のＩ２Ｃバスシステムは、マ
スタバスクロックラインのクロック信号の周波数を制御
対象のスレーブデバイスの動作周波数に設定する周波数
設定手段（３）と、前記制御対象のスレーブデバイスが
低速スレーブデバイス（８−１〜８−ｎ）の場合は、低
速スレーブデバイス側のマスタバスクロックライン（１
０ａ）のみに前記クロック信号を供給し、前記制御対象
のスレーブデバイスが高速スレーブデバイス（９−１〜
９−ｎ）の場合は、高速スレーブデバイス側のマスタバ
スクロックライン（１０ｂ）のみに前記クロック信号を
供給するスイッチ手段（５，５ａ，５ｂ，６，６ａ，６
ｂ）とを有するものである。また、本発明のＩ２Ｃバス
システムの１構成例は、前記制御対象のスレーブデバイ
スが低速スレーブデバイスの場合は、高速スレーブデバ
イス側のマスタバスクロックラインを動作停止レベル
（ローレベル）に固定し、前記制御対象のスレーブデバ
イスが高速スレーブデバイスの場合は、低速スレーブデ
バイス側のマスタバスクロックラインを動作停止レベル
に固定する動作停止手段（１１）を有するものである。
また、本発明のＩ２Ｃバスシステムの１構成例は、前記
制御対象を除くスレーブデバイスのうち、動作を停止さ
せるスレーブデバイスのマスタバスクロックラインのみ
を動作停止レベルに固定する動作停止手段（１１ｂ，１
２）を有するものである。
スタバスクロックラインのクロック信号の周波数を制御
対象のスレーブデバイスの動作周波数に設定する周波数
設定手段（３）と、前記制御対象のスレーブデバイスが
低速スレーブデバイス（８−１〜８−ｎ）の場合は、低
速スレーブデバイス側のマスタバスクロックライン（１
０ａ）のみに前記クロック信号を供給し、前記制御対象
のスレーブデバイスが高速スレーブデバイス（９−１〜
９−ｎ）の場合は、高速スレーブデバイス側のマスタバ
スクロックライン（１０ｂ）のみに前記クロック信号を
供給するスイッチ手段（５，５ａ，５ｂ，６，６ａ，６
ｂ）とを有するものである。また、本発明のＩ２Ｃバス
システムの１構成例は、前記制御対象のスレーブデバイ
スが低速スレーブデバイスの場合は、高速スレーブデバ
イス側のマスタバスクロックラインを動作停止レベル
（ローレベル）に固定し、前記制御対象のスレーブデバ
イスが高速スレーブデバイスの場合は、低速スレーブデ
バイス側のマスタバスクロックラインを動作停止レベル
に固定する動作停止手段（１１）を有するものである。
また、本発明のＩ２Ｃバスシステムの１構成例は、前記
制御対象を除くスレーブデバイスのうち、動作を停止さ
せるスレーブデバイスのマスタバスクロックラインのみ
を動作停止レベルに固定する動作停止手段（１１ｂ，１
２）を有するものである。
【０００９】
【発明の実施の形態】［第１の実施の形態］以下、本発
明の実施の形態について図面を参照して詳細に説明す
る。図１は本発明の第１の実施の形態となるＩ２Ｃバス
システムを適用した電子機器の構成を示すブロック図で
ある。電子機器１は、システム全体を制御する上位制御
部２と、マスタバスクロックライン（以下、ＳＣＬとす
る）のクロック信号の周波数を制御対象のスレーブデバ
イスの動作周波数に設定する周波数設定回路３と、制御
対象のスレーブデバイスとデータのやり取りを行うＩ２
Ｃ制御部４と、制御対象のスレーブデバイスが低速スレ
ーブデバイスの場合は、低速スレーブデバイス側のＳＣ
Ｌを選択し、制御対象のスレーブデバイスが高速スレー
ブデバイスの場合は、高速スレーブデバイス側のＳＣＬ
を選択するスイッチ制御回路５と、このスイッチ制御回
路５の制御に従ってＳＣＬの切り替えを行うスイッチ６
と、ＳＣＬをプルアップするプルアップ抵抗７と、低速
スレーブデバイス８（８−１〜８−ｎ）と、高速スレー
ブデバイス９（９−１〜９−ｎ）と、ＳＣＬ１０ａ，１
０ｂとを有している。
明の実施の形態について図面を参照して詳細に説明す
る。図１は本発明の第１の実施の形態となるＩ２Ｃバス
システムを適用した電子機器の構成を示すブロック図で
ある。電子機器１は、システム全体を制御する上位制御
部２と、マスタバスクロックライン（以下、ＳＣＬとす
る）のクロック信号の周波数を制御対象のスレーブデバ
イスの動作周波数に設定する周波数設定回路３と、制御
対象のスレーブデバイスとデータのやり取りを行うＩ２
Ｃ制御部４と、制御対象のスレーブデバイスが低速スレ
ーブデバイスの場合は、低速スレーブデバイス側のＳＣ
Ｌを選択し、制御対象のスレーブデバイスが高速スレー
ブデバイスの場合は、高速スレーブデバイス側のＳＣＬ
を選択するスイッチ制御回路５と、このスイッチ制御回
路５の制御に従ってＳＣＬの切り替えを行うスイッチ６
と、ＳＣＬをプルアップするプルアップ抵抗７と、低速
スレーブデバイス８（８−１〜８−ｎ）と、高速スレー
ブデバイス９（９−１〜９−ｎ）と、ＳＣＬ１０ａ，１
０ｂとを有している。
【００１０】本実施の形態では、ＳＣＬは低速スレーブ
側のＳＣＬ１０ａと高速スレーブ側のＳＣＬ１０ｂとに
分けられている。また、スイッチ制御回路５とスイッチ
６とがスイッチ手段を構成している。
側のＳＣＬ１０ａと高速スレーブ側のＳＣＬ１０ｂとに
分けられている。また、スイッチ制御回路５とスイッチ
６とがスイッチ手段を構成している。
【００１１】以下、本実施の形態の電子機器１のＩ２Ｃ
バス制御方法を図２を用いて説明する。図２は本実施の
形態のＩ２Ｃバス制御方法を示すフローチャート図であ
る。制御がスタートすると（ステップ１０１）、上位制
御部２は、制御対象のスレーブデバイスが低速スレーブ
デバイス８か高速スレーブデバイス９かを判定する（ス
テップ１０２）。
バス制御方法を図２を用いて説明する。図２は本実施の
形態のＩ２Ｃバス制御方法を示すフローチャート図であ
る。制御がスタートすると（ステップ１０１）、上位制
御部２は、制御対象のスレーブデバイスが低速スレーブ
デバイス８か高速スレーブデバイス９かを判定する（ス
テップ１０２）。
【００１２】上位制御部２は、制御対象のスレーブデバ
イスが高速スレーブデバイス９である場合、ＳＣＬ周波
数を高速スレーブデバイス９の動作周波数に設定するよ
う周波数設定回路３に指示を出すと共に、高速スレーブ
側のＳＣＬ１０ｂを選択して低速スレーブ側のＳＣＬ１
０ａを切り離すようスイッチ制御回路５に指示を出す。
イスが高速スレーブデバイス９である場合、ＳＣＬ周波
数を高速スレーブデバイス９の動作周波数に設定するよ
う周波数設定回路３に指示を出すと共に、高速スレーブ
側のＳＣＬ１０ｂを選択して低速スレーブ側のＳＣＬ１
０ａを切り離すようスイッチ制御回路５に指示を出す。
【００１３】上位制御部２の指示により、周波数設定回
路３は、Ｉ２Ｃ制御部４の動作周波数を高速スレーブデ
バイス９の動作周波数に設定し（ステップ１０３）、ス
イッチ制御回路５は、Ｉ２Ｃ制御部４と高速スレーブ側
のＳＣＬ１０ｂとを接続して、低速スレーブ側のＳＣＬ
１０ａを切り離すようスイッチ６を制御する（ステップ
１０４）。切り離された低速スレーブ側のＳＣＬ１０ａ
は、フローティング防止のため、プルアップ抵抗７を通
じてプルアップされる。
路３は、Ｉ２Ｃ制御部４の動作周波数を高速スレーブデ
バイス９の動作周波数に設定し（ステップ１０３）、ス
イッチ制御回路５は、Ｉ２Ｃ制御部４と高速スレーブ側
のＳＣＬ１０ｂとを接続して、低速スレーブ側のＳＣＬ
１０ａを切り離すようスイッチ６を制御する（ステップ
１０４）。切り離された低速スレーブ側のＳＣＬ１０ａ
は、フローティング防止のため、プルアップ抵抗７を通
じてプルアップされる。
【００１４】ステップ１０２において、上位制御部２
は、制御対象のスレーブデバイスが低速スレーブデバイ
ス８である場合、ＳＣＬ周波数を低速スレーブデバイス
８の動作周波数に設定するよう周波数設定回路３に指示
を出すと共に、低速スレーブ側のＳＣＬ１０ａを選択し
て高速スレーブ側のＳＣＬ１０ｂを切り離すようスイッ
チ制御回路５に指示を出す。
は、制御対象のスレーブデバイスが低速スレーブデバイ
ス８である場合、ＳＣＬ周波数を低速スレーブデバイス
８の動作周波数に設定するよう周波数設定回路３に指示
を出すと共に、低速スレーブ側のＳＣＬ１０ａを選択し
て高速スレーブ側のＳＣＬ１０ｂを切り離すようスイッ
チ制御回路５に指示を出す。
【００１５】上位制御部２の指示により、周波数設定回
路３は、Ｉ２Ｃ制御部４の動作周波数を低速スレーブデ
バイス８の動作周波数に設定し（ステップ１０５）、ス
イッチ制御回路５は、Ｉ２Ｃ制御部４と低速スレーブ側
のＳＣＬ１０ａとを接続して、高速スレーブ側のＳＣＬ
１０ｂを切り離すようスイッチ６を制御する（ステップ
１０６）。切り離された高速スレーブ側のＳＣＬ１０ｂ
は、フローティング防止のため、プルアップ抵抗７を通
じてプルアップされる。
路３は、Ｉ２Ｃ制御部４の動作周波数を低速スレーブデ
バイス８の動作周波数に設定し（ステップ１０５）、ス
イッチ制御回路５は、Ｉ２Ｃ制御部４と低速スレーブ側
のＳＣＬ１０ａとを接続して、高速スレーブ側のＳＣＬ
１０ｂを切り離すようスイッチ６を制御する（ステップ
１０６）。切り離された高速スレーブ側のＳＣＬ１０ｂ
は、フローティング防止のため、プルアップ抵抗７を通
じてプルアップされる。
【００１６】ステップ１０３又はステップ１０５によ
り、Ｉ２Ｃ制御部４は、設定されたＳＣＬ周波数のクロ
ック信号をスイッチ６を介して接続先のＳＣＬ１０ａ又
は１０ｂに出力する。そして、Ｉ２Ｃ制御部４は、図示
しないデーララインを通じて制御対象のスレーブデバイ
スにデータを送信する（ステップ１０７）。以上で制御
が終了する（ステップ１０８）。
り、Ｉ２Ｃ制御部４は、設定されたＳＣＬ周波数のクロ
ック信号をスイッチ６を介して接続先のＳＣＬ１０ａ又
は１０ｂに出力する。そして、Ｉ２Ｃ制御部４は、図示
しないデーララインを通じて制御対象のスレーブデバイ
スにデータを送信する（ステップ１０７）。以上で制御
が終了する（ステップ１０８）。
【００１７】以上のように、本実施の形態によれば、制
御対象のスレーブデバイスが高速スレーブデバイス９で
ある場合、ＳＣＬ周波数を高速スレーブデバイス９の動
作周波数に設定して、Ｉ２Ｃ制御部４から低速スレーブ
側のＳＣＬ１０ａを切り離すので、システムの動作速度
を低速スレーブデバイス８の動作速度に合わせる必要が
なくなり、システムの高速動作が可能となる。
御対象のスレーブデバイスが高速スレーブデバイス９で
ある場合、ＳＣＬ周波数を高速スレーブデバイス９の動
作周波数に設定して、Ｉ２Ｃ制御部４から低速スレーブ
側のＳＣＬ１０ａを切り離すので、システムの動作速度
を低速スレーブデバイス８の動作速度に合わせる必要が
なくなり、システムの高速動作が可能となる。
【００１８】［第２の実施の形態］図３は本発明の第２
の実施の形態となるＩ２Ｃバスシステムを適用した電子
機器の構成を示すブロック図であり、図１と同一の構成
には同一の符合を付してある。本実施の形態の電子機器
１ａは、上位制御部２と、周波数設定回路３と、Ｉ２Ｃ
制御部４と、スイッチ制御回路５ａと、スイッチ６ａ，
６ｂと、プルアップ抵抗７と、低速スレーブデバイス８
（８−１〜８−ｎ）と、高速スレーブデバイス９（９−
１〜９−ｎ）と、ＳＣＬ１０ａ，１０ｂと、動作停止手
段となるＬｏｗ出力回路１１とを有している。
の実施の形態となるＩ２Ｃバスシステムを適用した電子
機器の構成を示すブロック図であり、図１と同一の構成
には同一の符合を付してある。本実施の形態の電子機器
１ａは、上位制御部２と、周波数設定回路３と、Ｉ２Ｃ
制御部４と、スイッチ制御回路５ａと、スイッチ６ａ，
６ｂと、プルアップ抵抗７と、低速スレーブデバイス８
（８−１〜８−ｎ）と、高速スレーブデバイス９（９−
１〜９−ｎ）と、ＳＣＬ１０ａ，１０ｂと、動作停止手
段となるＬｏｗ出力回路１１とを有している。
【００１９】以下、本実施の形態の電子機器１ａのＩ２
Ｃバス制御方法を図４を用いて説明する。図４は本実施
の形態のＩ２Ｃバス制御方法を示すフローチャート図で
ある。ステップ１０１，１０２の処理は第１の実施の形
態と同じである。
Ｃバス制御方法を図４を用いて説明する。図４は本実施
の形態のＩ２Ｃバス制御方法を示すフローチャート図で
ある。ステップ１０１，１０２の処理は第１の実施の形
態と同じである。
【００２０】ステップ１０２において、上位制御部２
は、制御対象のスレーブデバイスが高速スレーブデバイ
ス９である場合、ＳＣＬ周波数を高速スレーブデバイス
９の動作周波数に設定するよう周波数設定回路３に指示
を出すと共に、高速スレーブ側のＳＣＬ１０ｂを選択し
て低速スレーブ側のＳＣＬ１０ａをＬｏｗ出力回路１１
と接続するようスイッチ制御回路５ａに指示を出す。
は、制御対象のスレーブデバイスが高速スレーブデバイ
ス９である場合、ＳＣＬ周波数を高速スレーブデバイス
９の動作周波数に設定するよう周波数設定回路３に指示
を出すと共に、高速スレーブ側のＳＣＬ１０ｂを選択し
て低速スレーブ側のＳＣＬ１０ａをＬｏｗ出力回路１１
と接続するようスイッチ制御回路５ａに指示を出す。
【００２１】ステップ１０３の処理は第１の実施の形態
と同じである。上位制御部２の指示により、スイッチ制
御回路５ａは、低速スレーブ側のＳＣＬ１０ａとＬｏｗ
出力回路１１とを接続するようスイッチ６ａを制御する
と共に、Ｉ２Ｃ制御部４と高速スレーブ側のＳＣＬ１０
ｂとを接続するようスイッチ６ｂを制御する（ステップ
１０４ａ）。
と同じである。上位制御部２の指示により、スイッチ制
御回路５ａは、低速スレーブ側のＳＣＬ１０ａとＬｏｗ
出力回路１１とを接続するようスイッチ６ａを制御する
と共に、Ｉ２Ｃ制御部４と高速スレーブ側のＳＣＬ１０
ｂとを接続するようスイッチ６ｂを制御する（ステップ
１０４ａ）。
【００２２】Ｌｏｗ出力回路１１は、ロー（Low ）レベ
ルを出力している。低速スレーブ側のＳＣＬ１０ａとＬ
ｏｗ出力回路１１とが接続されたことにより、低速スレ
ーブ側のＳＣＬ１０ａはローレベルに固定される（ステ
ップ１０９）。
ルを出力している。低速スレーブ側のＳＣＬ１０ａとＬ
ｏｗ出力回路１１とが接続されたことにより、低速スレ
ーブ側のＳＣＬ１０ａはローレベルに固定される（ステ
ップ１０９）。
【００２３】ステップ１０２において、上位制御部２
は、制御対象のスレーブデバイスが低速スレーブデバイ
ス８である場合、ＳＣＬ周波数を低速スレーブデバイス
８の動作周波数に設定するよう周波数設定回路３に指示
を出すと共に、低速スレーブ側のＳＣＬ１０ａを選択し
て高速スレーブ側のＳＣＬ１０ｂをＬｏｗ出力回路１１
と接続するようスイッチ制御回路５ａに指示を出す。
は、制御対象のスレーブデバイスが低速スレーブデバイ
ス８である場合、ＳＣＬ周波数を低速スレーブデバイス
８の動作周波数に設定するよう周波数設定回路３に指示
を出すと共に、低速スレーブ側のＳＣＬ１０ａを選択し
て高速スレーブ側のＳＣＬ１０ｂをＬｏｗ出力回路１１
と接続するようスイッチ制御回路５ａに指示を出す。
【００２４】ステップ１０５の処理は第１の実施の形態
と同じである。上位制御部２の指示により、スイッチ制
御回路５ａは、Ｉ２Ｃ制御部４と低速スレーブ側のＳＣ
Ｌ１０ａとを接続するようスイッチ６ａを制御すると共
に、高速スレーブ側のＳＣＬ１０ｂとＬｏｗ出力回路１
１とを接続するようスイッチ６ｂを制御する（ステップ
１０６ａ）。高速スレーブ側のＳＣＬ１０ｂとＬｏｗ出
力回路１１とが接続されたことにより、高速スレーブ側
のＳＣＬ１０ｂはローレベルに固定される（ステップ１
０９）。
と同じである。上位制御部２の指示により、スイッチ制
御回路５ａは、Ｉ２Ｃ制御部４と低速スレーブ側のＳＣ
Ｌ１０ａとを接続するようスイッチ６ａを制御すると共
に、高速スレーブ側のＳＣＬ１０ｂとＬｏｗ出力回路１
１とを接続するようスイッチ６ｂを制御する（ステップ
１０６ａ）。高速スレーブ側のＳＣＬ１０ｂとＬｏｗ出
力回路１１とが接続されたことにより、高速スレーブ側
のＳＣＬ１０ｂはローレベルに固定される（ステップ１
０９）。
【００２５】ステップ１０７，１０８の処理は第１の実
施の形態と同じである。以上のように、本実施の形態に
よれば、制御対象のスレーブデバイスが低速スレーブデ
バイス８の場合は、高速スレーブ側のＳＣＬ１０ｂを動
作停止レベル、すなわちローレベルに固定し、制御対象
のスレーブデバイスが高速スレーブデバイス９の場合
は、低速スレーブ側のＳＣＬ１０ａをローレベルに固定
する。
施の形態と同じである。以上のように、本実施の形態に
よれば、制御対象のスレーブデバイスが低速スレーブデ
バイス８の場合は、高速スレーブ側のＳＣＬ１０ｂを動
作停止レベル、すなわちローレベルに固定し、制御対象
のスレーブデバイスが高速スレーブデバイス９の場合
は、低速スレーブ側のＳＣＬ１０ａをローレベルに固定
する。
【００２６】ＳＣＬがローレベルになると、スレーブデ
バイスのアービトレーション（arbitration ）機能が働
き、スレーブデバイスの動作が停止する。こうして、制
御対象のスレーブデバイスが低速スレーブデバイス８の
場合は、高速スレーブデバイス９を停止させ、制御対象
のスレーブデバイスが高速スレーブデバイス９の場合
は、低速スレーブデバイス８を停止させることができ、
システムの消費電力を低減することができる。
バイスのアービトレーション（arbitration ）機能が働
き、スレーブデバイスの動作が停止する。こうして、制
御対象のスレーブデバイスが低速スレーブデバイス８の
場合は、高速スレーブデバイス９を停止させ、制御対象
のスレーブデバイスが高速スレーブデバイス９の場合
は、低速スレーブデバイス８を停止させることができ、
システムの消費電力を低減することができる。
【００２７】［第３の実施の形態］図５は本発明の第３
の実施の形態となるＩ２Ｃバスシステムを適用した電子
機器の構成を示すブロック図であり、図１と同一の構成
には同一の符合を付してある。本実施の形態の電子機器
１ｂは、上位制御部２と、周波数設定回路３と、Ｉ２Ｃ
制御部４と、スイッチ制御回路５ｂと、スイッチ６ａ
（６ａ−１〜６ａ−ｎ），６ｂ（６ｂ−１〜６ｂ−ｎ）
と、プルアップ抵抗７と、低速スレーブデバイス８（８
−１〜８−ｎ）と、高速スレーブデバイス９（９−１〜
９−ｎ）と、ＳＣＬ１０ａ（１０ａ−１〜１０ａ−
ｎ），１０ｂ（１０ｂ−１〜１０ｂ−ｎ）と、Ｌｏｗ出
力回路１１ｂと、Ｌｏｗ出力制御回路１２とを有してい
る。
の実施の形態となるＩ２Ｃバスシステムを適用した電子
機器の構成を示すブロック図であり、図１と同一の構成
には同一の符合を付してある。本実施の形態の電子機器
１ｂは、上位制御部２と、周波数設定回路３と、Ｉ２Ｃ
制御部４と、スイッチ制御回路５ｂと、スイッチ６ａ
（６ａ−１〜６ａ−ｎ），６ｂ（６ｂ−１〜６ｂ−ｎ）
と、プルアップ抵抗７と、低速スレーブデバイス８（８
−１〜８−ｎ）と、高速スレーブデバイス９（９−１〜
９−ｎ）と、ＳＣＬ１０ａ（１０ａ−１〜１０ａ−
ｎ），１０ｂ（１０ｂ−１〜１０ｂ−ｎ）と、Ｌｏｗ出
力回路１１ｂと、Ｌｏｗ出力制御回路１２とを有してい
る。
【００２８】本実施の形態では、低速スレーブデバイス
８毎にスイッチ６ａと低速スレーブ側のＳＣＬ１０ａと
が設けられ、高速スレーブデバイス９毎にスイッチ６ｂ
と高速スレーブ側のＳＣＬ１０ｂとが設けられている。
また、Ｌｏｗ出力回路１１ｂとＬｏｗ出力制御回路１２
とが動作停止手段を構成している。
８毎にスイッチ６ａと低速スレーブ側のＳＣＬ１０ａと
が設けられ、高速スレーブデバイス９毎にスイッチ６ｂ
と高速スレーブ側のＳＣＬ１０ｂとが設けられている。
また、Ｌｏｗ出力回路１１ｂとＬｏｗ出力制御回路１２
とが動作停止手段を構成している。
【００２９】以下、本実施の形態の電子機器１ｂのＩ２
Ｃバス制御方法を図６を用いて説明する。図６は本実施
の形態のＩ２Ｃバス制御方法を示すフローチャート図で
ある。ステップ１０１，１０２の処理は第１の実施の形
態と同じである。
Ｃバス制御方法を図６を用いて説明する。図６は本実施
の形態のＩ２Ｃバス制御方法を示すフローチャート図で
ある。ステップ１０１，１０２の処理は第１の実施の形
態と同じである。
【００３０】ステップ１０２において、上位制御部２
は、制御対象のスレーブデバイスが高速スレーブデバイ
ス９である場合、ＳＣＬ周波数を高速スレーブデバイス
９の動作周波数に設定するよう周波数設定回路３に指示
を出すと共に、高速スレーブ側のＳＣＬ１０ｂ−１〜１
０ｂ−ｎを選択して低速スレーブ側のＳＣＬ１０ａ−１
〜１０ａ−ｎをＬｏｗ出力回路１１ｂと接続するようス
イッチ制御回路５ｂに指示を出し、さらにＬｏｗ出力制
御回路１２に対して動作を停止させるスレーブデバイス
を指定する。
は、制御対象のスレーブデバイスが高速スレーブデバイ
ス９である場合、ＳＣＬ周波数を高速スレーブデバイス
９の動作周波数に設定するよう周波数設定回路３に指示
を出すと共に、高速スレーブ側のＳＣＬ１０ｂ−１〜１
０ｂ−ｎを選択して低速スレーブ側のＳＣＬ１０ａ−１
〜１０ａ−ｎをＬｏｗ出力回路１１ｂと接続するようス
イッチ制御回路５ｂに指示を出し、さらにＬｏｗ出力制
御回路１２に対して動作を停止させるスレーブデバイス
を指定する。
【００３１】ステップ１０３の処理は第１の実施の形態
と同じである。上位制御部２の指示により、スイッチ制
御回路５ｂは、低速スレーブ側のＳＣＬ１０ａ−１〜１
０ａ−ｎとＬｏｗ出力回路１１ｂとを接続するようスイ
ッチ６ａ−１〜６ａ−ｎを制御すると共に、Ｉ２Ｃ制御
部４と高速スレーブ側のＳＣＬ１０ｂ−１〜１０ｂ−ｎ
とを接続するようスイッチ６ｂ−１〜６ｂ−ｎを制御す
る（ステップ１０４ｂ）。
と同じである。上位制御部２の指示により、スイッチ制
御回路５ｂは、低速スレーブ側のＳＣＬ１０ａ−１〜１
０ａ−ｎとＬｏｗ出力回路１１ｂとを接続するようスイ
ッチ６ａ−１〜６ａ−ｎを制御すると共に、Ｉ２Ｃ制御
部４と高速スレーブ側のＳＣＬ１０ｂ−１〜１０ｂ−ｎ
とを接続するようスイッチ６ｂ−１〜６ｂ−ｎを制御す
る（ステップ１０４ｂ）。
【００３２】Ｌｏｗ出力制御回路１２は、上位制御部２
から指定されたスレーブデバイスを停止させるようＬｏ
ｗ出力回路１１ｂに指示を出す。この指示により、Ｌｏ
ｗ出力回路１１ｂは、動作を停止させるスレーブデバイ
スと接続されたＳＣＬのみを「Ｌ」レベルに固定する
（ステップ１０９ｂ）。
から指定されたスレーブデバイスを停止させるようＬｏ
ｗ出力回路１１ｂに指示を出す。この指示により、Ｌｏ
ｗ出力回路１１ｂは、動作を停止させるスレーブデバイ
スと接続されたＳＣＬのみを「Ｌ」レベルに固定する
（ステップ１０９ｂ）。
【００３３】ステップ１０２において、上位制御部２
は、制御対象のスレーブデバイスが低速スレーブデバイ
ス８である場合、ＳＣＬ周波数を低速スレーブデバイス
８の動作周波数に設定するよう周波数設定回路３に指示
を出すと共に、低速スレーブ側のＳＣＬ１０ａ−１〜１
０ａ−ｎを選択して高速スレーブ側のＳＣＬ１０ｂ−１
〜１０ｂ−ｎをＬｏｗ出力回路１１ｂと接続するようス
イッチ制御回路５ｂに指示を出す。
は、制御対象のスレーブデバイスが低速スレーブデバイ
ス８である場合、ＳＣＬ周波数を低速スレーブデバイス
８の動作周波数に設定するよう周波数設定回路３に指示
を出すと共に、低速スレーブ側のＳＣＬ１０ａ−１〜１
０ａ−ｎを選択して高速スレーブ側のＳＣＬ１０ｂ−１
〜１０ｂ−ｎをＬｏｗ出力回路１１ｂと接続するようス
イッチ制御回路５ｂに指示を出す。
【００３４】ステップ１０５の処理は第１の実施の形態
と同じである。上位制御部２の指示により、スイッチ制
御回路５ｂは、Ｉ２Ｃ制御部４と低速スレーブ側のＳＣ
Ｌ１０ａ−１〜１０ａ−ｎとを接続するようスイッチ６
ａ−１〜６ａ−ｎを制御すると共に、高速スレーブ側の
ＳＣＬ１０ｂ−１〜１０ｂ−ｎとＬｏｗ出力回路１１ｂ
とを接続するようスイッチ６ｂ−１〜６ｂ−ｎを制御す
る（ステップ１０６ｂ）。ステップ１０９ｂの処理は前
述のとおりであり、ステップ１０７，１０８の処理は第
１の実施の形態と同じである。
と同じである。上位制御部２の指示により、スイッチ制
御回路５ｂは、Ｉ２Ｃ制御部４と低速スレーブ側のＳＣ
Ｌ１０ａ−１〜１０ａ−ｎとを接続するようスイッチ６
ａ−１〜６ａ−ｎを制御すると共に、高速スレーブ側の
ＳＣＬ１０ｂ−１〜１０ｂ−ｎとＬｏｗ出力回路１１ｂ
とを接続するようスイッチ６ｂ−１〜６ｂ−ｎを制御す
る（ステップ１０６ｂ）。ステップ１０９ｂの処理は前
述のとおりであり、ステップ１０７，１０８の処理は第
１の実施の形態と同じである。
【００３５】第２の実施の形態では、動作を止めてはい
けないスレーブデバイスをも停止させてしまう可能性が
あるが、本実施の形態によれば、動作を停止させるスレ
ーブデバイスのＳＣＬのみをローレベルに固定するの
で、動作を止めてはいけないスレーブデバイスと動作を
停止させるスレーブデバイスとをスレーブデバイス毎に
指定して制御することができる。
けないスレーブデバイスをも停止させてしまう可能性が
あるが、本実施の形態によれば、動作を停止させるスレ
ーブデバイスのＳＣＬのみをローレベルに固定するの
で、動作を止めてはいけないスレーブデバイスと動作を
停止させるスレーブデバイスとをスレーブデバイス毎に
指定して制御することができる。
【００３６】
【発明の効果】本発明によれば、制御対象のスレーブデ
バイスが低速スレーブデバイスか高速スレーブデバイス
かを判定し、マスタバスクロックラインのクロック信号
の周波数を制御対象のスレーブデバイスの動作周波数に
設定する周波数設定手順と、制御対象のスレーブデバイ
スが低速スレーブデバイスの場合は、低速スレーブデバ
イス側のマスタバスクロックラインのみにクロック信号
を供給し、制御対象のスレーブデバイスが高速スレーブ
デバイスの場合は、高速スレーブデバイス側のマスタバ
スクロックラインのみにクロック信号を供給するスイッ
チ制御手順とを実行することにより、動作周波数の異な
るスレーブデバイスが混在するＩ２Ｃバスシステムにお
いて、制御対象のスレーブデバイスが高速スレーブデバ
イスである場合、マスタバスクロックラインのクロック
周波数を高速スレーブデバイスの動作周波数に設定し
て、低速スレーブデバイス側のマスタバスクロックライ
ンを切り離すので、システムの動作速度を低速スレーブ
デバイスの動作速度に合わせる必要がなくなり、システ
ムの高速動作が可能となる。
バイスが低速スレーブデバイスか高速スレーブデバイス
かを判定し、マスタバスクロックラインのクロック信号
の周波数を制御対象のスレーブデバイスの動作周波数に
設定する周波数設定手順と、制御対象のスレーブデバイ
スが低速スレーブデバイスの場合は、低速スレーブデバ
イス側のマスタバスクロックラインのみにクロック信号
を供給し、制御対象のスレーブデバイスが高速スレーブ
デバイスの場合は、高速スレーブデバイス側のマスタバ
スクロックラインのみにクロック信号を供給するスイッ
チ制御手順とを実行することにより、動作周波数の異な
るスレーブデバイスが混在するＩ２Ｃバスシステムにお
いて、制御対象のスレーブデバイスが高速スレーブデバ
イスである場合、マスタバスクロックラインのクロック
周波数を高速スレーブデバイスの動作周波数に設定し
て、低速スレーブデバイス側のマスタバスクロックライ
ンを切り離すので、システムの動作速度を低速スレーブ
デバイスの動作速度に合わせる必要がなくなり、システ
ムの高速動作が可能となる。
【００３７】また、制御対象のスレーブデバイスが低速
スレーブデバイスの場合は、高速スレーブデバイス側の
マスタバスクロックラインを動作停止レベルに固定し、
制御対象のスレーブデバイスが高速スレーブデバイスの
場合は、低速スレーブデバイス側のマスタバスクロック
ラインを動作停止レベルに固定するようにしたことによ
り、制御対象のスレーブデバイスが低速スレーブデバイ
スの場合は、高速スレーブデバイスを停止させ、制御対
象のスレーブデバイスが高速スレーブデバイスの場合
は、低速スレーブデバイスを停止させることができ、シ
ステムの消費電力を低減することができる。
スレーブデバイスの場合は、高速スレーブデバイス側の
マスタバスクロックラインを動作停止レベルに固定し、
制御対象のスレーブデバイスが高速スレーブデバイスの
場合は、低速スレーブデバイス側のマスタバスクロック
ラインを動作停止レベルに固定するようにしたことによ
り、制御対象のスレーブデバイスが低速スレーブデバイ
スの場合は、高速スレーブデバイスを停止させ、制御対
象のスレーブデバイスが高速スレーブデバイスの場合
は、低速スレーブデバイスを停止させることができ、シ
ステムの消費電力を低減することができる。
【００３８】また、制御対象を除くスレーブデバイスの
うち、動作を停止させるスレーブデバイスのマスタバス
クロックラインのみを動作停止レベルに固定するように
したことにより、動作を止めてはいけないスレーブデバ
イスと動作を停止させるスレーブデバイスとをスレーブ
デバイス毎に指定して制御することができる。
うち、動作を停止させるスレーブデバイスのマスタバス
クロックラインのみを動作停止レベルに固定するように
したことにより、動作を止めてはいけないスレーブデバ
イスと動作を停止させるスレーブデバイスとをスレーブ
デバイス毎に指定して制御することができる。
【図１】 本発明の第１の実施の形態となるＩ２Ｃバス
システムを適用した電子機器の構成を示すブロック図で
ある。
システムを適用した電子機器の構成を示すブロック図で
ある。
【図２】 本発明の第１の実施の形態におけるＩ２Ｃバ
ス制御方法を示すフローチャート図である。
ス制御方法を示すフローチャート図である。
【図３】 本発明の第２の実施の形態となるＩ２Ｃバス
システムを適用した電子機器の構成を示すブロック図で
ある。
システムを適用した電子機器の構成を示すブロック図で
ある。
【図４】 本発明の第２の実施の形態におけるＩ２Ｃバ
ス制御方法を示すフローチャート図である。
ス制御方法を示すフローチャート図である。
【図５】 本発明の第３の実施の形態となるＩ２Ｃバス
システムを適用した電子機器の構成を示すブロック図で
ある。
システムを適用した電子機器の構成を示すブロック図で
ある。
【図６】 本発明の第３の実施の形態におけるＩ２Ｃバ
ス制御方法を示すフローチャート図である。
ス制御方法を示すフローチャート図である。
１、１ａ、１ｂ…電子機器、２…上位制御部、３…周波
数設定回路、４…Ｉ２Ｃ制御部、５、５ａ、５ｂ…スイ
ッチ制御回路、６、６ａ、６ｂ…スイッチ、７…プルア
ップ抵抗、８−１〜８−ｎ…低速スレーブデバイス、９
−１〜９−ｎ…高速スレーブデバイス、１０ａ、１０ｂ
…マスタバスクロックライン、１１、１１ｂ…Ｌｏｗ出
力回路、１２…Ｌｏｗ出力制御回路。
数設定回路、４…Ｉ２Ｃ制御部、５、５ａ、５ｂ…スイ
ッチ制御回路、６、６ａ、６ｂ…スイッチ、７…プルア
ップ抵抗、８−１〜８−ｎ…低速スレーブデバイス、９
−１〜９−ｎ…高速スレーブデバイス、１０ａ、１０ｂ
…マスタバスクロックライン、１１、１１ｂ…Ｌｏｗ出
力回路、１２…Ｌｏｗ出力制御回路。
Claims (6)
- 【請求項１】 制御対象のスレーブデバイスが低速スレ
ーブデバイスか高速スレーブデバイスかを判定し、マス
タバスクロックラインのクロック信号の周波数を制御対
象のスレーブデバイスの動作周波数に設定する周波数設
定手順と、 前記制御対象のスレーブデバイスが低速スレーブデバイ
スの場合は、低速スレーブデバイス側のマスタバスクロ
ックラインのみに前記クロック信号を供給し、前記制御
対象のスレーブデバイスが高速スレーブデバイスの場合
は、高速スレーブデバイス側のマスタバスクロックライ
ンのみに前記クロック信号を供給するスイッチ制御手順
とを実行することを特徴とするＩ２Ｃバス制御方法。 - 【請求項２】 請求項１記載のＩ２Ｃバス制御方法にお
いて、 前記制御対象のスレーブデバイスが低速スレーブデバイ
スの場合は、高速スレーブデバイス側のマスタバスクロ
ックラインを動作停止レベルに固定し、前記制御対象の
スレーブデバイスが高速スレーブデバイスの場合は、低
速スレーブデバイス側のマスタバスクロックラインを動
作停止レベルに固定する手順を実行することを特徴とす
るＩ２Ｃバス制御方法。 - 【請求項３】 請求項１記載のＩ２Ｃバス制御方法にお
いて、 前記制御対象を除くスレーブデバイスのうち、動作を停
止させるスレーブデバイスのマスタバスクロックライン
のみを動作停止レベルに固定する手順を実行することを
特徴とするＩ２Ｃバス制御方法。 - 【請求項４】 マスタバスクロックラインのクロック信
号の周波数を制御対象のスレーブデバイスの動作周波数
に設定する周波数設定手段と、 前記制御対象のスレーブデバイスが低速スレーブデバイ
スの場合は、低速スレーブデバイス側のマスタバスクロ
ックラインのみに前記クロック信号を供給し、前記制御
対象のスレーブデバイスが高速スレーブデバイスの場合
は、高速スレーブデバイス側のマスタバスクロックライ
ンのみに前記クロック信号を供給するスイッチ手段とを
有することを特徴とするＩ２Ｃバスシステム。 - 【請求項５】 請求項４記載のＩ２Ｃバスシステムにお
いて、 前記制御対象のスレーブデバイスが低速スレーブデバイ
スの場合は、高速スレーブデバイス側のマスタバスクロ
ックラインを動作停止レベルに固定し、前記制御対象の
スレーブデバイスが高速スレーブデバイスの場合は、低
速スレーブデバイス側のマスタバスクロックラインを動
作停止レベルに固定する動作停止手段を有することを特
徴とするＩ２Ｃバスシステム。 - 【請求項６】 請求項４記載のＩ２Ｃバスシステムにお
いて、 前記制御対象を除くスレーブデバイスのうち、動作を停
止させるスレーブデバイスのマスタバスクロックライン
のみを動作停止レベルに固定する動作停止手段を有する
ことを特徴とするＩ２Ｃバスシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001336782A JP2003141061A (ja) | 2001-11-01 | 2001-11-01 | Ｉ２ｃバス制御方法及びｉ２ｃバスシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001336782A JP2003141061A (ja) | 2001-11-01 | 2001-11-01 | Ｉ２ｃバス制御方法及びｉ２ｃバスシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003141061A true JP2003141061A (ja) | 2003-05-16 |
Family
ID=19151546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001336782A Pending JP2003141061A (ja) | 2001-11-01 | 2001-11-01 | Ｉ２ｃバス制御方法及びｉ２ｃバスシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003141061A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7277976B2 (en) | 2004-03-02 | 2007-10-02 | Nec Electronics Corporation | Multilayer system and clock control method |
| JP2008077486A (ja) * | 2006-09-22 | 2008-04-03 | Fuji Xerox Co Ltd | シリアル通信制御装置及びシリアル通信方法 |
| CN100461066C (zh) * | 2004-03-02 | 2009-02-11 | 恩益禧电子股份有限公司 | 多层系统和时钟控制方法 |
| JP2009088657A (ja) * | 2007-09-27 | 2009-04-23 | Toto Ltd | 水栓制御装置及び水栓システム |
| JP2012173963A (ja) * | 2011-02-21 | 2012-09-10 | Sumitomo Electric Ind Ltd | 光トランシーバ |
| CN103092175A (zh) * | 2013-01-21 | 2013-05-08 | 杭州华三通信技术有限公司 | I2c主设备与从设备之间串行时钟线scl控制的方法及装置 |
| JP2016037033A (ja) * | 2014-08-11 | 2016-03-22 | 株式会社リコー | 通信装置、通信方法および画像形成装置 |
| US9918147B2 (en) | 2014-06-13 | 2018-03-13 | Fujitsu Limited | Transmission apparatus and transmission method |
| CN114020679A (zh) * | 2021-11-12 | 2022-02-08 | 中国船舶重工集团公司第七一一研究所 | I2c总线控制电路及用于船舶的电路系统 |
-
2001
- 2001-11-01 JP JP2001336782A patent/JP2003141061A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7277976B2 (en) | 2004-03-02 | 2007-10-02 | Nec Electronics Corporation | Multilayer system and clock control method |
| CN100461066C (zh) * | 2004-03-02 | 2009-02-11 | 恩益禧电子股份有限公司 | 多层系统和时钟控制方法 |
| JP2008077486A (ja) * | 2006-09-22 | 2008-04-03 | Fuji Xerox Co Ltd | シリアル通信制御装置及びシリアル通信方法 |
| JP2009088657A (ja) * | 2007-09-27 | 2009-04-23 | Toto Ltd | 水栓制御装置及び水栓システム |
| JP2012173963A (ja) * | 2011-02-21 | 2012-09-10 | Sumitomo Electric Ind Ltd | 光トランシーバ |
| CN103092175A (zh) * | 2013-01-21 | 2013-05-08 | 杭州华三通信技术有限公司 | I2c主设备与从设备之间串行时钟线scl控制的方法及装置 |
| CN103092175B (zh) * | 2013-01-21 | 2015-04-15 | 杭州华三通信技术有限公司 | I2c主设备与从设备之间串行时钟线scl控制的方法及装置 |
| US9918147B2 (en) | 2014-06-13 | 2018-03-13 | Fujitsu Limited | Transmission apparatus and transmission method |
| JP2016037033A (ja) * | 2014-08-11 | 2016-03-22 | 株式会社リコー | 通信装置、通信方法および画像形成装置 |
| CN114020679A (zh) * | 2021-11-12 | 2022-02-08 | 中国船舶重工集团公司第七一一研究所 | I2c总线控制电路及用于船舶的电路系统 |
| CN114020679B (zh) * | 2021-11-12 | 2023-11-07 | 中国船舶集团有限公司第七一一研究所 | I2c总线控制电路及用于船舶的电路系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100798667B1 (ko) | 다층 시스템 및 클럭 제어 방법 | |
| JP2004320530A (ja) | 電源供給システム装置 | |
| JP2003141061A (ja) | Ｉ２ｃバス制御方法及びｉ２ｃバスシステム | |
| KR100909149B1 (ko) | 통신 디바이스 | |
| JP2000122756A (ja) | 電子機器 | |
| US20090177780A1 (en) | Method and apparatus for data processing | |
| JP2000163361A (ja) | コンピュータシステムおよび環境設定方法 | |
| TWI528161B (zh) | 資料傳輸系統以及資料傳輸方法 | |
| JPH11150876A (ja) | パ−ソナルコンピュ−タの電源供給方法および電源供給装置 | |
| CN110386081A (zh) | 车辆的多媒体娱乐系统、方法及车辆 | |
| JPH1188352A (ja) | 電源制御方式及びインタフェース | |
| JP4411579B2 (ja) | バスシステム | |
| CN112860144B (zh) | 一种控制方法及系统 | |
| CN108055212B (zh) | 一种兼容pse芯片的方法及装置 | |
| JP4497587B2 (ja) | コンピュータ・システム、コンピュータ、メッセージ処理方法及びコンピュータ可読記憶媒体 | |
| JP3204301B2 (ja) | ポインティングデバイスとコンピュータ間の制御方法 | |
| JP2001344047A (ja) | 電子機器および電子機器の電源投入制御方法 | |
| JP2003248525A (ja) | 電子機器における省電力制御装置及び省電力制御方法 | |
| CN103092306B (zh) | 信息处理设备以及电源切换方法 | |
| JP7010090B2 (ja) | 情報処理装置、情報処理方法、及びプログラム | |
| JP2004310175A (ja) | Ｕｓｂホスト装置 | |
| JP2001159935A (ja) | 電源制御アダプタ装置及び電源制御システム | |
| JP2004180040A (ja) | 携帯端末装置及び信号制御回路 | |
| TWM633501U (zh) | Usb控制裝置 | |
| JPH04167043A (ja) | 携帯型電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041207 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050405 |