JP4841545B2 - ブリッジコントローラを用いないポイントツーポイントバスブリッジング - Google Patents
ブリッジコントローラを用いないポイントツーポイントバスブリッジング Download PDFInfo
- Publication number
- JP4841545B2 JP4841545B2 JP2007509710A JP2007509710A JP4841545B2 JP 4841545 B2 JP4841545 B2 JP 4841545B2 JP 2007509710 A JP2007509710 A JP 2007509710A JP 2007509710 A JP2007509710 A JP 2007509710A JP 4841545 B2 JP4841545 B2 JP 4841545B2
- Authority
- JP
- Japan
- Prior art keywords
- graphics
- bus connection
- subsystem
- data
- graphics subsystem
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Controls And Circuits For Display Device (AREA)
- Information Transfer Systems (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Image Generation (AREA)
Description
図面において、同一の符号は、類似する構成要素を示している。
Claims (19)
- 中央演算処理装置と、
データ通信バスを介する通信を調整するようになっているコンピュータコアロジックコントローラと、
内蔵グラフィックスサブシステムと、
補助グラフィックスサブシステムと通信するようになっているグラフィックスコネクタと、
前記コンピュータコアロジックコントローラと前記内蔵グラフィックスサブシステムとを接続し、前記コンピュータコアロジックコントローラからの一組のレンダリング情報を前記内蔵グラフィックスサブシステムへ伝達するようになっている第1のバスコネクションと、前記内蔵グラフィックスサブシステムと前記グラフィックスコネクタとを接続する第2のバスコネクションと、前記グラフィックスコネクタと前記コンピュータコアロジックコントローラとを接続する第3のバスコネクションとを含む、前記データ通信バスと、
を備え、
前記内蔵グラフィックスサブシステムが、前記第1のバスコネクションを介して受信された一組のレンダリング情報に応じてディスプレイデータを生成する通常動作モードを含み、また、前記第1のバスコネクションを介して受信された一組のレンダリング情報を前記第2のバスコネクションを介して前記補助グラフィックスサブシステムへ伝達するようになっているデータ転送モードを含む、コンピュータシステム。 - 前記内蔵グラフィックスサブシステムが、前記グラフィックスコネクタからループバックカードが取り外されたことに応じて、前記データ転送モードで動作するようになっている、請求項1に記載のコンピュータシステム。
- 前記ループバックカードが、前記第2のバスコネクションを前記第3のバスコネクションに接続するようになっている、請求項2に記載のコンピュータシステム。
- 前記ループバックカードが、前記データ通信バスの一部分を、補助グラフィックスサブシステムが存在しないことを指示する電圧値に維持するようになっている、請求項3に記載のコンピュータシステム。
- 前記データ通信バスの一部分が、前記グラフィックスコネクタと前記補助グラフィックスサブシステムとが接続していることを指示するようになっている存在検出ラインである、請求項4に記載のコンピュータシステム。
- 前記内蔵グラフィックスサブシステムに接続され、かつ、前記内蔵グラフィックスサブシステムからディスプレイデータを受信するようになっているディスプレイ装置を更に備え、
データ転送モードで動作しているときには、前記内蔵グラフィックスサブシステムが、前記補助グラフィックスサブシステムから前記第3のバスコネクション及び前記第1のバスコネクションを介してディスプレイデータを受信するようになっている、請求項1に記載のコンピュータシステム。 - コンピュータシステムの内蔵グラフィックスサブシステム内に含まれるようになっているグラフィックス処理ユニットであって、
第1のデータバスコネクションから一組のレンダリング情報を受信するようになっている第1のデータバスコネクションインタフェースと、
第2のデータバスコネクションと通信するようになっている第2のデータバスコネクションインタフェースと、
を備え、
該グラフィックス処理ユニットが、一組のレンダリング情報に応じてディスプレイデータを生成するようになっている第1の動作モードと、前記第1のデータバスコネクションインタフェースを介して受信された一組のレンダリング情報を前記第2のデータバスコネクションインタフェースを介して補助グラフィックス処理サブシステムへ転送するようになっている第2の動作モードとを含む、グラフィックス処理ユニット。 - ディスプレイ情報をディスプレイ装置へ伝達するようになっているディスプレイコネクションインタフェースを更に含み、
前記第2の動作モードで動作しているときに、該グラフィックス処理ユニットが、前記第1のデータバスコネクションインタフェースを介してディスプレイ情報を受信するようになっている、請求項7に記載のグラフィックス処理ユニット。 - 補助グラフィックスサブシステムが前記コンピュータシステムに接続されたことを示すコマンドを受信することに応じて、更に、前記第1の動作モードから前記第2の動作モードへ切り替えるようになっている、請求項7に記載のグラフィックス処理ユニット。
- 前記コマンドが、第1のデータバス通信インタフェースを介して伝達される、請求項9に記載のグラフィックス処理ユニット。
- 前記コマンドが、側帯波信号の形態で該グラフィックス処理ユニットへ伝達される、請求項9に記載のグラフィックス処理ユニット。
- 第1および第2のデータバスコネクションインタフェースが、PCI−Expressバスインタフェースである、請求項7に記載のグラフィックス処理ユニット。
- 一組のレンダリング情報を第1のデータバスコネクションを介して内蔵グラフィックスサブシステムへ送信するようになっている第1のデータバスコネクションインタフェースと、
グラフィックスコネクタに接続された第2のデータバスコネクションと通信するようになっている第2のデータバスコネクションインタフェースと、
を備えるコンピュータコアロジックコントローラであって、
前記グラフィックスコネクタと補助グラフィックスサブシステムとが接続されていることを検出し、それに応じて、前記内蔵グラフィックスサブシステムに前記一組のレンダリング情報を、前記内蔵グラフィックスサブシステムと前記グラフィックスコネクタとの間の第3のデータバスコネクションを介して前記補助グラフィックスサブシステムへ転送させるためにコマンドを前記内蔵グラフィックスサブシステムへ送信するようになっている、コンピュータコアロジックコントローラ。 - 更に、前記コマンドを側帯波信号で前記内蔵グラフィックスサブシステムへ送信するようになっている、請求項13に記載のコンピュータコアロジックコントローラ。
- 前記第2のデータバスコネクションの一部分上において前記第2のデータバスコネクションインタフェースによって受信された電圧値の変化を検出することによって、更に、前記グラフィックスコネクタと補助グラフィックスサブシステムとが接続されていることを検出するようになっており、電圧値の前記変化が、前記グラフィックスコネクタからループバックカードを取り外すことによって引き起こされる、請求項13に記載のコンピュータコアロジックコントローラ。
- 前記第2のデータバスコネクションインタフェースが、ループバックカードと前記グラフィックスコネクタとの接続を検出したことに応答して、情報を第2のデータバスコネクションを介して受信するようになっている、請求項13に記載のコンピュータコアロジックコントローラ。
- 前記第2のデータバスコネクションインタフェースが、補助グラフィックスサブシステムと前記グラフィックスコネクタとの接続を検出したことに応答して、情報を第2のデータバスコネクションを介して受信するようになっている、請求項13に記載のコンピュータコアロジックコントローラ。
- ディスプレイ情報を前記第2のデータバスコネクションインタフェースを介して受信し、かつ、該ディスプレイ情報を前記第1のデータバスコネクションインタフェースを介して伝達するようになっている、請求項13に記載のコンピュータコアロジックコントローラ。
- 中央演算処理装置の一部分である、請求項13に記載のコンピュータコアロジックコントローラ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/831,440 US6985152B2 (en) | 2004-04-23 | 2004-04-23 | Point-to-point bus bridging without a bridge controller |
US10/831,440 | 2004-04-23 | ||
PCT/US2005/014072 WO2005106697A1 (en) | 2004-04-23 | 2005-04-22 | Point-to-point bus bridging without a bridge controller |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007535042A JP2007535042A (ja) | 2007-11-29 |
JP4841545B2 true JP4841545B2 (ja) | 2011-12-21 |
Family
ID=35135943
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007509710A Active JP4841545B2 (ja) | 2004-04-23 | 2005-04-22 | ブリッジコントローラを用いないポイントツーポイントバスブリッジング |
Country Status (9)
Country | Link |
---|---|
US (2) | US6985152B2 (ja) |
EP (1) | EP1738275B1 (ja) |
JP (1) | JP4841545B2 (ja) |
CN (1) | CN100543717C (ja) |
CA (1) | CA2563833A1 (ja) |
DE (1) | DE602005019037D1 (ja) |
HK (1) | HK1099955A1 (ja) |
TW (1) | TWI387885B (ja) |
WO (1) | WO2005106697A1 (ja) |
Families Citing this family (78)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10344644B4 (de) * | 2003-09-25 | 2007-08-09 | Fujitsu Siemens Computers Gmbh | Computermainboard |
US8497865B2 (en) | 2006-12-31 | 2013-07-30 | Lucid Information Technology, Ltd. | Parallel graphics system employing multiple graphics processing pipelines with multiple graphics processing units (GPUS) and supporting an object division mode of parallel graphics processing using programmable pixel or vertex processing resources provided with the GPUS |
US20090027383A1 (en) | 2003-11-19 | 2009-01-29 | Lucid Information Technology, Ltd. | Computing system parallelizing the operation of multiple graphics processing pipelines (GPPLs) and supporting depth-less based image recomposition |
US20080079737A1 (en) * | 2003-11-19 | 2008-04-03 | Reuven Bakalash | Multi-mode parallel graphics rendering and display system supporting real-time detection of mode control commands (MCCS) programmed within pre-profiled scenes of the graphics-based application |
US20080094403A1 (en) * | 2003-11-19 | 2008-04-24 | Reuven Bakalash | Computing system capable of parallelizing the operation graphics processing units (GPUs) supported on a CPU/GPU fusion-architecture chip and one or more external graphics cards, employing a software-implemented multi-mode parallel graphics rendering subsystem |
US7961194B2 (en) | 2003-11-19 | 2011-06-14 | Lucid Information Technology, Ltd. | Method of controlling in real time the switching of modes of parallel operation of a multi-mode parallel graphics processing subsystem embodied within a host computing system |
US20070291040A1 (en) * | 2005-01-25 | 2007-12-20 | Reuven Bakalash | Multi-mode parallel graphics rendering system supporting dynamic profiling of graphics-based applications and automatic control of parallel modes of operation |
US8085273B2 (en) | 2003-11-19 | 2011-12-27 | Lucid Information Technology, Ltd | Multi-mode parallel graphics rendering system employing real-time automatic scene profiling and mode control |
WO2005050557A2 (en) | 2003-11-19 | 2005-06-02 | Lucid Information Technology Ltd. | Method and system for multiple 3-d graphic pipeline over a pc bus |
US8446417B2 (en) * | 2004-06-25 | 2013-05-21 | Nvidia Corporation | Discrete graphics system unit for housing a GPU |
US8411093B2 (en) * | 2004-06-25 | 2013-04-02 | Nvidia Corporation | Method and system for stand alone graphics independent of computer system form factor |
US8941668B2 (en) * | 2004-06-25 | 2015-01-27 | Nvidia Corporation | Method and system for a scalable discrete graphics system |
US9087161B1 (en) | 2004-06-28 | 2015-07-21 | Nvidia Corporation | Asymmetrical scaling multiple GPU graphics system for implementing cooperative graphics instruction execution |
TWI274255B (en) * | 2004-11-08 | 2007-02-21 | Asustek Comp Inc | Motherboard |
US20090096798A1 (en) * | 2005-01-25 | 2009-04-16 | Reuven Bakalash | Graphics Processing and Display System Employing Multiple Graphics Cores on a Silicon Chip of Monolithic Construction |
CN101849227A (zh) | 2005-01-25 | 2010-09-29 | 透明信息技术有限公司 | 在单片构造的硅芯片上采用多个图形核心的图形处理和显示系统 |
US7710426B1 (en) * | 2005-04-25 | 2010-05-04 | Apple Inc. | Buffer requirements reconciliation |
US7730336B2 (en) * | 2006-05-30 | 2010-06-01 | Ati Technologies Ulc | Device having multiple graphics subsystems and reduced power consumption mode, software and methods |
US20080143731A1 (en) * | 2005-05-24 | 2008-06-19 | Jeffrey Cheng | Video rendering across a high speed peripheral interconnect bus |
US20060282604A1 (en) * | 2005-05-27 | 2006-12-14 | Ati Technologies, Inc. | Methods and apparatus for processing graphics data using multiple processing circuits |
US20060282599A1 (en) * | 2005-06-10 | 2006-12-14 | Yung-Cheng Chiu | SLI adaptor card and method for mounting the same to motherboard |
US10026140B2 (en) * | 2005-06-10 | 2018-07-17 | Nvidia Corporation | Using a scalable graphics system to enable a general-purpose multi-user computer system |
US8893016B2 (en) * | 2005-06-10 | 2014-11-18 | Nvidia Corporation | Using a graphics system to enable a multi-user computer system |
JP4327175B2 (ja) * | 2005-07-12 | 2009-09-09 | 株式会社ソニー・コンピュータエンタテインメント | マルチグラフィックプロセッサシステム、グラフィックプロセッサおよび描画処理方法 |
US20070067535A1 (en) * | 2005-09-20 | 2007-03-22 | Ta-Wei Liu | Motherboard capable of selectively supporting dual graphic engine |
US20070067517A1 (en) * | 2005-09-22 | 2007-03-22 | Tzu-Jen Kuo | Integrated physics engine and related graphics processing system |
US8941669B1 (en) * | 2005-10-18 | 2015-01-27 | Nvidia Corporation | Split push buffer rendering for scalability |
US7340557B2 (en) * | 2005-12-15 | 2008-03-04 | Via Technologies, Inc. | Switching method and system for multiple GPU support |
US7325086B2 (en) * | 2005-12-15 | 2008-01-29 | Via Technologies, Inc. | Method and system for multiple GPU support |
US7561163B1 (en) * | 2005-12-16 | 2009-07-14 | Nvidia Corporation | Detecting connection topology in a multi-processor graphics system |
US7623131B1 (en) * | 2005-12-16 | 2009-11-24 | Nvidia Corporation | Graphics processing systems with multiple processors connected in a ring topology |
US20070263004A1 (en) * | 2006-05-12 | 2007-11-15 | Xgi Technology Inc. | Plug-in graphics module architecture |
JP4439491B2 (ja) * | 2006-05-24 | 2010-03-24 | 株式会社ソニー・コンピュータエンタテインメント | マルチグラフィックスプロセッサシステム、グラフィックスプロセッサおよびデータ転送方法 |
US8555099B2 (en) * | 2006-05-30 | 2013-10-08 | Ati Technologies Ulc | Device having multiple graphics subsystems and reduced power consumption mode, software and methods |
US7412554B2 (en) * | 2006-06-15 | 2008-08-12 | Nvidia Corporation | Bus interface controller for cost-effective high performance graphics system with two or more graphics processing units |
US7500041B2 (en) * | 2006-06-15 | 2009-03-03 | Nvidia Corporation | Graphics processing unit for cost effective high performance graphics system with two or more graphics processing units |
US7562174B2 (en) * | 2006-06-15 | 2009-07-14 | Nvidia Corporation | Motherboard having hard-wired private bus between graphics cards |
US20080030510A1 (en) * | 2006-08-02 | 2008-02-07 | Xgi Technology Inc. | Multi-GPU rendering system |
US8681159B2 (en) * | 2006-08-04 | 2014-03-25 | Apple Inc. | Method and apparatus for switching between graphics sources |
US7752372B2 (en) * | 2006-12-20 | 2010-07-06 | Mission Technology Group, Inc. | PCI express (PCIe) communication system |
US7907138B2 (en) * | 2006-12-29 | 2011-03-15 | Intel Corporation | System co-processor |
US9275430B2 (en) | 2006-12-31 | 2016-03-01 | Lucidlogix Technologies, Ltd. | Computing system employing a multi-GPU graphics processing and display subsystem supporting single-GPU non-parallel (multi-threading) and multi-GPU application-division parallel modes of graphics processing operation |
US11714476B2 (en) | 2006-12-31 | 2023-08-01 | Google Llc | Apparatus and method for power management of a computing system |
US20080218242A1 (en) * | 2007-03-09 | 2008-09-11 | Toshiba Tec Kabushiki Kaisha | Output signal switching device |
TW200900953A (en) * | 2007-06-25 | 2009-01-01 | Asustek Comp Inc | Computer system having a processor expansion device |
US8122322B2 (en) | 2007-07-31 | 2012-02-21 | Seagate Technology Llc | System and method of storing reliability data |
US9201790B2 (en) * | 2007-10-09 | 2015-12-01 | Seagate Technology Llc | System and method of matching data rates |
US8259119B1 (en) | 2007-11-08 | 2012-09-04 | Nvidia Corporation | System and method for switching between graphical processing units |
US8233000B1 (en) * | 2007-11-08 | 2012-07-31 | Nvidia Corporation | System and method for switching between graphical processing units |
US8922565B2 (en) * | 2007-11-30 | 2014-12-30 | Qualcomm Incorporated | System and method for using a secondary processor in a graphics system |
WO2009076671A2 (en) * | 2007-12-13 | 2009-06-18 | Advanced Micro Devices, Inc. | Driver architecture for computing device having multiple graphics subsystems, reduced power consumption modes, software and methods |
US7698489B1 (en) * | 2008-02-04 | 2010-04-13 | Nvidia Corporation | Method for dynamically turning off bus signals into a GPU |
GB2462860B (en) * | 2008-08-22 | 2012-05-16 | Advanced Risc Mach Ltd | Apparatus and method for communicating between a central processing unit and a graphics processing unit |
JP5176816B2 (ja) * | 2008-09-24 | 2013-04-03 | 日本電気株式会社 | 情報処理装置、モジュール、及び通信リンクの形成方法 |
US8373709B2 (en) * | 2008-10-03 | 2013-02-12 | Ati Technologies Ulc | Multi-processor architecture and method |
US8892804B2 (en) | 2008-10-03 | 2014-11-18 | Advanced Micro Devices, Inc. | Internal BUS bridge architecture and method in multi-processor systems |
US8300056B2 (en) | 2008-10-13 | 2012-10-30 | Apple Inc. | Seamless display migration |
WO2010050969A1 (en) * | 2008-10-31 | 2010-05-06 | Hewlett-Packard Development Company, L.P. | Sata/esata port configuration |
US8797334B2 (en) | 2010-01-06 | 2014-08-05 | Apple Inc. | Facilitating efficient switching between graphics-processing units |
US8368702B2 (en) | 2010-01-06 | 2013-02-05 | Apple Inc. | Policy-based switching between graphics-processing units |
US8648868B2 (en) | 2010-01-06 | 2014-02-11 | Apple Inc. | Color correction to facilitate switching between graphics-processing units |
CN102193583B (zh) * | 2010-03-04 | 2014-03-26 | 鸿富锦精密工业(深圳)有限公司 | 便携式计算机 |
US8730251B2 (en) | 2010-06-07 | 2014-05-20 | Apple Inc. | Switching video streams for a display without a visible interruption |
US8429325B1 (en) * | 2010-08-06 | 2013-04-23 | Integrated Device Technology Inc. | PCI express switch and method for multi-port non-transparent switching |
TWM412399U (en) * | 2011-02-01 | 2011-09-21 | Micro Star Int Co Ltd | Interface card |
CN102779103A (zh) * | 2011-05-12 | 2012-11-14 | 宏碁股份有限公司 | 切换电路、电子装置及独立显示卡模块 |
US10817043B2 (en) * | 2011-07-26 | 2020-10-27 | Nvidia Corporation | System and method for entering and exiting sleep mode in a graphics subsystem |
CN103105895A (zh) * | 2011-11-15 | 2013-05-15 | 辉达公司 | 计算机系统及其显示卡及该系统进行图形处理的方法 |
WO2013105913A2 (en) * | 2011-11-30 | 2013-07-18 | Intel Corporation | Adaptive frame rate control for a graphics subsystem |
WO2013100350A1 (en) * | 2011-12-28 | 2013-07-04 | Samsung Electronics Co., Ltd. | Image processing apparatus, upgrade apparatus, display system including the same, and control method thereof |
KR101952831B1 (ko) | 2012-12-03 | 2019-02-28 | 삼성전자주식회사 | 전자 장치, 외부 장치 및 그의 제어 방법 |
CN103984669A (zh) | 2013-02-07 | 2014-08-13 | 辉达公司 | 一种用于图像处理的系统和方法 |
US9223737B1 (en) * | 2013-03-14 | 2015-12-29 | Google Inc. | Computer interconnect isolation |
US20140328018A1 (en) * | 2013-05-03 | 2014-11-06 | Nvidia Corporation | Fanless notebook computer structure providing enhanced graphics performance and form factor |
WO2016122480A1 (en) * | 2015-01-28 | 2016-08-04 | Hewlett-Packard Development Company, L.P. | Bidirectional lane routing |
US9940688B2 (en) * | 2015-06-04 | 2018-04-10 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Video adapter alignment |
CN106294228B (zh) * | 2016-08-17 | 2019-06-04 | 上海兆芯集成电路有限公司 | 输入输出扩展芯片以及其验证方法 |
US20180332219A1 (en) * | 2017-05-10 | 2018-11-15 | Fotonation Limited | Wearable vision system and method of monitoring a region |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06295214A (ja) * | 1993-04-07 | 1994-10-21 | Mitsubishi Electric Corp | システム・バス装置 |
JPH0730570A (ja) * | 1993-07-09 | 1995-01-31 | Hitachi Ltd | データ転送システム |
JPH1131122A (ja) * | 1997-05-01 | 1999-02-02 | Hewlett Packard Co <Hp> | バス相互接続システム |
JP2000259510A (ja) * | 1999-03-12 | 2000-09-22 | Internatl Business Mach Corp <Ibm> | バス・ブリッジ回路、情報処理システム、及びカードバス・コントローラ |
US6141021A (en) * | 1997-12-12 | 2000-10-31 | Intel Corporation | Method and apparatus for eliminating contention on an accelerated graphics port |
JP2001522193A (ja) * | 1997-11-03 | 2001-11-13 | キャリアー・アクセス・コーポレーション | 通信マルチプレクサ |
JP2002062908A (ja) * | 2000-08-15 | 2002-02-28 | Fuji Electric Co Ltd | プログラマブルコントローラ |
JP2002534739A (ja) * | 1998-12-31 | 2002-10-15 | インテル・コーポレーション | アップグレード・デバイスがインストールされるとグラフィックス・デバイスを使用不可にする方法および装置 |
US6717581B2 (en) * | 1999-12-31 | 2004-04-06 | Intel Corporation | Symmetrical accelerated graphics port (AGP) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6138193A (en) * | 1998-06-23 | 2000-10-24 | Compaq Computer Corporation | System for reducing noise in bus having plurality of first and second set of signals and a delay device for delaying propagation of second signals |
US6292859B1 (en) * | 1998-10-27 | 2001-09-18 | Compaq Computer Corporation | Automatic selection of an upgrade controller in an expansion slot of a computer system motherboard having an existing on-board controller |
US6507879B1 (en) * | 1999-02-11 | 2003-01-14 | Micron Technology, Inc. | Apparatus for configuration devices on a communications channel |
US6275240B1 (en) * | 1999-05-27 | 2001-08-14 | Intel Corporation | Method and apparatus for maintaining load balance on a graphics bus when an upgrade device is installed |
-
2004
- 2004-04-23 US US10/831,440 patent/US6985152B2/en not_active Expired - Lifetime
-
2005
- 2005-04-22 TW TW094112922A patent/TWI387885B/zh active
- 2005-04-22 CN CNB2005800175109A patent/CN100543717C/zh not_active Expired - Fee Related
- 2005-04-22 DE DE602005019037T patent/DE602005019037D1/de active Active
- 2005-04-22 EP EP05739938A patent/EP1738275B1/en active Active
- 2005-04-22 JP JP2007509710A patent/JP4841545B2/ja active Active
- 2005-04-22 WO PCT/US2005/014072 patent/WO2005106697A1/en active Application Filing
- 2005-04-22 CA CA002563833A patent/CA2563833A1/en not_active Abandoned
- 2005-10-11 US US11/249,116 patent/US7420565B2/en active Active
-
2007
- 2007-07-16 HK HK07107574.2A patent/HK1099955A1/xx not_active IP Right Cessation
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06295214A (ja) * | 1993-04-07 | 1994-10-21 | Mitsubishi Electric Corp | システム・バス装置 |
JPH0730570A (ja) * | 1993-07-09 | 1995-01-31 | Hitachi Ltd | データ転送システム |
JPH1131122A (ja) * | 1997-05-01 | 1999-02-02 | Hewlett Packard Co <Hp> | バス相互接続システム |
JP2001522193A (ja) * | 1997-11-03 | 2001-11-13 | キャリアー・アクセス・コーポレーション | 通信マルチプレクサ |
US6141021A (en) * | 1997-12-12 | 2000-10-31 | Intel Corporation | Method and apparatus for eliminating contention on an accelerated graphics port |
JP2002534739A (ja) * | 1998-12-31 | 2002-10-15 | インテル・コーポレーション | アップグレード・デバイスがインストールされるとグラフィックス・デバイスを使用不可にする方法および装置 |
JP2000259510A (ja) * | 1999-03-12 | 2000-09-22 | Internatl Business Mach Corp <Ibm> | バス・ブリッジ回路、情報処理システム、及びカードバス・コントローラ |
US6717581B2 (en) * | 1999-12-31 | 2004-04-06 | Intel Corporation | Symmetrical accelerated graphics port (AGP) |
JP2002062908A (ja) * | 2000-08-15 | 2002-02-28 | Fuji Electric Co Ltd | プログラマブルコントローラ |
Also Published As
Publication number | Publication date |
---|---|
JP2007535042A (ja) | 2007-11-29 |
US7420565B2 (en) | 2008-09-02 |
CN100543717C (zh) | 2009-09-23 |
US6985152B2 (en) | 2006-01-10 |
CN1961309A (zh) | 2007-05-09 |
WO2005106697A1 (en) | 2005-11-10 |
CA2563833A1 (en) | 2005-11-10 |
US20060028478A1 (en) | 2006-02-09 |
TW200606656A (en) | 2006-02-16 |
TWI387885B (zh) | 2013-03-01 |
EP1738275A4 (en) | 2008-06-04 |
EP1738275A1 (en) | 2007-01-03 |
EP1738275B1 (en) | 2010-01-20 |
US20050237327A1 (en) | 2005-10-27 |
HK1099955A1 (en) | 2007-08-31 |
DE602005019037D1 (de) | 2010-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4841545B2 (ja) | ブリッジコントローラを用いないポイントツーポイントバスブリッジング | |
US7663635B2 (en) | Multiple video processor unit (VPU) memory mapping | |
JP2008052718A (ja) | サブデバイスの状態情報を伝達するためのシステム、方法、コンピュータプログラム製品 | |
JP2022530621A (ja) | 携帯用通信装置及びその動作方法 | |
JP5000306B2 (ja) | コーデック制御 | |
WO2023226888A1 (zh) | 基于虚拟现实的车载通信系统及车载通信方法 | |
EP1181638B1 (en) | Method and apparatus for maintaining load balance on a graphics bus when an upgrade device is installed | |
US11263160B2 (en) | Apparatus and method for performing data transmission with docking device by using USB interface | |
US20140307165A1 (en) | Information processing apparatus and output control method | |
US20220215815A1 (en) | Foldable electronic device and multi-window operation method using same | |
KR100918013B1 (ko) | 디스플레이 디바이스 | |
KR20130031188A (ko) | 다중 데이터 접속 포트들을 구비한 전기 장치 | |
TWI606712B (zh) | 對接裝置及其控制方法 | |
KR100453071B1 (ko) | 프로세서 버스 연결 장치 및 방법 | |
CN116383108A (zh) | 用于屏幕分享的接口扩展装置 | |
CN114008570A (zh) | 触控显示设备及其触控响应方法、系统及存储介质 | |
US10860058B2 (en) | Expandable electronic computing system | |
KR102205345B1 (ko) | 그래픽 카드가 적용된 디스플레이 장치 | |
KR100978814B1 (ko) | 단일 애플리케이션 프로세서로 멀티 3d 그래픽을 디스플레이하는 그래픽 가속 시스템 및 그 방법 | |
KR101987072B1 (ko) | 모니터 및 이를 구비하는 듀얼 모니터 시스템 | |
JP2023020193A (ja) | 中継装置および表示装置 | |
KR100475862B1 (ko) | 웹 터미널 기능을 가진 컴퓨터용 모니터 | |
JP5636009B2 (ja) | ディスプレイの接続を制御する方法および機能拡張装置 | |
KR20070028663A (ko) | 모니터 화면을 구동하기 위한 인터페이스 장치 및 방법 | |
GB2425699A (en) | Display apparatus and method using multiple graphics cards |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101124 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110224 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110303 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110324 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110331 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110425 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110506 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110524 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110906 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111004 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4841545 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141014 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |