JP4327175B2

JP4327175B2 - マルチグラフィックプロセッサシステム、グラフィックプロセッサおよび描画処理方法

Info

Publication number: JP4327175B2
Application number: JP2006132886A
Authority: JP
Inventors: 聡幸廣井; 正昭岡
Original assignee: Sony Computer Entertainment Inc
Current assignee: Sony Interactive Entertainment Inc
Priority date: 2005-07-12
Filing date: 2006-05-11
Publication date: 2009-09-09
Anticipated expiration: 2026-05-11
Also published as: US20070013702A1; US8730247B2; KR20070008420A; EP1746538A3; JP2007048269A; CN100501770C; EP1746538B1; EP1746538A2; CN1897031A; KR100826740B1

Description

この発明は描画データを演算処理するマルチグラフィックプロセッサシステム、グラフィックプロセッサおよび描画処理方法に関する。

パーソナルコンピュータやゲーム専用機において、高品質な３次元コンピュータグラフィックスを用いたゲームやシミュレーションなどのアプリケーションを実行したり、実写とコンピュータグラフィックスを融合させた映像コンテンツの再生を行うなど、高画質のグラフィックスの利用が広がっている。

パーソナルコンピュータやゲーム専用機に搭載されるグラフィックチップの性能が描画品質を左右するため、メーカー各社は、さらなる性能を競って新世代のグラフィックチップの開発に力を注いでおり、グラフィックチップをめぐる開発競争は激化している。また、高度なグラフィックスは、ハードウエア技術のみならず、ソフトウエア技術が融合することにより実現される。グラフィックチップのもつ高性能の描画処理機能をソフトウエア技術を駆使して有効に活用することが描画品質を高める上で重要である。

グラフィックチップの開発競争が激しい中、高度な描画処理機能を採り入れたグラフィックチップが次々に開発され、グラフィックシステムの将来的な発展性や拡張性が確保されている。その一方で、グラフィックシステムの発展性を確保しつつ、旧世代のプログラミング言語との互換性をもたせたり、さまざまなビデオ出力フォーマットやプロトコルに対応するといった柔軟性もグラフィックチップの開発には求められている。

本発明はこうした課題に鑑みてなされたものであり、その目的は、各種の環境に対応できる柔軟性のあるマルチグラフィックプロセッサシステムを提供することにある。

上記課題を解決するために、本発明のある態様のマルチグラフィックプロセッサシステムは、第１のグラフィックプロセッサと第２のグラフィックプロセッサを含む。前記第１のグラフィックプロセッサから前記第２のグラフィックプロセッサに供給されたデータが、前記第２のグラフィックプロセッサにおいて処理された後に、前記第１のグラフィックプロセッサに戻され、前記第１のグラフィックプロセッサに設けられたビデオ出力端子からビデオ信号として出力される。

この態様によると、２つのグラフィックプロセッサをもつシステムにおいて、ビデオ信号の出力経路を一つにすることができ、システム構成を簡略化できる。

前記第１のグラフィックプロセッサは、ビデオ信号のセキュリティを保護するデジタルビデオ出力インタフェースを有し、前記ビデオ出力端子から出力される前記ビデオ信号は前記デジタルビデオ出力インタフェースを介して外部に出力されてもよい。

これによれば、ビデオ信号の出力経路において、出力されるビデオ信号のセキュリティを確保することができる。

前記第２のグラフィックプロセッサは、プロセッサコアとビデオメモリを１つのチップ上に集積したメモリ混載型プロセッサチップであってもよい。これによれば、第２のグラフィックプロセッサにおいて、メモリへの高速なアクセスが可能であり、メモリの読み書きが頻繁になされる処理を高速に行い、その処理結果を第１のグラフィックプロセッサに供給することができる。

前記第１のグラフィックプロセッサは、外部のメモリとバス結合したプロセッサチップであり、前記第２のグラフィックプロセッサから前記第１のグラフィックプロセッサに戻されるデータは前記メモリに蓄積されてもよい。ここで、第２のグラフィックプロセッサから第１のグラフィックプロセッサに戻されるデータは、ピクセルデータなどから構成される画像データであってもよく、アナログビデオ信号もしくはデジタルビデオ信号であってもよい。これによれば、第２のグラフィックプロセッサから戻された描画データをビデオメモリにいったん記憶し、ビデオメモリに記憶された描画データに対して、第１のグラフィックプロセッサが必要に応じてさらに描画処理を施すことができる。

前記第１のグラフィックプロセッサは、前記第２のグラフィックプロセッサから前記第１のグラフィックプロセッサに戻されるデータに対してさらに処理を施した後に、処理を施した後の前記データを前記ビデオ出力端子から出力してもよい。第２のグラフィックプロセッサから戻されたデータに対して第１のグラフィックプロセッサがさらに施す処理として、たとえば、画像データの解像度変更、フレームレート変更、ビデオ信号のフォーマット変換などの処理がある。ここで、フォーマット変換とは、ビデオ信号の各種のフォーマットを変換する処理であり、一例として、ＮＴＳＣ、ＰＡＬ、ＳＥＣＡＭのような地域や国によるビデオ信号のフォーマットの違いを吸収するために、これらのビデオフォーマット間の変換を行う処理や、標準的な放送用のビデオフォーマットであるＳＤフォーマットと、ハイビジョンなど高精細な放送用のビデオフォーマットであるＨＤフォーマットの間で変換を行う処理などがある。

データを前記第１のグラフィックプロセッサから前記第２のグラフィックプロセッサに供給していったん前記第２のグラフィックプロセッサに処理させた上で前記第１のグラフィックプロセッサに戻し、前記ビデオ出力端子から出力するモードと、データを前記第２のグラフィックプロセッサに処理させることなく、直接、前記第１のグラフィックプロセッサの前記ビデオ出力端子から出力するモードとが選択可能に構成されてもよい。

本発明の別の態様は、グラフィックプロセッサである。このグラフィックプロセッサは、他のグラフィックプロセッサとデータを双方向でやりとりするための入出力インタフェースと、ビデオ信号を外部に出力するためのビデオ出力端子とを含む。前記入出力インタフェースを介して前記他のグラフィックプロセッサにデータを供給し、前記他のグラフィックプロセッサにおいて処理された後のデータを前記入出力インタフェースを介して取得し、前記ビデオ出力端子から出力する。

本発明のさらに別の態様は、描画処理方法である。この方法は、第１のグラフィックプロセッサと第２のグラフィックプロセッサを含むマルチグラフィックプロセッサシステムにおける描画処理方法であって、前記第１のグラフィックプロセッサから前記第２のグラフィックプロセッサに供給されたデータが、前記第２のグラフィックプロセッサにおいて処理された後に、前記第１のグラフィックプロセッサに戻され、前記第１のグラフィックプロセッサに設けられたビデオ出力端子から出力される。

なお、以上の構成要素の任意の組合せ、本発明の表現を方法、プロセッサ、装置、システム、コンピュータプログラム、データ構造などの間で変換したものもまた、本発明の態様として有効である。

本発明によれば、柔軟性に富んだマルチグラフィックプロセッサシステムを提供することができる。

実施の形態１
図１は、実施の形態１に係るマルチグラフィックプロセッサシステム４００の構成図である。

マルチグラフィックプロセッサシステム４００は、第１ＧＰＵ（Graphic Processing Unit）１００と、第２ＧＰＵ２００と、ビデオメモリ１１０と、ＣＰＵ（Central Processing Unit）３００と、メインメモリ３１０とを含む。

第１ＧＰＵ１００および第２ＧＰＵ２００は、それぞれグラフィックプロセッサコアを搭載したグラフィックチップである。第１ＧＰＵ１００と第２ＧＰＵ２００は、同種のグラフィックチップであってもよく、互いに異なる処理機能を有する異種のグラフィックチップであってもよい。

第１ＧＰＵ１００は、バス結合されたビデオメモリ１１０に対して描画データを読み書きすることができる。第１ＧＰＵ１００と第２ＧＰＵ２００は、データバス１４０によって相互接続されている。このデータバスは、データの往復が可能な双方向バスで構成されてもよく、行きと帰りを分離した２本の単方向バスで構成されてもよい。第１ＧＰＵ１００と第２ＧＰＵ２００の双方のチップ内にデータ入出力インタフェースが設けられ、第１ＧＰＵ１００と第２ＧＰＵ２００は、双方向で互いのデータをやりとりすることができる。

第１ＧＰＵ１００が処理するデータは、データバス１４０を介して第２ＧＰＵ２００に渡されて第２ＧＰＵ２００において描画処理がなされ、第２ＧＰＵ２００による描画処理結果は、データバス１４０を介して第１ＧＰＵ１００に戻され、必要に応じて第１ＧＰＵ１００においてさらに描画処理がなされる。

ＣＰＵ３００は、メインメモリ３１０に記憶されたプログラムをロードして実行し、メインメモリ３１０に対してデータの読み書きを行う。また、ＣＰＵ３００は、マルチグラフィックプロセッサシステム４００全体を統括的に制御する。

第１ＧＰＵ１００は、外部インタフェースを介してＣＰＵ３００と接続している。この外部インタフェースを介して、第１ＧＰＵ１００とＣＰＵ３００は互いにデータのやりとりをすることができる。

第１ＧＰＵ１００とＣＰＵ３００は並列に処理を進めてもよく、第１ＧＰＵ１００とＣＰＵ３００の間で逐次的に処理が実行されてもよい。第１ＧＰＵ１００により処理されたデータがＣＰＵ３００に渡され、ＣＰＵ３００がさらに処理を施してもよく、ＣＰＵ３００により処理されたデータが第１ＧＰＵ１００に渡され、第１ＧＰＵ１００がさらに処理を施してもよい。

第１ＧＰＵ１００は、ビデオ信号を外部に出力する端子を有し、出力されたビデオ信号は表示装置に供給され、３次元グラフィックスが表示される。第２ＧＰＵ２００には、ビデオ信号を直接外部に出力する端子は設けられていない。

第１ＧＰＵ１００と第２ＧＰＵ２００は、１枚のグラフィックボード等の基板上に搭載されてもよく、第１ＧＰＵ１００と第２ＧＰＵ２００がそれぞれ別個の基板上に搭載され、２つの基板がコネクタにより接続される形態であってもよい。あるいは、ＣＰＵ３００が搭載されるマザーボード等の基板上に第１ＧＰＵ１００および第２ＧＰＵ２００の少なくとも一つが搭載される形態であってもよい。

ＣＰＵ３００は、ここでは、単一のメインプロセッサとして説明したが、ＣＰＵ３００は、複数のプロセッサを含むマルチプロセッサシステムであってもよく、複数のプロセッサコアを１個のパッケージに集積したマルチコアプロセッサであってもよい。

図２は、第１ＧＰＵ１００および第２ＧＰＵ２００におけるデータの流れを説明する図である。

第１ＧＰＵ１００は、外部出力用のデジタルビデオ出力端子１３４（「Ｖｏｕｔ端子」と呼ぶ）を有し、Ｖｏｕｔ端子から出力されたデジタルビデオ信号は、ＨＤＭＩ（High-Definition Multimedia Interface）１２０を介して表示装置に供給される（符号１５８）。ＨＤＭＩは、デジタル映像およびデジタル音声信号を伝送するためのインタフェースである。ＨＤＭＩには、ＨＤＣＰ（High-Bandwidth Digital Content Protection）と呼ばれる著作権保護機能があり、デジタルコンテンツのセキュアな伝送が可能である。

第１ＧＰＵ１００と第２ＧＰＵ２００は、双方向でデータをやりとりするためのデータバス１４０によって相互接続されている。第１ＧＰＵ１００と第２ＧＰＵ２００の間でやりとりされるデータは、一例として、画像を描画するためのＲＧＢ値やα値などのピクセルデータから構成される描画データである。

第２ＧＰＵ２００は、第１ＧＰＵ１００との間でデータの受け渡しをするためのデータ入出力インタフェース２２０と、データ入出力インタフェース２２０を介して取得されたデータを処理するＧＰＵコア２３０とを内蔵する。データ入出力インタフェース２２０は、入出力されるデータをバッファリングするためのバッファを備える。

第１ＧＰＵ１００により処理されたデータは、データバス１４０を介して第２ＧＰＵ２００のデータ入出力インタフェース２２０に渡される（符号１５０）。

ＧＰＵコア２３０は、データ入出力インタフェース２２０を介して第１ＧＰＵ１００から供給されたデータに対して所定の描画処理を施し（符号１５２）、描画処理後のデータをデータ入出力インタフェース２２０を介して第１ＧＰＵ１００に戻す（符号１５４）。第１ＧＰＵ１００は、必要に応じて第２ＧＰＵ２００から返されたデータを処理し（符号１５６）、Ｖｏｕｔ端子からＨＤＭＩ１２０経由でデジタルビデオ信号を外部出力する（符号１５８）。

第１ＧＰＵ１００は、第２ＧＰＵ２００における処理を経ることなく、Ｖｏｕｔ端子から出力されるビデオ信号をＨＤＭＩ１２０経由で外部の装置に供給するデータ伝送経路以外に、いったん第２ＧＰＵ２００にデータを供給し、第２ＧＰＵ２００において処理が施されてから、その処理後のデータを第１ＧＰＵ１００内に戻し、Ｖｏｕｔ端子からＨＤＭＩ１２０経由で出力するデータ伝送経路（符号１５０〜１５８）を利用することができる。これら２つのデータ伝送経路は、描画処理プログラムやＣＰＵ３００により設定されるモードにより選択したり、切り替えたりすることが可能である。

第２ＧＰＵ２００には、ビデオ信号を外部の表示装置に出力するインタフェースが設けられていないため、第２ＧＰＵ２００で処理されたデータはいったん第１ＧＰＵ１００に戻されてから、必要に応じて第１ＧＰＵ１００においてさらなる処理が施され、第１ＧＰＵ１００側に設けられたＨＤＭＩ１２０からビデオ信号が外部の表示装置に出力される。

たとえば、第１ＧＰＵ１００は、第２ＧＰＵ２００から供給される動画の解像度を変更したり、フレームレートを変更してもよい。

第１ＧＰＵ１００において処理された描画データはデジタルビデオ信号となってＶｏｕｔ端子から出力され、ＨＤＭＩ１２０を介してセキュリティの確保されたデジタルビデオ信号として出力される。

このように第２ＧＰＵ２００側には外部へのビデオ出力端子を設けず、第１ＧＰＵ１００にビデオ出力をまとめるように信号の伝送経路を構成したことにより、次のような作用効果が得られる。

（１）仮に、第２ＧＰＵ２００にも外部へのビデオ出力端子を設けたとすると、ビデオ出力を切り替えるためのセレクタが必要となり、システム構成が冗長となり、製造コストがかかる。本実施の形態のマルチグラフィックプロセッサシステム４００では、グラフィックプロセッサからのデジタルビデオ信号の出力インタフェースがＨＤＭＩ１２０に一本化されているため、システム構成が簡素化され、小型化が可能であり、製造コストも削減できる。

（２）第２ＧＰＵ２００において処理された描画データも必ず第１ＧＰＵ１００に設けられたＨＤＭＩ１２０を経由して出力されるようにデータ伝送経路が設けられているため、ＨＤＭＩ１２０に設けられたＨＤＣＰ機能により、マルチグラフィックプロセッサシステム４００から外部に出力される映像信号のセキュリティを保証することができる。

（３）第２ＧＰＵ２００において処理されたデータを第１ＧＰＵ１００にいったん取り込むことで、第１ＧＰＵ１００において動画像の解像度やフレームレートの変更、アンチエイリアシングなどの各種の処理を行うことができる。これにより、異質のグラフィックプロセッサを複数搭載したマルチグラフィックプロセッサシステム４００においても、品質が統一された描画データを外部に出力することができる。

上記のマルチグラフィックプロセッサシステム４００の構成において、いくつかの異なる形態をとりうる。以下、他の実施の形態を説明する。

実施の形態２
実施の形態１では、第２ＧＰＵ２００は外部へのビデオ出力端子をもたなかったが、実施の形態２では、第２ＧＰＵ２００がビデオ出力端子１３０をもち、第１ＧＰＵ１００にビデオ入力端子１３２が設けられる。その他の構成については実施の形態１と同じであり、実施の形態１と同符号を付して説明を省略する。

第２ＧＰＵ２００のＧＰＵコア２３０により処理された描画データはビデオ信号となってビデオ出力端子１３０から出力され、第１ＧＰＵ１００のビデオ入力端子１３２（「Ｖｉｎ端子」と呼ぶ）に入力される（符号１６０）。

第２ＧＰＵ２００から第１ＧＰＵ１００のＶｉｎ端子に供給されたビデオ信号は、第１ＧＰＵ１００において処理される。たとえば、第２ＧＰＵ２００がＳＤ（Standard Definition）映像を出力するグラフィックチップであり、一方、第１ＧＰＵ１００がＨＤ（High Definition）映像を出力するグラフィックチップである場合、第１ＧＰＵ１００は、第２ＧＰＵ２００から供給されるＳＤ信号をＨＤ信号に変換する。また、第２ＧＰＵ２００がアナログ映像信号を出力するグラフィックチップであり、一方、第１ＧＰＵ１００がデジタル映像信号を出力するグラフィックチップである場合、第１ＧＰＵ１００は、第２ＧＰＵ２００から供給されるアナログ映像信号をデジタル映像信号に変換する。

第１ＧＰＵ１００において変換処理されたビデオ信号はＶｏｕｔ端子から出力され、ＨＤＭＩ１２０を経由でデジタルビデオ信号となって外部に出力される。

第１ＧＰＵ１００のＶｉｎ端子は、第２ＧＰＵ２００からデータを受け取るために兼用されてもよい。その場合、第１ＧＰＵ１００と第２ＧＰＵ２００の間のデータバス１４０を双方向バスで構成せずに、第１ＧＰＵ１００から第２ＧＰＵ２００へデータを一方向に渡すための単方向バスで構成することも可能である。

このように第２ＧＰＵ２００から出力されるビデオ信号をいったん第１ＧＰＵ１００のＶｉｎ端子に入力し、第１ＧＰＵ１００のＶｏｕｔ端子から出力するように信号の伝送経路を構成したことにより、次のような作用効果が得られる。

（１）第２ＧＰＵ２００から出力されるビデオ信号は、データバス１４０を経由せずに、第１ＧＰＵ１００のＶｉｎ端子に入力されるため、データバス１４０の帯域を消費することがない。第２ＧＰＵ２００から第１ＧＰＵ１００へビデオ信号を供給している間に、第１ＧＰＵ１００と第２ＧＰＵ２００の間で双方向のデータバス１４０を介した双方向のデータのやりとりを並行して行うことができる。

（２）第１ＧＰＵ１００のＶｉｎ端子が、第２ＧＰＵ２００のビデオ出力端子１３０から出力されるビデオ信号を受け取るためと、第２ＧＰＵ２００のデータ入出力インタフェース２２０から出力されるデータを受け取るために共用される場合は、第１ＧＰＵ１００と第２ＧＰＵ２００の間のデータバス１４０は、第１ＧＰＵ１００から第２ＧＰＵ２００へデータを一方向に渡す単方向バスで構成することができ、回路規模を小さくして、安価に製造することができる。

（３）第２ＧＰＵ２００から出力されるビデオ信号が第１ＧＰＵ１００に設けられたＨＤＭＩ１２０を経由して出力されるようにビデオ信号の伝送経路が設けられているため、ＨＤＭＩ１２０に設けられたＨＤＣＰ機能により、マルチグラフィックプロセッサシステム４００から外部に出力される映像信号のセキュリティを保証することができる。

（４）ビデオ信号のフォーマットやビデオ信号に対するセキュリティの方式が地域や国により異なる場合、地域別あるいは国別のビデオフォーマットやセキュリティ方式に合わせて、グラフィックチップを用意するのはコストがかかる。このような場合、第１ＧＰＵ１００のＨＤＭＩ１２０が、使用国のビデオフォーマットやセキュリティ方式に合ったビデオ出力インタフェースをもっていれば、第２ＧＰＵ２００に当該使用国のビデオ出力インタフェースがなくても、第２ＧＰＵ２００のビデオ出力をいったん、第１ＧＰＵ１００に渡すことで、第１ＧＰＵ１００のＨＤＭＩ１２０から当該使用国の形式にあったビデオ信号を出力することができる。このように、２チップ構成にしたことで、一方のグラフィックチップのビデオ信号のフォーマットなどの仕様の違いを他方のグラフィックチップにおいて吸収することが可能である。

（５）第２ＧＰＵ２００から出力されるビデオ信号を第１ＧＰＵ１００にいったん取り込むことで、第１ＧＰＵ１００においてＳＤ映像からＨＤ映像への変換、アナログ映像からデジタル映像への変換などの各種の処理を行うことができる。第１ＧＰＵ１００と第２ＧＰＵ２００で生成されるビデオ信号の品質やフォーマットなどに違いがある場合に、第１ＧＰＵ１００においてビデオ信号の品質やフォーマットを調整した上で出力することができる。これにより、異質のグラフィックプロセッサを複数搭載したマルチグラフィックプロセッサシステム４００においても、品質やフォーマットが統一されたビデオ信号を外部に出力することができる。

実施の形態３
本実施の形態のマルチグラフィックプロセッサシステム４００では、第１ＧＰＵ１００と第２ＧＰＵ２００の処理性能や機能が異なり、第１ＧＰＵ１００と第２ＧＰＵ２００の間で処理の役割分担が行われる。

第２ＧＰＵ２００は、一例として、ＤＲＡＭ混載型のグラフィックチップである。ＤＲＡＭ混載型とは、ＤＲＡＭとロジック回路を単一の半導体チップ上に集積したものであり、チップ上に搭載できるＤＲＡＭの容量には制限があるが、個別チップでは実現できない大きなメモリバンド幅を確保することができる。したがって、第２ＧＰＵ２００は、チップに搭載されたＤＲＡＭをビデオメモリとして利用することで、ビデオメモリに対する高速な読み書きが可能であり、たとえば、テクスチャの重ね描きなどビデオメモリへの読み書きを頻繁に行う描画処理に適する。

一方、第１ＧＰＵ１００は、大容量のビデオメモリ１１０とバス結合しており、メモリバンド幅は小さいが、容量が十分に大きいメモリを利用することができる。したがって、第１ＧＰＵ１００は、メモリを消費する処理に適する。また、第１ＧＰＵ１００は、メモリアクセスよりも計算パワーの方がより要求されるシェーダプログラムなどの描画処理に適する。

このような第１ＧＰＵ１００と第２ＧＰＵ２００のメモリ構成の違いを利用して、第１ＧＰＵ１００と第２ＧＰＵ２００の間で描画処理の各種の役割分担を行うことができる。たとえば、第１ＧＰＵ１００は、複雑な光の反射計算や陰影処理などを含み、演算量の多いピクセルシェーディングを行い、第２ＧＰＵ２００はメモリへの読み書きが頻繁に発生するラスタライズ処理やテクスチャマッピング処理、モーションブラーやアルファブレンディングなどの描画処理を行う。

メモリバンド幅の要求される処理を第２ＧＰＵ２００に実行させるためには、第１ＧＰＵ１００から第２ＧＰＵ２００に処理の中間結果を投げ、第２ＧＰＵ２００にメモリ集中型の処理を実行させ、処理結果だけを第１ＧＰＵ１００に戻せばよい。したがって、第１ＧＰＵ１００と第２ＧＰＵ２００の間のインタフェースのバンド幅は狭くてもかまわない。

また、第１ＧＰＵ１００と第２ＧＰＵ２００は、異なるグラフィック処理機能を有してもよい。たとえば、いずれか一方のグラフィックチップにはジオメトリ演算器が含まれ、他方のグラフィックチップはピクセル演算器が含まれるという構成や、いずれか一方のグラフィックチップには、テクスチャマッピングの専用ユニットが含まれる構成など、２つのグラフィックチップの間で搭載される処理機能の違いがあってもよい。また、２つのグラフィックチップが同じグラフィック処理機能を有していて、描画処理性能だけが異なる構成であってもよい。

第１ＧＰＵ１００をマスタＧＰＵとし、第２ＧＰＵ２００をスレーブＧＰＵとして、マスタＧＰＵが主たる描画処理を行い、スレーブＧＰＵがマスタＧＰＵの制御のもと、副次的な描画処理を行うという主従関係のある役割分担がなされてもよい。

このように、処理機能やメモリ帯域が異なる第１ＧＰＵ１００および第２ＧＰＵ２００にそれぞれのグラフィックプロセッサが得意とする処理を分担させることにより、全体の描画処理を効率良く実行することができる。

また、一方のグラフィックプロセッサにおいて処理のボトルネックが発生する場合でも、他方のグラフィックプロセッサにおいて並列に処理を進めることができる。２つのグラフィックプロセッサの仕様をプログラマに提供することで、デュアルチップ構成のマルチグラフィックプロセッサシステム４００において、適宜、グラフィックプロセッサを使い分けて描画処理の効率化を図るプログラミングが可能となる。

実施の形態４
本実施の形態のマルチグラフィックプロセッサシステム４００では、第１ＧＰＵ１００が、ＣＰＵ３００と第２ＧＰＵ２００の間で信号のプロトコルやフォーマットを変換するブリッジとして機能する。第２ＧＰＵ２００は、ブリッジである第１ＧＰＵ１００を介して、ＣＰＵ３００とのデータのやりとりが可能である。これは、第１ＧＰＵ１００は、ＣＰＵ３００とのインタフェースを設けられているグラフィックチップであるが、第２ＧＰＵ２００は、ＣＰＵ３００とのインタフェースが設けられていないグラフィックチップである場合に特に有効である。

この構成により、第２ＧＰＵ２００による描画データがＣＰＵ３００に渡されて処理された後、ＣＰＵ３００から第１ＧＰＵ１００に描画データが戻され、第１ＧＰＵ１００から描画データを出力することが可能となる。特に、第１ＧＰＵ１００にＨＤＭＩ１２０などのセキュアなビデオ出力インタフェースを設けることにより、第１ＧＰＵ１００はセキュリティ機能を内蔵したブリッジとして作用する。第１ＧＰＵ１００に設けられたビデオ出力インタフェースを変更するだけで、様々なセキュリティ方式に対応することができ、将来の仕様の変更にも容易に対処することができる。

実施の形態５
本実施の形態のマルチグラフィックプロセッサシステム４００では、第１ＧＰＵ１００は、第２ＧＰＵ２００の後継チップである。この場合、第１ＧＰＵ１００だけを搭載したシステムを提供すると、第２ＧＰＵ２００で動作するゲームなどのアプリケーションが互換性がないために実行できなくなることがある。そこで、新世代の第１ＧＰＵ１００と旧世代の第２ＧＰＵ２００の両方を搭載したマルチグラフィックプロセッサシステム４００を提供する。

これにより、旧世代のアプリケーションは第２ＧＰＵ２００において実行され、第２ＧＰＵ２００のビデオ信号を第１ＧＰＵ１００に渡して、第１ＧＰＵ１００から出力することで、アプリケーションの互換性を保つことができる。また、旧世代のアプリケーションが利用されなくなり、互換性を保つ必要がなくなると、第２ＧＰＵ２００を外し、第１ＧＰＵ１００のみの構成でシステムを提供することができる。デュアルグラフィックチップの構成を取って互換性をもたせておき、必要に応じて旧世代のグラフィックチップを外すことで、製品の提供時期やユーザのニーズなどに合わせた柔軟性のある製品構成を取ることができる。

以上、本発明を実施の形態をもとに説明した。実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。そのような変形例を説明する。

実施の形態では、２つのグラフィックプロセッサと１つの制御プロセッサを搭載したマルチグラフィックプロセッサシステム４００を説明したが、制御プロセッサは含まず、２つのグラフィックプロセッサを含む構成であってもよい。

また、実施の形態では、２つのグラフィックプロセッサをもつデュアルグラフィックプロセッサシステムを説明したが、３つ以上のグラフィックプロセッサを含む構成であってもかまわない。その場合、３つ以上のグラフィックプロセッサがパイプラインを形成し、描画処理をシーケンシャルに実行し、パイプラインにおける最後のグラフィックプロセッサが処理後のビデオ信号を最初のグラフィックプロセッサに戻し、最初のグラフィックプロセッサがビデオ信号を出力する構成であってもよい。これにより、ビデオ出力は一本化することでシステム構成の冗長性をなくすとともに、グラフィックプロセッサの数を増やして効率的な描画処理を行うことができる。

実施の形態に係るマルチグラフィックプロセッサシステムの構成図である。図１の第１ＧＰＵおよび第２ＧＰＵにおけるビデオ信号の流れを説明する図である。別の実施の形態において、図１の第１ＧＰＵおよび第２ＧＰＵにおけるビデオ信号の流れを説明する図である。

符号の説明

１００第１ＧＰＵ、１１０ビデオメモリ、１２０ＨＤＭＩ、１４０データバス、２００第２ＧＰＵ、２２０データ入出力インタフェース、２３０ＧＰＵコア、３００ＣＰＵ、３１０メインメモリ、４００マルチグラフィックプロセッサシステム。

Claims

第１のグラフィックプロセッサと第２のグラフィックプロセッサを含み、
前記第１のグラフィックプロセッサから前記第２のグラフィックプロセッサに供給されたデータが、前記第２のグラフィックプロセッサにおいて処理された後に、前記第１のグラフィックプロセッサに戻され、前記第１のグラフィックプロセッサに設けられたビデオ出力端子からビデオ信号として出力されることを特徴とするマルチグラフィックプロセッサシステム。
前記第１のグラフィックプロセッサは、ビデオ信号のセキュリティを保護するデジタルビデオ出力インタフェースを有し、前記ビデオ出力端子から出力される前記ビデオ信号は前記デジタルビデオ出力インタフェースを介して外部に出力されることを特徴とする請求項１に記載のマルチグラフィックプロセッサシステム。
前記第２のグラフィックプロセッサは、プロセッサコアとビデオメモリを１つのチップ上に集積したメモリ混載型プロセッサチップであることを特徴とする請求項１または２に記載のマルチグラフィックプロセッサシステム。
前記第１のグラフィックプロセッサは、外部のメモリとバス結合したプロセッサチップであり、前記第２のグラフィックプロセッサから前記第１のグラフィックプロセッサに戻されるデータは前記メモリに蓄積されることを特徴とする請求項１から３のいずれかに記載のマルチグラフィックプロセッサシステム。
前記第１のグラフィックプロセッサは、前記第２のグラフィックプロセッサから前記第１のグラフィックプロセッサに戻されるデータに対してさらに処理を施した後に、その処理を施した後のデータを前記ビデオ出力端子から出力することを特徴とする請求項１から４のいずれかに記載のマルチグラフィックプロセッサシステム。
前記第２のグラフィックプロセッサから前記第１のグラフィックプロセッサに戻されるデータは、画像データであり、
前記第１のグラフィックプロセッサは、前記第２のグラフィックプロセッサから戻された前記画像データの解像度を変更する処理を施すことを特徴とする請求項５に記載のマルチグラフィックプロセッサシステム。
前記第２のグラフィックプロセッサから前記第１のグラフィックプロセッサに戻されるデータは、画像データであり、
前記第１のグラフィックプロセッサは、前記第２のグラフィックプロセッサから戻された前記画像データのフレームレートを変更する処理を施すことを特徴とする請求項５または６に記載のマルチグラフィックプロセッサシステム。
前記第２のグラフィックプロセッサから前記第１のグラフィックプロセッサに戻されるデータは、ビデオ信号であり、
前記第１のグラフィックプロセッサは、前記第２のグラフィックプロセッサから戻された前記ビデオ信号のフォーマットを変換する処理を施すことを特徴とする請求項５に記載のマルチグラフィックプロセッサシステム。
データを前記第１のグラフィックプロセッサから前記第２のグラフィックプロセッサに供給していったん前記第２のグラフィックプロセッサに処理させた上で前記第１のグラフィックプロセッサに戻し、前記ビデオ出力端子から出力するモードと、データを前記第２のグラフィックプロセッサに処理させることなく、直接、前記第１のグラフィックプロセッサの前記ビデオ出力端子から出力するモードとが選択可能に構成されてなることを特徴とする請求項１から８のいずれかに記載のマルチグラフィックプロセッサシステム。
他のグラフィックプロセッサとデータを双方向でやりとりするための入出力インタフェースと、
ビデオ信号を外部に出力するためのビデオ出力端子とを含み、
前記入出力インタフェースを介して前記他のグラフィックプロセッサにデータを供給し、前記他のグラフィックプロセッサにおいて処理された後のデータを前記入出力インタフェースを介して取得し、前記ビデオ出力端子から出力することを特徴とするグラフィックプロセッサ。
第１のグラフィックプロセッサと第２のグラフィックプロセッサを含むマルチグラフィックプロセッサシステムにおける描画処理方法であって、
前記第１のグラフィックプロセッサから前記第２のグラフィックプロセッサに供給されたデータが、前記第２のグラフィックプロセッサにおいて処理された後に、前記第１のグラフィックプロセッサに戻され、前記第１のグラフィックプロセッサに設けられたビデオ出力端子から出力されることを特徴とする描画処理方法。