KR20070008420A

KR20070008420A - 멀티그래픽프로세서시스템, 그래픽프로세서 및묘화처리방법

Info

Publication number: KR20070008420A
Application number: KR1020060064930A
Authority: KR
Inventors: 토시유키 히로이; 마사아키 오카
Original assignee: 가부시키가이샤 소니 컴퓨터 엔터테인먼트
Priority date: 2005-07-12
Filing date: 2006-07-11
Publication date: 2007-01-17
Also published as: EP1746538A3; US8730247B2; CN100501770C; CN1897031A; KR100826740B1; JP4327175B2; EP1746538A2; EP1746538B1; US20070013702A1; JP2007048269A

Abstract

그래픽칩의 개발에는 유연성이 요망되고 있다.

제1GPU(100)는 외부출력용의 디지털 비디오 출력단자(134;Vout단자)를 가지고, Vout단자에서 출력된 디지털 비디오 신호는 HDMI(120)를 통해서 표시장치에 공급된다. 제1GPU(100)와 제2GPU(200)는 쌍방향에서 데이터를 교환하기 위한 데이터버스(140)에 의해서 상호접속되어 있다. 제2GPU(200)는 데이터 입출력 인터페이스(220)를 통해서 제1GPU(100)로부터 공급된 데이터에 대하여 소정의 회화 처리를 시행하고, 묘화처리 후의 데이터를 데이터 입출력 인터페이스(220)를 통해서 제1GPU(100)로 반환한다. 제1GPU(100)는 필요에 따라서 제2GPU(200)로부터 반환된 데이터를 처리하고, Vout단자로부터 HDMI(120)를 경유해서 디지털 비디오 신호를 외부출력한다.

그래픽칩, 묘화데이터, 묘화처리, 퍼스널컴퓨터, 게임

Description

멀티그래픽프로세서시스템, 그래픽프로세서 및 묘화처리방법{MULTI-GRAPHICS PROCESSOR SYSTEM, GRAPHICS PROCESSOR AND RENDERING METHOD}

도 1은 실시형태에 관한 멀티그래픽프로세서시스템의 구성도이다.

도 2는 도 1의 제1GPU 및 제2GPU에 있어서의 비디오 신호의 흐름을 설명하는 도이다.

도 3은 다른 실시형태에 있어서, 도 1의 제1GPU 및 제2GPU에 있어서의 비디오 신호의 흐름을 설명하는 도이다.

이 발명은 묘화데이터를 연산처리하는 멀티그래픽프로세서시스템, 그래픽프로세서 및 묘화처리방법에 관한다.

퍼스널 컴퓨터나 게임 전용기로 있어서, 고품질의 3차원 컴퓨터 그래픽스를 사용한 게임이나 시뮬레이션 등의 어플리케이션을 실행하거나, 실사와 컴퓨터 그래픽스를 융합시킨 영상 콘텐츠의 재생을 행하는 등, 고화질의 그래픽스의 이용이 확대되고 있다.

퍼스널 컴퓨터나 게임 전용기에 탑재되는 그래픽칩의 성능이 묘화 품질을 좌 우하기 때문에, 제조 각 회사는 새로운 성능을 앞다퉈 신세대의 그래픽칩의 개발에 주력하고 있고, 그래픽칩을 둘러싼 개발경쟁은 격화하고 있다. 또한, 고도한 그래픽스는 하드웨어 기술뿐만 아니라, 소프트웨어 기술이 융합함으로써 실현된다.

그래픽칩이 가지는 고성능의 묘화처리기능을 소프트웨어 기술을 구사해서 유효하게 활용하는 것이 묘화품질을 높이는데 있어 중요하다.

그래픽칩의 개발경쟁이 격한 와중에, 고도한 묘화처리 기능을 채용한 그래픽칩이 잇달아 개발되어, 그래픽시스템의 장래적인 발전성이나 확장성이 확보되고 있다.

한편으론, 그래픽시스템의 발전성을 확보하면서, 구세대의 프로그래밍 언어와의 호환성을 갖게 하거나, 여러 가지의 비디오 출력 포맷이나 프로토콜에 대응하는 것과 같은 유연성도 그래픽칩의 개발에는 요망되고 있다.

본 발명은 이러한 과제에 감안해 이루어진 것이며, 그 목적은 각종의 환경에 대응할 수 있는 유연성이 있는 멀티그래픽프로세서시스템을 제공하는 것에 있다.

상기 과제를 해결하기 위해서, 본 발명의 어떤 태양의 멀티그래픽프로세서시스템은 제1의 그래픽프로세서와 제2의 그래픽프로세서를 포함한다. 상기 제1의 그래픽프로세서로부터 상기 제2의 그래픽프로세서로 공급된 데이터가, 상기 제2의 그래픽프로세서에 있어서 처리된 후에, 상기 제1의 그래픽프로세서로 반환되며, 상기 제1의 그래픽프로세서에 설치된 비디오 출력단자로부터 비디오 신호로서 출력된다.

이 태양에 의하면, 2개의 그래픽프로세서를 가지는 시스템에 있어서, 비디오 신호의 출력경로를 하나로 할 수 있고, 시스템 구성을 간략화할 수 있다.

상기 제1의 그래픽프로세서는 비디오 신호의 보안을 보호하는 디지털 비디오 출력 인터페이스를 가지고, 상기 비디오 출력단자로부터 출력되는 상기 비디오 신호는 상기 디지털 비디오 출력 인터페이스를 통해서 외부로 출력되어도 좋다.

이것에 따르면, 비디오 신호의 출력경로에 있어서, 출력되는 비디오 신호의 보안을 확보할 수 있다.

상기 제2의 그래픽프로세서는 프로세서 코어와 비디오 메모리를 1개의 칩상에 집적한 메모리 혼재형 프로세서칩이라도 좋다. 이것에 따르면, 제2의 그래픽프로세서에 있어서, 메모리로의 고속 액세스가 가능하며, 메모리의 읽기쓰기가 빈번히 이루지는 처리를 고속으로 행하고, 그 처리결과를 제1의 그래픽프로세서에 공급할 수 있다.

상기 제1의 그래픽프로세서는 외부의 메모리와 버스 결합한 프로세서칩이며, 상기 제2의 그래픽프로세서로부터 상기 제1의 그래픽프로세서로 반환되는 데이터는 상기 메모리에 축적되어도 좋다. 여기에서, 제2의 그래픽프로세서로부터 제1의 그래픽프로세서로 반환되는 데이터는, 픽셀 데이터 등으로 구성되는 화상 데이터라도 좋고, 아날로그 비디오 신호 혹은 디지털 비디오 신호라도 좋다. 이것에 따르면, 제2의 그래픽프로세서로부터 반환된 묘화데이터를 비디오 메모리에 일단 기억해, 비디오 메모리에 기억된 묘화데이터에 대하여, 제1의 그래픽프로세서가 필요에 따라서 더욱 묘화 처리를 시행할 수 있다.

상기 제1의 그래픽프로세서는 상기 제2의 그래픽프로세서로부터 상기 제1의 그래픽프로세서로 반환되는 데이터에 대하여 더욱 처리를 시행한 후에, 처리를 시행한 후의 상기 데이터를 상기 비디오 출력단자로부터 출력해도 좋다. 제2의 그래픽프로세서로부터 반환된 데이터에 대하여 제1의 그래픽프로세서가 더욱 시행하는 처리로서, 예를 들면, 화상 데이터의 해상도 변경, 프레임 레이트 변경, 비디오 신호의 포맷 변환 등의 처리가 있다. 여기에서, 포맷 변환이라 함은 비디오 신호의 각종의 포맷을 변환하는 처리이며, 일예로서 NTSC, PAL, SECAM과 같은 지역이나 나라에 의한 비디오 신호의 포맷의 차이를 흡수하기 위해서, 이들의 비디오 포맷간의 변환을 행하는 처리나, 표준적인 방송용의 비디오 포맷인 SD포맷과, 하이비전 등 고정세한 방송용의 비디오 포맷인 HD포맷의 사이에서 변환을 행하는 처리 등이 있다.

데이터를 상기 제1의 그래픽프로세서로부터 상기 제2의 그래픽프로세서로 공급하여 일단 상기 제2의 그래픽프로세서에 처리시킨 다음에 상기 제1의 그래픽프로세서로 반환하고, 상기 비디오 출력단자로부터 출력하는 모드와, 데이터를 상기 제2의 그래픽프로세서에 처리시키지 않고, 직접, 상기 제1의 그래픽프로세서의 상기 비디오 출력단자로부터 출력하는 모드가 선택 가능하게 구성되어도 좋다.

본 발명의 다른 태양은 그래픽프로세서이다. 이 그래픽프로세서는 다른 그래픽프로세서와 데이터를 쌍방향에서 교환하기 위한 입출력 인터페이스와, 비디오 신호를 외부로 출력하기 위한 비디오 출력단자를 포함한다. 상기 입출력 인터페이스를 통해서 상기 다른 그래픽프로세서에 데이터를 공급하고, 상기 다른 그래픽프로 세서에 있어서 처리된 후의 데이터를 상기 입출력 인터페이스를 통해서 취득하고, 상기 비디오 출력단자로부터 출력한다.

본 발명의 또 다른 태양은 묘화처리방법이다. 이 방법은, 제1의 그래픽프로세서와 제2의 그래픽프로세서를 포함하는 멀티그래픽프로세서시스템에 있어서의 묘화처리방법이며, 상기 제1의 그래픽프로세서로부터 상기 제2의 그래픽프로세서로 공급된 데이터가, 상기 제2의 그래픽프로세서에 있어서 처리된 후에, 상기 제1의 그래픽프로세서로 반환되며, 상기 제1의 그래픽프로세서에 설치된 비디오 출력단자로부터 출력된다.

또한 이상의 구성요소의 임의의 조합, 본 발명의 표현을 방법, 프로세서, 장치, 시스템, 컴퓨터 프로그램, 데이터 구조 등의 사이에서 변환한 것 또한, 본 발명의 태양으로서 유효하다.

본 발명은 바람직한 실시형태를 참조하면서 설명한다. 이것은 본 발명의 예시에 불구하며, 그 범위를 한정하는 것은 아니다.

실시형태 1

도 1은 실시형태 1에 관한 멀티그래픽프로세서시스템(400)의 구성도이다.

멀티그래픽프로세서시스템(400)은 제1GPU(Graphic Processing Unit;100)와, 제2GPU(200)와, 비디오 메모리(110)와, CPU(Central Processing Unit;300)와, 메인메모리(310)를 포함한다.

제1GPU(100) 및 제2GPU(200)는 각각 그래픽프로세서코어를 탑재한 그래픽칩이다. 제1GPU(100)와 제2GPU(200)는 동종의 그래픽칩이라도 좋고, 서로 다른 처리 기능을 가지는 이종의 그래픽칩이라도 좋다.

제1GPU(100)는 버스 결합된 비디오 메모리(110)에 대해서 묘화데이터를 읽기쓰기할 수 있다. 제1GPU(100)와 제2GPU(200)는 데이터버스(140)에 의해 상호접속되어 있다. 이 데이터버스는, 데이터의 왕복이 가능한 쌍방향 버스로 구성되어도 좋고, 전송과 반송을 분리한 2개의 단방향 버스로 구성되어도 좋다. 제1GPU(100)와 제2GPU(200)의 쌍방의 칩 내에 데이터 입출력 인터페이스가 설치되며, 제1GPU(100)와 제2GPU(200)는 쌍방향에서 서로의 데이터를 교환할 수 있다.

제1GPU(100)가 처리하는 데이터는 데이터버스(140)를 통해서 제2GPU(200)에 전달되어 제2GPU(200)에 있어서 묘화처리를 이루어지고, 제2GPU(200)에 의한 묘화처리결과는 데이터버스(140)를 통해서 제1GPU(100)로 반환되며, 필요에 따라서 제1GPU(100)에 있어서 더욱더 묘화처리가 이루어진다.

CPU(300)는 메인메모리(310)에 기억된 프로그램을 로드해 실행하고, 메인메모리(310)에 대해서 데이터의 읽기쓰기를 행한다. 또한, CPU(300)는 멀티그래픽프로세서시스템(400) 전체를 통괄적으로 제어한다.

제1GPU(100)는 외부 인터페이스를 통해서 CPU(300)와 접속하고 있다. 이 외부 인터페이스를 통해서, 제1GPU(100)와 CPU(300)는 서로 데이터의 교환을 할 수 있다.

제1GPU(100)와 CPU(300)는 병렬로 처리를 진행시켜도 좋고, 제1GPU(100)와 CPU(300)의 사이에서 수차적으로 처리가 실행되어도 좋다. 제1GPU(100)에 의해 처리된 데이터가 CPU(300)에 전달되어, CPU(300)가 더욱 처리를 시행해도 좋고, CPU(300)에 의해 처리된 데이터가 제1GPU(100)에 전달되어, 제1GPU(100)가 더욱 처리를 시행해도 좋다.

제1GPU(100)는 비디오 신호를 외부로 출력하는 단자를 가지고, 출력된 비디오 신호는 표시장치에 공급되며, 3차원 그래픽스가 표시된다. 제2GPU(200)에는 비디오 신호를 직접 외부로 출력하는 단자는 설치되어 있지 않다.

제1GPU(100)와 제2GPU(200)는 1장의 그래픽보드 등의 기판상에 탑재되어도 좋고, 제1GPU(100)와 제2GPU(200)가 각각 별개의 기판상에 탑재되어, 2개의 기판이 커넥터에 의해 접속되는 형태라도 좋다. 혹은, CPU(300)가 탑재되는 머더보드 등의 기판상에 제1GPU(100) 및 제2GPU(200)의 적어도 하나가 탑재되는 형태라도 좋다.

CPU(300)는 여기에서는 단일의 메인프로세서로서 설명했지만, CPU(300)는, 복수의 프로세서를 포함하는 멀티프로세서 시스템이라도 좋고, 복수의 프로세서 코어를 1개의 패키지에 집적한 멀티코어프로세서라도 좋다.

도 2는, 제1GPU(100) 및 제2GPU(200)에 있어서의 데이터의 흐름을 설명하는 도이다.

제1GPU(100)는 외부출력용의 디지털 비디오 출력단자(134;"Vout단자"라고 부름)를 가지고, Vout단자로부터 출력된 디지털 비디오 신호는 HDMI(High-Definition Multimedia Interface;120)를 통해서 표시장치로 공급된다(부호 158). HDMI는, 디지털 영상 및 디지털 음성신호를 전송하기 위한 인터페이스다. HDMI에는 HDCP(High-Bandwidth Digital Content Protection)로 불리는 저작권보호기능이 있고, 디지털 콘텐츠의 시큐어한 전송이 가능하다.

제1GPU(100)와 제2GPU(200)는 쌍방향에서 데이터를 교환하기 위한 데이터버스(140)에 의해서 상호접속되어 있다. 제1GPU(100)와 제2GPU(200)의 사이에서 교환되는 데이터는, 일례로서 화상을 묘화하기 위한 RGB값이나 α값 등의 픽셀 데이터로 구성되는 묘화데이터이다.

제2GPU(200)는 제1GPU(100)의 사이에서 데이터의 교환을 위한 데이터 입출력 인터페이스(220)와, 데이터 입출력 인터페이스(220)를 통해서 취득된 데이터를 처리하는 GPU코어(230)를 내장한다. 데이터 입출력 인터페이스(220)는, 입출력되는 데이터를 버퍼링하기 위한 버퍼를 구비한다.

제1GPU(100)에 의해 처리된 데이터는, 데이터버스(140)를 통해서 제2GPU(200)의 데이터 입출력 인터페이스(220)에 건네진다(부호 150).

GPU코어(230)는 데이터 입출력 인터페이스(220)를 통해서 제1GPU(100)로부터 공급된 데이터에 대하여 소정의 묘화처리를 시행하고(부호 152), 묘화처리 후의 데이터를 데이터 입출력 인터페이스(220)를 통해서 제1GPU(100)로 반환한다(부호 154). 제1GPU(100)는 필요에 따라서 제2GPU(200)로부터 반환된 데이터를 처리하고(부호 156), Vout단자로부터 HDMI(120)를 경유해서 디지털 비디오 신호를 외부출력한다(부호 158).

제1GPU(100)는 제2GPU(200)에 있어서의 처리를 거치지 않고, Vout단자에서 출력되는 비디오 신호를 HDMI(120) 경유해서 외부의 장치로 공급하는 데이터 전송경로 이외에, 일단 제2GPU(200)에 데이터를 공급하고, 제2GPU(200)에 있어서 처리가 시행되고나서, 그 처리 후의 데이터를 제1GPU(100) 내로 반환하고, Vout단자로 부터 HDMI(120)를 경유해서 출력하는 데이터 전송경로(부호 150∼158)를 이용할 수 있다. 이들 2개의 데이터 전송경로는, 묘화처리 프로그램이나 CPU(300)에 의해 설정되는 모드에 의해 선택하거나, 전환하거나 하는 것이 가능하다.

제2GPU(200)에는 비디오 신호를 외부의 표시장치에 출력하는 인터페이스가 설치되어 있지 않기 때문에, 제2GPU(200)에서 처리된 데이터는 일단 제1GPU(100)로 반환되고나서, 필요에 따라서 제1GPU(100)에 있어서 더욱 처리를 시행되며, 제1GPU(100)측에 설치된 HDMI(120)로부터 비디오 신호가 외부의 표시장치로 출력된다.

예를 들면, 제1GPU(100)는 제2GPU(200)으로부터 공급되는 동화의 해상도를 변경하거나, 프레임레이트를 변경해도 좋다.

제1GPU(100)에 있어서 처리된 묘화데이터는 디지털 비디오 신호가 되어 Vout단자로부터 출력되며, HDMI(120)를 통해서 보안이 확보된 디지털 비디오 신호로서 출력된다.

이와 같이, 제2GPU(200)측에는 외부로의 비디오 출력단자를 설치하지 않고, 제1GPU(100)에 비디오 출력을 모으게끔 신호의 전송경로를 구성함으로써 다음과 같은 작용효과를 얻을 수 있다.

(1)만약에, 제2GPU(200)에도 외부로의 비디오 출력단자를 설치하였다고 하면, 비디오 출력을 전환하기 위한 셀렉터가 필요하게 되고, 시스템 구성이 장황해지며, 제조비용이 든다. 본 실시형태의 멀티그래픽프로세서시스템(400)에서는, 그래픽프로세서에서의 디지털 비디오 신호의 출력 인터페이스가 HDMI(120)에 단일화 되어 있기 때문에, 시스템 구성이 간소화되며, 소형화가 가능하고, 제조비용도 삭감할 수 있다.

(2)제2GPU(200)에 있어서 처리된 묘화데이터도 반드시 제1GPU(100)에 설치된 HDMI(120)를 경유해서 출력되게끔 데이터 전송경로가 설치되어 있기 때문에, HDMI(120)에 설치된 HDCP 기능에 의해, 멀티그래픽프로세서시스템(400)으로부터 외부로 출력되는 영상신호의 보안을 보증할 수 있다.

(3)제2GPU(200)에 있어서 처리된 데이터를 제1GPU(100)에 일단 받아들임으로써 제1GPU(100)에 있어서 동화상의 해상도나 프레임레이트의 변경, 안티얼라이어싱(antialiasing) 등의 각종의 처리를 행할 수 있다. 이것에 의해, 이질적인 그래픽프로세서를 복수 탑재한 멀티그래픽프로세서시스템(400)에 있어서도, 품질이 통일된 묘화데이터를 외부로 출력할 수 있다.

상기의 멀티그래픽프로세서시스템(400)의 구성에 있어서, 몇 개의 다른 형태를 취할 수 있다. 이하, 다른 실시형태를 설명한다.

실시형태 2

실시형태 1에서는 제2GPU(200)는 외부로의 비디오 출력단자를 가지지 않았지만, 실시형태 2에서는 제2GPU(200)가 비디오 출력단자(130)를 가지고, 제1GPU(100)에 비디오 입력단자(132)가 설치된다. 그 외의 구성에 대해서는 실시형태 1과 동일하며, 실시형태 1과 같은 부호를 부기하고 설명을 생략한다.

제2GPU(200)의 GPU코어(230)에 의해 처리된 묘화데이터는 비디오 신호가 되어 비디오 출력단자(130)로부터 출력되며, 제1GPU(100)의 비디오 입력단자 (132)("Vin단자"라 부름)에 입력된다(부호 160).

제2GPU(200)로부터 제1GPU(100)의 Vin단자로 공급된 비디오 신호는, 제1GPU(100)에 있어서 처리된다. 예를 들면, 제2GPU(200)가 SD(Standard Definition)영상을 출력하는 그래픽칩이며, 한편, 제1GPU(100)가 HD(High Definition)영상을 출력하는 그래픽칩인 경우, 제1GPU(100)는 제2GPU(200)로부터 공급되는 SD신호를 HD신호로 변환한다. 또한, 제2GPU(200)가 아날로그 영상신호를 출력하는 그래픽칩이며, 한편, 제1GPU(100)가 디지털 영상신호를 출력하는 그래픽칩인 경우, 제1GPU(100)는 제2GPU(200)로부터 공급되는 아날로그 영상신호를 디지털 영상신호로 변환한다.

제1GPU(100)에 있어서 변환처리된 비디오 신호는 Vout단자로부터 출력되며, HDMI(120)를 경유해서 디지털 비디오 신호가 되어서 외부로 출력된다.

제1GPU(100)의 Vin단자는 제2GPU(200)로부터 데이터를 받기 위해서 겸용되어도 좋다. 그 경우, 제1GPU(100)와 제2GPU(200)의 사이의 데이터버스(140)를 쌍방향 버스로 구성하지 않고, 제1GPU(100)로부터 제2GPU(200)로 데이터를 한방향으로 전달하기 위한 단방향 버스로 구성하는 것도 가능하다.

이와 같이 제2GPU(200)로부터 출력되는 비디오 신호를 일단 제1GPU(100)의 Vin단자에 입력하고, 제1GPU(100)의 Vout단자로부터 출력하게끔 신호의 전송경로를 구성함으로써 다음과 같은 작용효과가 얻어진다.

(1)제2GPU(200)로부터 출력되는 비디오 신호는, 데이터버스(140)를 경유하지 않고, 제1GPU(100)의 Vin단자에 입력되기 때문에, 데이터버스(140)의 대역을 소비 할 일이 없다. 제2GPU(200)로부터 제1GPU(100)로 비디오 신호를 공급하고 있는 사이에, 제1GPU(100)와 제2GPU(200)의 사이에서 쌍방향의 데이터버스(140)를 통한 쌍방향의 데이터의 교환을 병행해서 행할 수 있다.

(2)제1GPU(100)의 Vin단자가, 제2GPU(200)의 비디오 출력단자(130)로부터 출력되는 비디오 신호를 받기 위함과, 제2GPU(200)의 데이터 입출력 인터페이스(220)로부터 출력되는 데이터를 받기 위해서 공용될 경우는, 제1GPU(100)와 제2GPU(200)의 사이의 데이터버스(140)는, 제1GPU(100)로부터 제2GPU(200)에 데이터를 한 방향으로 전달하는 단방향 버스로 구성할 수 있고, 회로규모를 작게 해서, 저가로 제조할 수 있다.

(3)제2GPU(200)로부터 출력되는 비디오 신호가 제1GPU(100)에 설치된 HDMI(120)를 경유해서 출력되게끔 비디오 신호의 전송경로가 설치되어 있기 때문에, HDMI(120)에 설치된 HDCP 기능에 의해, 멀티그래픽프로세서시스템(400)으로부터 외부로 출력되는 영상신호의 보안을 보증할 수 있다.

(4)비디오 신호의 포맷이나 비디오 신호에 대한 보안의 방식이 지역이나 나라에 의해 다른 경우, 지역별 혹은 국가별의 비디오 포맷이나 보안 방식에 맞춰서, 그래픽칩을 준비하는 것은 가격이 든다. 이와 같은 경우, 제1GPU(100)의 HDMI(120)가, 사용국의 비디오 포맷이나 보안 방식에 맞는 비디오 출력 인터페이스를 가지고 있으면, 제2GPU(200)에 해당 사용국의 비디오 출력 인터페이스가 없어도, 제2GPU(200)의 비디오 출력을 일단 제1GPU(100)에 전달함으로써, 제1GPU(100)의 HDMI(120)로부터 해당 사용국의 형식에 맞는 비디오 신호를 출력할 수 있다. 이와 같이, 2칩 구성으로 함으로써, 일방의 그래픽칩의 비디오 신호의 포맷 등의 사양의 차이를 타방의 그래픽칩에 있어서 흡수하는 것이 가능하다.

(5)제2GPU(200)로부터 출력되는 비디오 신호를 제1GPU(100)에 일단 받아들임으로써 제1GPU(100)에 있어서 SD영상으로부터 HD영상으로의 변환, 아날로그 영상으로부터 디지털 영상으로의 변환 등의 각종의 처리를 행할 수 있다. 제1GPU(100)와 제2GPU(200)에서 생성되는 비디오 신호의 품질이나 포맷 등에 차이가 있는 경우에, 제1GPU(100)에 있어서 비디오 신호의 품질이나 포맷을 조정한 다음에 출력할 수 있다. 이것에 의해, 이질적인 그래픽프로세서를 복수 탑재한 멀티그래픽프로세서시스템(400)에 있어서도, 품질이나 포맷이 통일된 비디오 신호를 외부로 출력할 수 있다.

실시형태 3

본 실시형태의 멀티그래픽프로세서시스템(400)에서는 제1GPU(100)와 제2GPU(200)의 처리성능이나 기능이 다르고, 제1GPU(100)와 제2GPU(200)의 사이에서 처리의 역할분담이 행해진다.

제2GPU(200)는 일예로서, DRAM 혼재형의 그래픽칩이다. DRAM 혼재형이라 함은 DRAM와 로직회로를 단일의 반도체 칩상에 집적한 것이며, 칩상에 탑재할 수 있는 DRAM의 용량에는 제한이 있지만, 개별칩에서는 실현할 수 없는 큰 메모리 밴드폭을 확보할 수 있다. 따라서, 제2GPU(200)는 칩에 탑재된 DRAM를 비디오 메모리로서 이용함으로써 비디오 메모리에 대한 고속의 읽기쓰기가 가능하며, 예를 들면, 텍스쳐의 오버레이 등 비디오 메모리로의 읽기쓰기를 빈번하게 행하는 묘화처리에 적합한다.

한편, 제1GPU(100)는 대용량의 비디오 메모리(110)와 버스결합하고 있으며, 메모리밴드폭은 작지만, 용량이 충분히 큰 메모리를 이용할 수 있다. 따라서, 제1GPU(100)는 메모리를 소비하는 처리에 적합한다. 또한, 제1GPU(100)는 메모리액세스보다도 계산파워쪽이 보다 요구되는 셰이더 프로그램(sader program) 등의 묘화처리에 적합한다.

이와 같은 제1GPU(100)와 제2GPU(200)의 메모리 구성의 차이를 이용해, 제1GPU(100)와 제2GPU(200)의 사이에서 묘화처리의 각종의 역할분담을 행할 수 있다. 예를 들면, 제1GPU(100)는 복잡한 빛의 반사계산이나 음영처리 등을 포함하고, 연산량이 많은 픽셀 셰이딩을 행하고, 제2GPU(200)는 메모리로의 읽기쓰기가 빈번하게 발생하는 래스터화 처리나 텍스처 매핑처리, 모션블러(motion blur)나 알파블렌딩(alpha blending) 등의 묘화처리를 행한다.

메모리 밴드폭이 요구되는 처리를 제2GPU(200)에 실행시키기 위해서는 제1GPU(100)에서 제2GPU(200)에 처리의 중간결과를 날리고, 제2GPU(200)에 메모리 집중형의 처리를 실행시켜, 처리결과만을 제1GPU(100)로 반환시켜면 된다. 따라서, 제1GPU(100)와 제2GPU(200)의 사이의 인터페이스의 밴드폭은 좁아도 상관없다.

또한, 제1GPU(100)와 제2GPU(200)는 다른 그래픽 처리기능을 가져도 좋다.

예를 들면, 어느 일방의 그래픽칩에는 기하학 연산기가 포함되며, 타방의 그래픽칩은 픽셀 연산기가 포함되는 구성이나, 어느 일방의 그래픽칩에는 텍스처 매핑의 전용 유닛이 포함되는 구성 등, 2개의 그래픽칩의 사이에서 탑재되는 처리기능의 차 이가 있어도 좋다. 또한, 2개의 그래픽칩이 같은 그래픽 처리기능을 가지고 있고, 묘화처리성능만이 다른 구성이라도 좋다.

제1GPU(100)를 마스터 GPU로 하고, 제2GPU(200)를 슬레이브 GPU로 하고, 마스터 GPU가 주요한 묘화처리를 행하고, 슬레이브 GPU가 마스터 GPU의 제어 하에, 부차적인 묘화처리를 행한다는 주종관계가 있는 역할분담이 이루어져도 좋다.

이와 같이, 처리기능이나 메모리 대역이 다른 제1GPU(100) 및 제2GPU(200)에 각각의 그래픽프로세서가 특기로 하는 처리를 분담시킴으로써 전체의 묘화처리를 효율 좋게 실행할 수 있다.

또한, 일방의 그래픽프로세서에 있어서 처리의 바틀넥(bottleneck)이 발생할 경우라도, 타방의 그래픽프로세서에 있어서 병렬로 처리를 진행시킬 수 있다. 2개의 그래픽프로세서의 사양을 프로그래머에 제공함으로써 듀얼칩 구성의 멀티그래픽프로세서시스템(400)에 있어서, 적절하게 그래픽프로세서를 분리 사용하여 묘화처리의 효율화를 꾀하는 프로그래밍이 가능하게 된다.

실시형태 4

본 실시형태의 멀티그래픽프로세서시스템(400)에서는 제1GPU(100)가, CPU(300)와 제2GPU(200)의 사이에서 신호의 프로토콜이나 포맷을 변환하는 브리지로서 기능한다. 제2GPU(200)는 브리지인 제1GPU(100)를 통하고, CPU(300)와의 데이터의 교환이 가능하다. 이것은, 제1GPU(100)는 CPU(300)와의 인터페이스가 설치되어 있는 그래픽칩이지만, 제2GPU(200)는 CPU(300)와의 인터페이스가 설치되어 있지 않은 그래픽칩인 경우에 특히 유효하다.

이 구성에 의해, 제2GPU(200)에 의한 묘화데이터가 CPU(300)에 전달되어 처리된 후, CPU(300)로부터 제1GPU(100)에 묘화데이터가 반환되며, 제1GPU(100)로부터 묘화데이터를 출력하는 것이 가능해진다. 특히, 제1GPU(100)에 HDMI(120) 등의 시큐어한 비디오 출력 인터페이스를 설치함으로써, 제1GPU(100)는 보안기능을 내장한 브리지로서 작용한다. 제1GPU(100)에 설치된 비디오 출력 인터페이스를 변경하는 것만으로, 여러 가지 보안방식에 대응할 수 있고, 장래의 사양의 변경에도 용이하게 대처할 수 있다.

실시형태 5

본 실시형태의 멀티그래픽프로세서시스템(400)에서는 제1GPU(100)는 제2GPU(200)의 후계칩이다. 이 경우, 제1GPU(100)만을 탑재한 시스템을 제공하면, 제2GPU(200)에서 동작하는 게임 등의 어플리케이션이 호환성이 없기 때문에 실행할 수 없게 되는 일이 있다. 그래서 신세대의 제1GPU(100)와 구세대의 제2GPU(200)의 양방을 탑재한 멀티그래픽프로세서시스템(400)을 제공한다.

이것에 의해, 구세대의 어플리케이션은 제2GPU(200)에 있어서 실행되며, 제2GPU(200)의 비디오 신호를 제1GPU(100)에 전달하고, 제1GPU(100)로부터 출력함으로써 어플리케이션의 호환성을 유지할 수 있다. 또한, 구세대의 어플리케이션이 이용되지 않게 되고, 호환성을 유지할 필요가 없게 되면, 제2GPU(200)를 떼어내고, 제1GPU(100)만의 구성으로 시스템을 제공할 수 있다. 듀얼그래픽칩의 구성을 취해서 호환성을 갖춰놓고, 필요에 따라서 구세대의 그래픽칩을 떼어냄으로써 제품의 제공시기나 유저의 니즈 등에 맞춘 유연성이 있는 제품구성을 취할 수 있다.

이상, 본 발명을 실시형태를 바탕으로 설명하였다. 실시형태는 예시이며, 그것들의 각 구성요소나 각 처리 프로세스의 조합에 여러 가지의 변형예가 가능한 점, 또한 그러한 변형예도 본 발명의 범위에 있는 것은 당업자에게 이해될 부분이다. 그와 같은 변형예를 설명한다.

실시형태에서는 2개의 그래픽프로세서와 1개의 제어 프로세서를 탑재한 멀티그래픽프로세서시스템(400)을 설명하였지만, 제어 프로세서는 포함하지 않고, 2개의 그래픽프로세서를 포함하는 구성이라도 좋다.

또한, 실시형태에서는 2개의 그래픽프로세서를 가지는 듀얼그래픽프로세서시스템를 설명하였지만, 3개 이상의 그래픽프로세서를 포함하는 구성이라도 상관없다. 그 경우, 3개 이상의 그래픽프로세서가 파이프라인을 형성하고, 묘화처리를 연속적으로 실행하고, 파이프라인에 있어서의 최후의 그래픽프로세서가 처리 후의 비디오 신호를 최초의 그래픽프로세서로 반환해, 최초의 그래픽프로세서가 비디오 신호를 출력하는 구성이라도 좋다. 이것에 의해, 비디오 출력은 단일화함으로써 시스템 구성의 장황성을 없애는 동시에, 그래픽프로세서의 수를 증가시켜 효율적인 묘화처리를 행할 수 있다.

본 발명에 의하면, 유연성에 풍부한 멀티그래픽프로세서시스템을 제공할 수 있다.

Claims

제1의 그래픽프로세서와 제2의 그래픽프로세서를 포함하고,

상기 제1의 그래픽프로세서로부터 상기 제2의 그래픽프로세서로 공급된 데이터가, 상기 제2의 그래픽프로세서에 있어서 처리된 후에, 상기 제1의 그래픽프로세서로 반환되며, 상기 제1의 그래픽프로세서에 설치된 비디오 출력단자로부터 비디오 신호로서 출력되는 것을 특징으로 하는 멀티그래픽프로세서시스템.
제1항에 있어서, 상기 제1의 그래픽프로세서는, 비디오 신호의 보안을 보호하는 디지털 비디오 출력 인터페이스를 가지고, 상기 비디오 출력단자로부터 출력되는 상기 비디오 신호는 상기 디지털 비디오 출력 인터페이스를 통해서 외부로 출력되는 것을 특징으로 하는 멀티그래픽프로세서시스템.
제1항에 있어서, 상기 제2의 그래픽프로세서는, 프로세서 코어와 비디오 메모리를 1개의 칩상에 집적한 메모리 혼재형 프로세서칩인 것을 특징으로 하는 멀티그래픽프로세서시스템.
제1항에 있어서, 상기 제1의 그래픽프로세서는 외부의 메모리와 버스 결합한 프로세서칩이며, 상기 제2의 그래픽프로세서로부터 상기 제1의 그래픽프로세서로 반환되는 데이터는 상기 메모리에 축적되는 것을 특징으로 하는 멀티그래픽프로세 서시스템.
제1항에 있어서, 상기 제1의 그래픽프로세서는 상기 제2의 그래픽프로세서로부터 상기 제1의 그래픽프로세서로 반환되는 데이터에 대해서 더욱 처리를 시행한 후에, 그 처리를 시행한 후의 데이터를 상기 비디오 출력단자로부터 출력하는 것을 특징으로 하는 멀티그래픽프로세서시스템.
제5항에 있어서, 상기 제2의 그래픽프로세서로부터 상기 제1의 그래픽프로세서로 반환되는 데이터는, 화상 데이터이며,

상기 제1의 그래픽프로세서는, 상기 제2의 그래픽프로세서로부터 반환된 상기 화상 데이터의 해상도를 변경하는 처리를 시행하는 것을 특징으로 하는 멀티그래픽프로세서시스템.
제5항에 있어서, 상기 제2의 그래픽프로세서로부터 상기 제1의 그래픽프로세서로 반환되는 데이터는, 화상 데이터이며,

상기 제1의 그래픽프로세서는, 상기 제2의 그래픽프로세서로부터 반환된 상기 화상 데이터의 프레임 레이트를 변경하는 처리를 시행하는 것을 특징으로 하는 멀티그래픽프로세서시스템.
제5항에 있어서, 상기 제2의 그래픽프로세서로부터 상기 제1의 그래픽프로세 서로 반환되는 데이터는, 비디오 신호이며,

상기 제1의 그래픽프로세서는, 상기 제2의 그래픽프로세서로부터 반환된 상기 비디오 신호의 포맷을 변환하는 처리를 시행하는 것을 특징으로 하는 멀티그래픽프로세서시스템.
제1항에 있어서, 데이터를 상기 제1의 그래픽프로세서로부터 상기 제2의 그래픽프로세서로 공급해서 일단 상기 제2의 그래픽프로세서에 처리시킨 다음에 상기 제1의 그래픽프로세서로 반환하고, 상기 비디오 출력단자로부터 출력하는 모드와, 데이터를 상기 제2의 그래픽프로세서에 처리시키지 않고, 직접, 상기 제1의 그래픽프로세서의 상기 비디오 출력단자로부터 출력하는 모드가 선택 가능하게 구성되어 이루어지는 것을 특징으로 하는 멀티그래픽프로세서시스템.
다른 그래픽프로세서와 데이터를 쌍방향에서 교환하기 위한 입출력 인터페이스와,

비디오 신호를 외부로 출력하기 위한 비디오 출력단자를 포함하고,

상기 입출력 인터페이스를 통해서 상기 다른 그래픽프로세서에 데이터를 공급하고, 상기 다른 그래픽프로세서에 있어서 처리된 후의 데이터를 상기 입출력 인터페이스를 통해서 취득하고, 상기 비디오 출력단자로부터 출력하는 것을 특징으로 하는 그래픽프로세서.
제10항에 있어서, 비디오 신호의 보안을 보호하는 디지털 비디오 출력 인터페이스를 더 포함하고, 상기 비디오 출력단자로부터 출력되는 상기 비디오 신호는 상기 디지털 비디오 출력 인터페이스를 통해서 외부로 출력되는 것을 특징으로 하는 그래픽프로세서.
제10항에 있어서, 상기 다른 그래픽프로세서는, 프로세서 코어와 비디오 메모리를 1개의 칩상에 집적한 메모리 혼재형 프로세서칩인 것을 특징으로 하는 그래픽프로세서.
제10항에 있어서, 상기 그래픽프로세서는, 외부의 메모리와 버스 결합한 프로세서칩이며, 상기 입출력 인터페이스를 통해서 취득되는 상기 다른 그래픽프로세서에 있어서 처리된 후의 데이터는, 상기 메모리에 축적되는 것을 특징으로 하는 그래픽프로세서.
제10항에 있어서, 상기 그래픽프로세서는, 상기 다른 그래픽프로세서로부터 상기 입출력 인터페이스를 통해서 취득되는 데이터에 대해서 더욱 처리를 시행한 후에, 그 처리를 시행한 후의 데이터를 상기 비디오 출력단자로부터 출력하는 것을 특징으로 하는 그래픽프로세서.
제14항에 있어서, 상기 다른 그래픽프로세서로부터 상기 입출력 인터페이스 를 통해서 취득되는 데이터는, 화상 데이터이며,

상기 그래픽프로세서는, 상기 다른 그래픽프로세서로부터 취득된 상기 화상 데이터의 해상도를 변경하는 처리를 시행하는 것을 특징으로 하는 그래픽프로세서.
제14항에 있어서, 상기 다른 그래픽프로세서로부터 상기 입출력 인터페이스를 통해서 취득되는 데이터는, 화상 데이터이며,

상기 그래픽프로세서는, 상기 다른 그래픽프로세서로부터 취득된 상기 화상 데이터의 프레임레이트를 변경하는 처리를 시행하는 것을 특징으로 하는 그래픽프로세서.
제14항에 있어서, 상기 다른 그래픽프로세서로부터 상기 입출력 인터페이스를 통해서 취득되는 데이터는, 비디오 신호이며,

상기 그래픽프로세서는, 상기 다른 그래픽프로세서로부터 취득된 상기 비디오 신호의 포맷을 변환하는 처리를 시행하는 것을 특징으로 하는 그래픽프로세서.
제10항에 있어서, 데이터를 상기 다른 그래픽프로세서로 공급해서 일단 상기 다른 그래픽프로세서에 처리시킨 다음에, 상기 입출력 인터페이스를 통해서 처리 후의 상기 데이터를 취득하고, 상기 비디오 출력단자로부터 출력하는 모드와, 데이터를 상기 다른 그래픽프로세서에 처리시키지 않고, 직접, 상기 비디오 출력단자로부터 출력하는 모드가 선택 가능하게 구성되어 이루어지는 것을 특징으로 하는 그 래픽프로세서.
제1의 그래픽프로세서와 제2의 그래픽프로세서를 포함하는 멀티그래픽프로세서시스템에 있어서의 묘화처리방법이며,

상기 제1의 그래픽프로세서로부터 상기 제2의 그래픽프로세서로 공급된 데이터가, 상기 제2의 그래픽프로세서에 있어서 처리된 후에, 상기 제1의 그래픽프로세서로 반환되며, 상기 제1의 그래픽프로세서에 설치된 비디오 출력단자로부터 출력되는 것을 특징으로 하는 묘화처리방법.