JP2003177958A - 特殊メモリデバイス - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】特定用途向け信号処理ユニット（ＡＳＳＰＵ）
および主処理ユニットが同時にメモリにアクセス可能な
メモリを提供する。 【解決手段】少なくとも１つの特殊メモリバンクおよび
少なくとも１つの通常メモリバンクを含むメモリモジュ
ールと、少なくとも１つの特殊メモリバンクへのアクセ
スを行うＡＳＳＰＵと、少なくとも１つの特殊メモリバ
ンクおよび少なくとも１つの通常メモリバンクへの外部
主処理ユニットのアクセスを可能にするバスインタフェ
ースと、主処理ユニットによる少なくとも１つの通常メ
モリバンクの少なくとも１つのアクセスと同時に、ＡＳ
ＳＰＵによる少なくとも１つの特殊メモリバンクの少な
くとも１つのアクセスを可能にするトラフィック管理ユ
ニット（ＴＭＵ）を含む特殊メモリデバイス。

Description

【発明の詳細な説明】

【０００１】［発明の属する技術分野］本発明は、並列
処理に関する。

【０００２】［従来の技術］図１は、以下のモジュー
ル、すなわち、ＣＰＵ１１０、カラーＬＣＤモジュール
１２０、カメラ１２５、キーパッド１３０、ＣＰＵメモ
リ１４０、モデム１５０（たとえば、ＤＳＰを備えたモ
デム）、ＲＦトランシーバ１６０、フラッシュメモリ１
７０、ＥＰＲＯＭ１８０、ＳＩＭカード１９０およびオ
ーディオコーデック１０５を含む、ビデオ機能を備えた
携帯電話を具体化する従来技術のＣＰＵ搭載システム１
００のブロック図を示す。動作中、ＲＦトランシーバ１
６０およびモデム１５０を介して、受信されたビデオお
よび／またはグラフィックデータが受信され、ＣＰＵ１
１０により処理される。ＣＰＵ１１０は、処理中一時的
な記憶を行なうメモリ１４０に、ビデオおよび／または
グラフィックデータを転送する。処理されたデータは、
ＬＣＤ１２０に出力される。発信されるビデオおよび／
またはグラフィックデータがカメラ１２５から受信さ
れ、ＣＰＵ１１０により処理される。ＣＰＵ１１０は、
処理中一時的な記憶を行なうメモリ１４０に、ビデオお
よび／またはグラフィックデータを転送する。処理され
たデータは、モデム１５０およびＲＦトランシーバ１６
０を介して送信される。フラッシュメモリ１７０および
ＥＰＲＯＭ１８０は、ＣＰＵプログラムおよび定数パラ
メータを格納する。

【０００３】ビデオ機能を働かせるために、ＣＰＵ１１
０には、ビデオおよびグラフィックを取り扱うソフトウ
ェアが設けられなければならない。ＣＰＵ１１０用に特
別な命令（マルチメディア拡張命令と呼ばれることが多
い）が設計され、ビデオ／グラフィック命令が、他の命
令に連続して実行される。さらに、ビデオ機能をもたな
いシステムのＣＰＵと比較した場合、リアルタイム要求
を満たすように、ＣＰＵ１１０の周波数は大きいもので
なければならない。増大されたクロック周波数は、電力
消費量を比例的に増大させる。

【０００４】電力損失のさらなる原因として、ＣＰＵ１
１０のＩＣとメモリ１４０のＩＣ間の入力／出力ピン
（相互接続）間でのデータ転送があげられる。この種の
データトラフィックは、入力／出力バッファでの大容量
負荷の充電／放電を伴うため、電力消費量が多くなる。
定量的に、メモリＩＣ１４０の入力／出力ピンで消費さ
れる電力量は、以下の式で表される。 Ｐ₁＝Ｐ_ID＋Ｐ_IC （式中、Ｐ_IDは、データピンで消費される電力であり、
Ｐ_ICは、制御およびアドレスピンで浪費される電力であ
る。）典型的に、前者は、後者よりもかなり大きいもの
である。また、 Ｐ_ID＝Ｃ_IO ^*Ｖ_IO ^2*０．５^*Ｂ_IO （式中、Ｃ_IOは、外部データバスの負荷容量（ファラッ
ド）であり、Ｖ_IOは、メモリデバイスのＩ／Ｏの供給電
圧（ボルト）であり、Ｂ_IOは、データバスでのトランザ
クション（データ処理）の有効帯域幅（ビット／秒）で
ある。）

【０００５】たとえば、典型的なＤＲＡＭメモリＩＣの
場合、消費電力は、以下の値に近似し得る。 Ｃ_IO＝１０^*１０^-12ファラッド Ｖ_IO＝２．５ボルト Ｂ_IO＝２００^*１０⁶ビット／秒 Ｐ_ID＝１０^*１０^-12*２．５^2*０．５^*２００^*１０⁶＝
６．２５ｍＷ 故に、Ｐ₁＞６．２５ｍＷ

【０００６】図２に示すビデオ機能を備えた携帯電話の
別の従来技術のシステム２００において、ＣＰＵ２１０
と同じダイ（チップ）上に、ビデオおよびグラフィック
タスクを取り扱う信号処理コア２１５が埋め込まれてい
る。ビデオおよびグラフィックタスクがコア２１５によ
り取り扱われるため、ＣＰＵ２１０のクロック周波数
を、ビデオ機能をもたない携帯電話のＣＰＵの周波数よ
り高くする必要がないため、ビデオ機能により増大した
周波数により浪費されてきた電力が節約される。しかし
ながら、このような状況下でも、システム２００は、電
力消費量の見地からあまり効率的なものではない。その
理由として、ＣＰＵ２１０およびコア２１５を含むＩＣ
が、メモリ１４０と大量のデータを交換しあうことに変
わりはないため、ＣＰＵ２１０のＩＣとメモリ１４０の
ＩＣとのあいだの相互接続間で、大量の電力量（上記近
似値を参照）を消費する。

【０００７】図３Ａは、ビデオ機能を備えた携帯電話の
別の従来技術のシステム３００を示す。ＣＰＵ３１０の
外部には、一般用途向けまたは特定用途向けのディジタ
ル信号プロセッサ（ＤＳＰ）３８５が配置される。ＤＳ
Ｐ３８５は、ビデオおよびグラフィックタスクを取り扱
い、その間、ＣＰＵ３１０は、他のタスクを取り扱う。
したがって、ビデオ機能をもたない携帯電話のＣＰＵと
比較した場合、ＣＰＵ３１０のクロック周波数を上げる
必要がない。しかしながら、ＤＳＰ３８５は、たとえ
ば、ＤＲＡＭまたはＲＡＭ３９５などの追加のメモリ３
９５を必要とし、これは、ＤＳＰ３８５内に埋め込まれ
るか、または、ＤＳＰ３８５の外部にある既成のメモリ
ＩＣとして配置され、ＤＳＰ３８５に接続され得る。

【０００８】図３Ｂは、（図３Ａの）ＤＳＰ３８５およ
び（Ｄ）ＲＡＭ３９５を特定用途向けＣＰＵ３８０およ
びＳＤＲＡＭ３９０に置き換えた同様のシステム３２０
を示す。

【０００９】システム１００および２００と比較した場
合、システム３００および３２０のＩＣの総数は共に多
いため、サイズおよびコストが増大する。また、システ
ム３００および３２０は、ＣＰＵ３１０とメモリ１４０
とのあいだ、ＣＰＵ３１０とＤＳＰ３８５または特定用
途向けＣＰＵ３８０とのあいだ、およびＤＳＰ３８５ま
たは特定用途向けＣＰＵ３８０とメモリ３９５または３
９０とのあいだで、データを移動させなければならない
ことから、大量の電力が消費されるため、電力効率が悪
い。ＤＳＰ３８５または特定用途向けＣＰＵ３８０とメ
モリ３９５または３９０とのあいだのデータ転送は、典
型的に（必然的ではないが）、システム３００および３
２０に対して上記にあげたデータ転送の最も高いトラフ
ィックであり、ビデオ圧縮／伸張アルゴリズムがデータ
への複数のアクセスを要求するため、電力を最も浪費す
る。

【００１０】また、ＣＰＵメモリに埋め込まれたプロセ
ッサを含む関連技術のシステムがある。

【００１１】Ｄｏｗｌｉｎｇの米国特許第６，０２６，
４７８号には、ＶＬＩＷ ＣＰＵのＤＲＡＭとしても機
能するＤＲＡＭ内蔵ＶＬＩＷ拡張プロセッサに接続され
るＶＬＩＷ（超長命令語）プロセッサが記載されてい
る。米国特許第６，０２６，４７８号は、命令レベルで
ＣＰＵとエンベデッドＤＲＡＭプロセッサとのあいだで
タスクの割り当てを分割する。

【００１２】命令レベルでプログラムを分割すること
で、ＣＰＵとエンベデッドＤＲＡＭプロセッサとのあい
だでデータ（この場合の「データ」は命令を含む）を交
換する量は、通常のＣＰＵ−ＤＲＡＭの例に対して一定
量減少する。このシステムの欠点は、要求される複雑性
にある。たとえば、エンベデッドメモリ処理ユニット
は、ＣＰＵにより同時に実行される命令ストリームを感
知する必要があり、エンベデッドメモリ処理ユニット
は、ＣＰＵの命令キャッシュを共有する必要がある。さ
らに、命令レベルでの実行を同期するために、ＣＰＵと
ＤＲＡＭとのあいだのデータ交換量は著しいものであ
る。

【００１３】Ｉｏｂｓｔ等の米国特許第５，３９６，６
４１号には、ＤＲＡＭと一体化した単一命令複数データ
（ＳＩＭＤ）および複数命令複数データ（ＭＩＭＤ）プ
ロセッサが記載されている。各タイプのプロセッサは、
外部ＤＲＡＭインタフェースを有する（すなわち、ＤＲ
ＡＭは、共通のＤＲＡＭとしてアクセスされ得る）。し
かしながら、外部「ホスト」からエンベデッドプロセッ
サを動作させる追加の制御ラインがある。

【００１４】さらに、米国特許第５，３９６，６４１号
に開示されている発明は、同時に起こる内部処理および
外部データ転送をサポートしていない。メモリアクセス
サイクルがないときにのみ、内部計算サイクルが起こり
得る。このようなアプローチをとるかぎり、エンベデッ
ドＤＲＡＭプロセッサを、同時にエンベデッドＤＲＡＭ
を主メモリとして使用するＣＰＵとして使用することが
できない。

【００１５】Ｐａｗａｔｅ等の米国特許第５，６７８，
０２１号には、データ記憶領域と処理コアを含み、デー
タ記憶領域に格納された命令を実行するスマートメモリ
が開示されている。スマートメモリは、外部からは標準
的なメモリデバイスとして直接アクセス可能なものであ
る。しかしながら、スマートメモリは、同時に起こる内
部処理および外部データ転送をサポートしていない。メ
モリアクセスサイクルがないときにのみ、内部計算サイ
クルが起こり得る。このようなアプローチをとるかぎ
り、処理コアをデータ記憶領域を主メモリとして使用す
るＣＰＵとして同時に使用することができない。

【００１６】当技術で必要とされているものは、エンベ
デッドＡＳＳＰＵ（特定用途向け信号処理ユニット）お
よび主処理ユニットが同時にメモリにアクセス可能な論
理エンベデッドメモリである。

【００１７】［発明の開示］本発明により、少なくとも
１つの特殊メモリバンクおよび少なくとも１つの通常メ
モリバンクを含む少なくとも２つの別々のメモリバンク
を含んだメモリモジュールと、メモリモジュールと同じ
ダイ上に埋め込まれ、内部バスを介して少なくとも１つ
の特殊メモリバンクへの読取り／書込みアクセスを有
し、少なくとも１つの予め決定されたタスクを実行する
ように構成された特定用途向け信号処理ユニットＡＳＳ
ＰＵと、ＡＳＳＰＵにより実行可能な少なくとも１つの
所定のタスクの少なくとも１つに関連するデータに対し
て、少なくとも１つの特殊メモリバンクへの外部の主処
理ユニットのアクセスを可能にし、少なくとも１つの通
常メモリバンクへの主処理ユニットのアクセスを可能に
する、外部主処理ユニットをメモリモジュールに結合す
るバスインタフェースと、および主処理ユニットによる
少なくとも１つの通常メモリバンクの少なくとも１つへ
のアクセスと同時に、ＡＳＳＰＵによる少なくとも１つ
の特殊バンクの少なくとも１つへのアクセスを可能にす
るトラフィック管理ユニットＴＭＵとを含む特殊メモリ
が提供される。

【００１８】本発明により、主処理ユニットと、メモリ
モジュールと同じダイ上に埋め込まれた特定用途向け信
号処理ユニットＡＳＳＰＵとのあいだでメモリモジュー
ルのメモリを共有する方法であり、メモリモジュールに
は、主処理ユニットとＡＳＳＰＵにより共有される少な
くとも１つのバンクと、主処理ユニットによりアクセス
可能な少なくとも１つの通常バンクとが含まれるメモリ
共有方法であって、ＡＳＳＰＵにより実行可能な所定の
タスクに関連するデータに対して、主処理ユニットおよ
びＡＳＳＰＵにより共有されるメモリモジュールのバン
クへのアクセスを主処理ユニットが所望するかを決定す
ることと、決定が、メモリモジュールの非共有（通常）
バンクへのアクセスを主処理ユニットが所望することで
あれば、主処理ユニットによる非共有バンクへのアクセ
スを可能にし、共有バンクへのＡＳＳＰＵのアクセスを
同時に可能にすることとを含む方法がさらに提供され
る。

【００１９】さらに、本発明により、少なくとも１つの
特殊メモリバンクを含むメモリモジュールと、メモリモ
ジュールと同じダイ上に埋め込まれ、内部バスを介して
少なくとも１つの特殊メモリバンクへの読取り／書込み
アクセスを有し、少なくとも１つの予め決定されたタス
クを実行するように構成された特定用途向け信号処理ユ
ニットＡＳＳＰＵと、少なくとも１つの特殊バンクの少
なくとも１つのアドレスにマッピングされるＡＳＳＰＵ
の少なくとも１つのレジスタへの主処理ユニットのアク
セスを可能にする、主処理ユニットをメモリモジュール
に結合するバスインタフェースと、および少なくとも１
つのレジスタの少なくとも１つへの主処理ユニットによ
るアクセスと、少なくとも１つのアドレスの少なくとも
１つを含む少なくとも１つの特殊メモリバンクの少なく
とも１つへのＡＳＳＰＵによるアクセスとを同時に可能
にするトラフィック管理ユニットＴＭＵとを含む特殊メ
モリが提供される。

【００２０】さらに、本発明により、主処理ユニット
と、メモリモジュールと同じダイ上に埋め込まれ、少な
くとも１つの所定のタスクを実行するように構成された
特定用途向け信号処理ユニットＡＳＳＰＵとのあいだで
メモリモジュールのメモリを共有する方法であり、メモ
リモジュールには、少なくとも１つの特殊メモリバンク
が含まれるメモリ共有方法であって、少なくとも１つの
特殊メモリバンクの１つにある少なくとも１つの所定の
アドレスの１つへのアクセスを主処理ユニットが所望す
るかを決定することと、決定が、少なくとも１つの特殊
バンクの１つにある少なくとも１つの所定のアドレスの
１つへのアクセスを主処理ユニットが所望することであ
れば、主処理ユニットによる１つのアドレスへマッピン
グされるＡＳＳＰＵの少なくとも１つのレジスタへのア
クセスを可能にすることと、主処理ユニットのアクセス
中、ＡＳＳＰＵが所望すれば、１つのアドレスを含む１
つの特殊バンクへのＡＳＳＰＵのアクセスを可能にする
こととを含む方法が提供される。

【００２１】本発明により、主処理ユニットと、メモリ
モジュールと同じダイ上に埋め込まれ、少なくとも１つ
の所定のタスクを実行するように構成された特定用途向
け信号処理ユニットＡＳＳＰＵとのあいだでメモリモジ
ュールのメモリを共有する方法であり、メモリモジュー
ルには、少なくとも１つの特殊メモリバンクが含まれる
メモリ共有方法であって、少なくとも１つの特殊メモリ
バンクの１つへのアクセスを主処理ユニットが所望する
かを決定することと、決定が、少なくとも１つの特殊バ
ンクの１つへのアクセスを主処理ユニットが所望するこ
とであれば、１つの特殊バンクへの主処理ユニットの間
接的なアクセスを可能にすることと、主処理ユニットの
アクセス中、ＡＳＳＰＵが所望すれば、１つの特殊バン
クへのＡＳＳＰＵの直接的なアクセスを可能にすること
とを含む方法が提供される。

【００２２】本発明を理解し、本発明の実施方法を理解
するために、添付の図面を参照して、非制限的な例のみ
により、以下に好適な実施形態を記載する。

【００２３】［発明の実施の形態］ （用語集） 「ＡＳＳＰＵ」：特定用途向け信号処理ユニット。プロ
グラマブルプロセッサを含むものであっても、含まない
ものであってもよく、１つまたは数個の特定の処理タス
クを取り扱うように最適化されたディジタル信号処理論
理ユニット。 「キャッシュ」：最も高い頻度のデータ処理に対してＣ
ＰＵまたはＤＳＰにより使用される比較的小さく非常に
高速のメモリブロック。キャッシュは、ＣＰＵ（または
ＤＳＰ）と、典型的に速度がより遅い主メモリとのあい
だの橋渡しをする。最も一般的なキャッシュの例は、高
速ＳＲＡＭ（追加の論理素子とともに）である。 「ＣＰＵ」：中央演算処理装置。ＩＣの全体または一部
を構成する装置であり、電子システムにある他の構成部
品のすべて（またはほとんど）を制御するソフトウェア
プログラムを起動および実行する装置。 「ＤＲＡＭ」：ダイナミックランダムアクセスメモリ。
内容を失わないために、不定期に「リフレッシュ」動作
を要するＲＡＭ。ＤＲＡＭは、基本的に、あまり高価な
ものではなく、ＳＲＡＭよりも電力を消費しない。より
安価なため、ＤＲＡＭは、ＣＰＵの主メモリの一般的な
解決策である。 「ＤＳＰ」：ディジタル信号プロセッサ。数値データの
数学的処理用に最適化された特別なタイプの処理ユニッ
ト。 「フラッシュメモリ」：永久記憶媒体のタイプ、すなわ
ち、電源に接続されていないときでも、データを保持す
るメモリ。フラッシュメモリは、半導体を基にしたもの
であり、ＲＡＭより遅いアクセスタイムをもつ（特に、
書込み時）が、ほとんどの他の永久記憶媒体より速い。 「ＩＣ」：集積回路。半導体のダイ（チップ）上に形成
された複合電子回路であり、より複雑な電子システムの
なかの１つの独立した物理的実体を構成する。 「ＬＣＤ」：液晶ディスプレイ。可変振幅をもつ電界を
液晶にかけることに基づいたカラーイメージを電子表示
するための低電力メカニズム。この方法は、多くの低消
費電力機器である、ラップトップＰＣ、パームＰＣ、携
帯電話、ディジタルカメラなどで使用される。 「ＲＡＭ」：ランダムアクセスメモリ。ディジタル情報
のビットを格納する単一のＩＣまたはＩＣのアレイ。情
報は、ランダムに（新しい情報の）読取りまたは書込み
用にアクセスされ得る。 「ＳＲＡＭ」：スタティックランダムアクセスメモリ。
電源に接続されているかぎり、内容を格納でき、「リフ
レッシュ」動作が不要なＲＡＭ。ＳＲＡＭは、基本的に
より高価なものであり、ＤＲＡＭより多くの電力を消費
するが、特に、シングルまたはデュアルデータワードの
トランザクションのより高速のデータ処理をサポートす
る。 「（ディジタルＴＶ）セットトップボックス」：ケーブ
ル、衛生または地上回線を介して、圧縮され、任意に暗
号化されたマルチメディアディジタル信号を受信し、そ
の信号を処理し、それをモニタ上のディスプレイに送信
する電子機器。

【００２４】本発明を適用する任意の実施形態には、主
処理ユニットＩＣが含まれ、それとともに、同じＩＣ上
にある他の周辺処理およびインタフェースおよび通信モ
ジュールが含まれてよく、さらに、エンベデッドＡＳＳ
ＰＵとともに主メモリＩＣが含まれる。主処理ユニット
は、たとえば、２つのプロセッサ（ＣＰＵ／ＤＳＰ）、
ＣＰＵ、または、ＤＳＰを有するコアであり得る。主メ
モリは、たとえば、ＤＲＡＭ、ＳＲＡＭ、または、ＤＲ
ＡＭとＳＲＡＭを混載した組み合わせであり得る。説明
を容易にするために、以下の記載において、主処理ユニ
ットをＣＰＵとし、主メモリをＤＲＡＭとする。また、
以下に記載するほとんどの実施形態において、処理され
たデータは、カラーＬＣＤに出力されるが、好適な代替
実施形態においては、他の出力手段が使用されてよいも
のとする。

【００２５】好適には、ＡＳＳＰＵは、ＣＰＵが他のタ
スクを扱うあいだ、メモリ集約的な１以上のシステムタ
スク（すなわち、機能）を扱う。したがって、ＣＰＵと
主メモリとのあいだのデータ交換量が減少し、電力消費
量が下がる。さらに、追加のＩＣや、それに伴う付加的
なコストおよびサイズも追加されない。典型的であって
必然的ではないが、タスクは、命令レベルまたは命令グ
ループレベルではなく、サブアプリケーションレベル
（たとえば、フレームレベル）にある。ＡＳＳＰＵに割
り当てられる機能は、一般的には、ＣＰＵのプログラム
から除外または削除される。このような機能の一例は、
イメージの圧縮、イメージの伸張、ある色空間から別の
ものへのイメージの変換などであり得る。

【００２６】割り当てが、命令レベルまたは命令グルー
プレベル以外の（より高い）レベルにあれば、ＡＳＳＰ
ＵがＣＰＵの命令キャッシュを共有する必要がないた
め、ＡＳＳＰＵとＣＰＵとのあいだの同期は、たとえ
ば、命令レベルでの割り当てと比較すると単純化される
ことがあることに留意されたい。

【００２７】本発明の一つの好適な実施形態において、
ＣＰＵのＩＣとＤＲＡＭのＩＣ（ＡＳＳＰＵを含む）と
のあいだの物理インタフェースは、ＣＰＵ ＩＣと通常
のＤＲＡＭ ＩＣ（ＡＳＳＰＵを含まない）とのあいだ
の物理インタフェースの業界標準に準拠する。本発明の
別の好適な実施形態において、専用の制御ラインおよび
／またはステータスラインが追加される。たとえば、Ｃ
ＰＵへの割り込み信号用および／またはアクセスが通常
のメモリアクセスではなくＡＳＳＰＵにより実行される
タスクに関連することを示す信号用に、追加のピンが使
用され得る（アクセスのアドレスがアクセスタイプを区
別するために使用されない実施形態において）。

【００２８】図４は、ビデオ機能を備えた携帯電話の本
発明の好適な実施形態を示す。ＣＰＵ４１０が、ビデオ
機能をもたないＣＰＵと異なる点は、ＣＰＵ４１０に、
ロジック内蔵メモリ４４０内のＡＳＳＰＵと通信するた
めのソフトウェアデバイスドライバが必要となることで
ある。ＣＰＵ４１０は、ビデオおよび／またはグラフィ
ックデータをロジック内蔵メモリ４４０に転送する。

【００２９】本発明の好適な実施形態による、ロジック
内蔵メモリ４４０の内部構造を示す図５を参照する。ト
ラフィック管理ユニット５１０、ＡＳＳＰＵ５０５、お
よび特殊データバンク５２０を除く残りのモジュール
は、ＤＲＡＭデザインに一般的なものであるため、以下
に詳細に記載しない。この例では、４つのデータバンク
があるとされ、そのうち１つのデータバンク５２０は、
ＣＰＵ４１０およびＡＳＳＰＵ５０５によりアクセスさ
れ得る特殊バンクであり、他の３つのバンク５３０は、
ＣＰＵ４１０にのみ使用される通常バンクである。たと
えば、ＣＰＵ４１０は、キャッシュが的外れの場合、す
なわち、ＣＰＵ４１０が読み取ろうとするデータがキャ
シュメモリになければ、通常バンク５３０にアクセス
し、バンク５３０からデータを読み取り得る。図５に示
す好適な実施形態は、特殊バンクと通常バンクの分割比
が１：３のものに制限されず、少なくとも１つの特殊バ
ンクと少なくとも１つの通常バンクさえあればよいこと
は明らかであろう。

【００３０】特別なバス５５０が、ＡＳＳＰＵ５０５と
特殊バンク５２０とを接続する。以下の記載および特許
請求の範囲において、「バス」および「バスインタフェ
ース」という用語は、複数の「バス」および「バスイン
タフェース」をそれぞれ含むように解釈されるものとす
る。典型的であって必然的ではないが、特別なバス５５
０の幅が、論理エンベデッドメモリ４４０内の他のバス
５８０より広いことにより、ＡＳＳＰＵ５０５が特殊バ
ンク５２０を最大限に利用でき、低周波数で動作でき
る。

【００３１】ＡＳＳＰＵ５０５は、たとえば、圧縮、伸
張、フィルタリングなどにより、イメージ／ビデオデー
タを処理する。その結果は、特殊バンク５２０に一時的
に格納される。

【００３２】トラフィック管理ユニット（ＴＭＵ）５１
０により、ＣＰＵ４１０およびＡＳＳＰＵ５０５は、特
殊バンク５２０へのアクセスを共有できる。典型的であ
って必然的ではないが、ＣＰＵ４１０は、ＡＳＳＰＵ５
０５に新しいデータを供給するか、またはＡＳＳＰＵ５
０５による処理結果を獲得する以外には、特殊バンク５
２０にアクセスしない。ＴＭＵ５１０は、ビデオおよび
／またはグラフィックデータと他のデータとを区別する
ため、ＣＰＵ４１０は、好ましくはＣＰＵ４１０のメモ
リアドレスバスに示されたアドレスレンジまたはＣＰＵ
４１０と内蔵メモリ４４０（たとえば、制御論理５４０
に接続されたもの）とのあいだのインタフェース内の特
別な専用信号に応じて、通常バンク５３０ではなく特殊
バンク５２０にアクセスする。たとえば、専用信号は、
データがビデオ／グラフィックデータであることを示す
ようにＣＰＵ４１０によって高に設定された信号と、他
の（汎用）データを示すようにＣＰＵ４１０によって低
に設定された信号を含み得る。

【００３３】図５を基にした一つの好適な実施形態にお
いて、ＣＰＵ４１０は、コンフリクト（競合）が生じた
場合にプライオリティを有する。ＣＰＵの読取り中にコ
ンフリクトが生じると、ＴＭＵ５１０は、ＡＳＳＰＵ５
０５に対して特殊バンク５２０へのアクセスを解放する
ように信号を出しながらサイクルを休止させる。ＣＰＵ
４１０により特殊バンク５２０がアクセス可能にされる
と、ＣＰＵの読取りサイクルは完了し、待機中のＡＳＳ
ＰＵ５０５がアクセスを再開できる。

【００３４】ＣＰＵの書込みの場合、ＴＭＵ５１０は、
ＡＳＳＰＵ５０５に対して特殊バンク５２０へのアクセ
スを解放するように信号を出しながら、書込みデータを
バッファリングする。一旦、ＣＰＵ４１０に特殊バンク
５２０がアクセス可能になると、ＴＭＵ５１０は、一時
的にバッファリングされたデータからはじめて、ＣＰＵ
の書込みサイクルをエミュレート（代行）する。同様
に、ＣＰＵ４１０が特殊バンク５２０へのアクセスを最
初に行なえば、ＴＭＵ４１０は、ＡＳＳＰＵ５０５によ
るアクセスを防止する。

【００３５】ある場合には、特定の用途に対してＣＰＵ
４１０を同期させることにより、コンフリクトが最小限
に抑えられるか、除去され得る。たとえば、ビデオ伸張
の場合、ＣＰＵ４１０は、メモリ４４０にある所定のバ
ッファに圧縮データを書き込み、外部メモリインタフェ
ースを通して送られるコマンドデータワードを介して、
それをＡＳＳＰＵ５０５に通知し、別のバッファに圧縮
データの新たなロードを書きこみ、ＡＳＳＰＵ５０５に
通知し、以下同様の動作を行なうものであってもよい。
このような、二重または多重バッファの手法では、いく
つかの追加のメモリ空間が使用されるが、コンフリクト
状態を生むことなく、ＣＰＵ４１０およびＡＳＳＰＵ５
０５へのメモリ部分の安全で持続的な運用が得られる。

【００３６】図１２に、内蔵メモリ４４０の内部構造の
別の好適な実施形態が示されている。この好適な実施形
態において、ＣＰＵ４１０は、特殊バンク５２０の特定
のアドレスにマッピング（対応づけ）されたＡＳＳＰＵ
５０５のレジスタ１２１５にアクセスするだけでよいた
め、ＣＰＵ４１０は、特殊バンク５２０への「直接的
な」アクセスをもたない。その代わり、ＣＰＵ４１０
は、ＡＳＳＰＵ５０５のレジスタ１２１５からの値の書
込みおよび読取りを行なう。たとえば、レジスタ１２１
５は、ＣＰＵ４１０が書込みを行なう入力ＦＩＦＯレジ
スタ１２３０と、ＣＰＵ４１０が読取りを行なう出力Ｆ
ＩＦＯレジスタ１２４０とを含み得る。この例をさらに
参照すると、レジスタ１２１５は、ＣＰＵ４１０により
読取り可能な２つのさらなるレジスタ１２８０および１
２９０を含み、これらのレジスタは、ＦＩＦＯレジスタ
１２３０および１２４０のそれぞれの満／空状態を示す
ものである。たとえば、入力ＦＩＦＯレジスタ１２３０
の物理サイズが２５６バイトであり、ＦＩＦＯ１２３０
が２０バイト満たされていると、ＣＰＵ４１０は、オー
バーフローが生じる前に２３６バイトのみを書き込むこ
とができる。特別なバス１２５０が、ＡＳＳＰＵ５０５
と特殊バンク５２０とを接続する。典型的であって必然
的ではないが、特別なバス１２５０の幅が、ロジック内
蔵メモリ４４０内の他のバス５８０より広いことによ
り、ＡＳＳＰＵ５０５が特殊バンク５２０を最大限に利
用でき、低周波数で動作できる。特別なバス１２５０
が、入力レジスタ１２３０、出力レジスタ１２４０およ
びＡＳＳＰＵ５０５により共有される。ＡＳＳＰＵ５０
５が特殊バンク５２０にアクセスしない場合、ＴＭＵ１
２１０が、特殊バンク５２０から出力ＦＩＦＯ１２４０
へデータを読み取り、入力ＦＩＦＯ１２３０から特殊バ
ンク５２０へデータを書き込むための予備サイクルを用
いる。

【００３７】ＴＭＵ１２１０は、上述したように、アド
レスまたは制御ロジックに接続された専用信号のいずれ
かに基づいて、ＣＰＵ４１０による通常バンク５３０へ
のアクセスと特殊バンク５２０へのアクセスとを区別す
る。

【００３８】ＴＭＵ１２１０は、デマルチプレクサ１２
６０およびマルチプレクサ１２７０を制御する。デマル
チプレクサ１２６０は、データ入力バッファ５４０から
の１つの入力と、ＴＭＵ１２１０からの制御信号に応じ
て、データバス５８０またはＦＩＦＯ入力レジスタ１２
３０への２つの出力を有する。マルチプレクサ１２７０
は、２つの入力（データバス５８０からの入力またはＦ
ＩＦＯ出力レジスタ１２４０からの入力）と、データ出
力バッファ５４５への１つの出力を有する。ＴＭＵ１２
１０からの制御信号が、２つの入力のいずれがデータ出
力バッファ５４５に転送されるかを選択する。図１２に
示す好適な実施形態において、ＣＰＵ４１０は、ＡＳＳ
ＰＵ５０５が特殊バンク５２０にアクセスするのと同時
に、特殊バンク５２０の特定のアドレスにマッピングさ
れたレジスタ１２１５にアクセスし得る。

【００３９】以下、図６を参照して、システム４００に
よるビデオ伸張の例の工程を説明する。ＣＰＵ４１０
は、工程６０２において、新しい圧縮フレームがメモリ
に入力され始めたことをＡＳＳＰＵ５０５に通知する。
通知は、たとえば、メモリ４４０とＣＰＵ４１０とのあ
いだの外部インタフェースを通して送られるコマンドデ
ータワードを介したものであり得る。圧縮フレームは、
メモリへ入力され始める。典型的であって必然的ではな
いが、フレーム内のデータの順序は予め規定されている
が、アドレスがフレームのどの部分が書き込まれている
かを示すように使用されるか、または、特別なプレフィ
ックスがデータ用に使用され得る。好適な実施形態に応
じて、圧縮フレームは、特殊バンク５２０または入力Ｆ
ＩＦＯレジスタ１２３０に書き込まれる。工程６０４に
おいて、ＡＳＳＰＵ５０５は、新しいフレームの伸張を
開始する。工程６０８において、ＡＳＳＰＵ５０５は、
第１のビデオセグメントの準備が完了したこと（この例
では、伸張）をＣＰＵ４１０に通知するためのフラグを
立てる。たとえば、特殊バンク５２０にある制御メモリ
ロケーションへの書込みか、または特殊バンク５２０の
外部にあり、特殊バンク５２０の特定のアドレスにマッ
ピングされた制御レジスタへの書込みにより、フラグが
立てられ得る。ＣＰＵ４１０は、これらの制御メモリロ
ケーションまたは制御レジスタを定期的にポーリング
（検索）する（工程６０６）。（図６に示されていな
い）別の例として、たとえば、ＣＰＵ４１０を中断する
ために、ＣＰＵ４１０とロジック内蔵メモリ４４０との
あいだのインタフェースに専用信号を用いることによ
り、データのある部分がすでに処理されていることを表
す信号をＡＳＳＰＵ５０５がＣＰＵ４１０に出す。工程
６１０において、ＣＰＵ４１０は、特殊バンク５２０ま
たは出力ＦＩＦＯレジスタ１２４０から、好適な実施形
態に応じて、準備が完了した伸張セグメントを読み取
る。

【００４０】読み取られたセグメントをＣＰＵ４１０が
さらに処理すること、たとえば、準備が完了したセグメ
ントへの送信、ＳＩＭカードまたはフラッシュ、ハード
ディスクなどの他のメモリタイプでのセグメントへの格
納、および／またはＬＣＤ１２０または同等のディスプ
レイモジュール上でのセグメントの表示は、本発明の範
囲外のものである。

【００４１】フレームにあるつぎのセグメントのそれぞ
れに対して、工程６１０、６１２、６１４および６１６
が繰り返される。工程６１８において、ＣＰＵ４１０
は、メモリへの現在のフレームの書込みを完了する。工
程６２０において、ＡＳＳＰＵ５０５は、最後のセグメ
ントの準備が完了したことをＣＰＵ４１０に通知するフ
ラグを立てる。工程６２２において、ＣＰＵ４１０は、
メモリへのつぎの圧縮フレームの書込みを開始する。つ
ぎの圧縮フレームの書込みは、前のフレームの最後に準
備が完了したセグメントを読み取る前に行なわれること
に留意されたい。工程６２４において、ＣＰＵ４１０
は、メモリへの新しい圧縮フレームの入力が開始された
ことをＡＳＳＰＵ５０５に通知する。工程６２６におい
て、ＡＳＳＰＵ５０５は、新しいフレームの伸張を開始
し、このプロセスが再び開始される。

【００４２】つぎの代替機能フローにおいては、ＣＰＵ
４１０とＡＳＳＰＵ５０５とのあいだに通知がまったく
ないか、またはほとんどない。このような場合、たとえ
ば図１２に示すような内部構造の場合、ＣＰＵ４１０は
出力ＦＩＦＯ１２４０と関連する空を表すレジスタ１２
９０を読み取ることにより、準備が完了したセグメント
が存在することを認識できる。同様に、ＡＳＳＰＵ５０
５が特殊バンク５２０へのフルアクセスを有するため、
ＡＳＳＰＵ５０５は、処理を要する任意の新しいデータ
が特殊バンク５２０に入力されたか否かを定期的に確認
できる。したがって、この代替機能フローでは、工程６
０８、６１４、６２０、６２４のうちの１以上の工程
と、工程６０２の通知部分が省略されてよい。さらに、
ＣＰＵ４１０が出力ＦＩＦＯ１２４０と関連する空を表
すレジスタ１２９０を確認する工程と工程６０６を置き
換えることもできる。

【００４３】図７は、表示するデータがＣＰＵ７１０に
よって読み取られず、その代わりとして、ロジック内蔵
メモリ７４０によりＬＣＤ１２０に直接送られる、本発
明によるビデオ機能を備えた携帯電話の別の好適な実施
形態を示す。データの読み取りおよびＬＣＤ１２０への
データの送信のタスクを軽減できるため、ＣＰＵ７１０
のソフトウェアは、ＣＰＵ４１０のソフトウェアよりも
単純なものになり得る。この好適な実施形態において、
ロジック内蔵メモリ７４０のＩＣは、標準ＤＲＡＭチッ
プのピン配列をもたず、アーキテクチャは、公知の従来
のアーキテクチャとは異なる（ロジック内蔵メモリ４４
０のＩＣの一つの好適な実施形態に対して）。たとえ
ば、一つの好適な実施形態において、標準ＤＲＡＭのピ
ンに加え、ロジック内蔵メモリ７４０ＩＣのピン配列
は、以下の追加のピンを含むものであってよい。 ＶＬＣＫ−ビデオピクセルクロック（出力） ＶＳ−垂直ビデオ同期信号（出力） ＨＳ−水平ビデオ同期信号（出力） データ［７：０］−ビデオピクセルデータ（８出力ピ
ン）

【００４４】データを論理エンベデッドメモリ７４０に
書き込むＣＰＵ７１０のプロセスは、図６に示すプロセ
スに類似している。しかしながら、ＣＰＵ７１０が、Ｌ
ＣＤ１２０へとさらに転送するためにロジック内蔵メモ
リ７４０からデータを読み取る代わりに、データは、ロ
ジック内蔵メモリ７４０からＬＣＤ１２０へ直接転送さ
れる。

【００４５】図１３は、本発明の好適な実施形態による
ロジック内蔵ドメモリ７４０の内部構造の一例を示す。
図１４は、本発明の別の好適な実施形態によるロジック
内蔵メモリ７４０の代替的な内部構造を示す。

【００４６】図１３および図１４において、ロジック内
蔵メモリ７４０は、データをＬＣＤ１２０に直接転送で
きるように、ＡＳＳＰＵ５０５に結合された追加のＬＣ
Ｄバス１３１０を含む。図１３および図１４に示す実施
形態において、ＡＳＳＰＵ５０５およびＴＭＵ５１０ま
たはＴＭＵ１２１０が同じものであるということを前提
にして、ＬＣＤバス１３１０がない実施形態と同じ番号
を割り当てている。しかしながら、好適な代替実施形態
において、図１３および図１４の内部構造にあるＡＳＳ
ＰＵおよびＴＭＵは、ＬＣＤバス１３１０がない実施形
態のものと異なるものであってよい。

【００４７】本発明の好適な実施形態による、図７の構
造をもつ携帯電話のグラフィックアクセレータによる処
理を示す図８を参照する。ＣＰＵ７１０がピクセル単位
でグラフィックを書き込む代わりに、ＣＰＵ７１０は、
ＡＳＳＰＵ５０５に全コマンドを送信し、ＡＳＳＰＵ５
０５がＬＣＤ１２０にピクセル単位でグラフィックを書
き込む。これにより、ＣＰＵ−メモリバス上のトラフィ
ックの軽減を強調している。

【００４８】本発明の特徴をもたない携帯電話システム
では、高レベルのグラフィックコマンドの処理からデー
タ交換までＣＰＵ内に行なわれるか、またはＣＰＵとＬ
ＣＤとのあいだをつなぐ特定用途向け信号プロセッサま
たはＤＳＰ ＩＣにより行なわれることを想起された
い。いずれの場合も、グラフィック処理ロジックとメモ
リとのあいだのデータ交換は集約的であり、多くの電力
を消費する。本発明の携帯電話は、ロジック内蔵メモリ
ＩＣの一部としてグラフィック処理ロジックを有する。
これにより、ＣＰＵ ＩＣとメモリＩＣとのあいだの
「外部の」データ交換が、ＡＳＳＰＵと同じＩＣ上のメ
モリアレイの一部とのあいだの「内部の」データ交換に
置き換えられる。「内部」になり、低周波数で行なわれ
ることで、これらの「内部」交換はあまり電力を消費し
ない。しかしながら、データをＬＣＤ１２０にわたすよ
うに、ＣＰＵ４１０がメモリ４４０から結果的に得られ
た処理データを読み取る好適な実施形態においても、デ
ータは、入力／出力を通り、電力が消費される。一例と
して、ＬＣＤ１２０では、毎秒６０回更新されたデータ
が必要とされる。したがって、図７および図８に示す好
適な実施形態は、ロジック内蔵メモリ７４０をＬＣＤ１
２０に直接接続することにより、消費電力をさらに低減
させることを目的としたものである。

【００４９】本発明のロジック内蔵メモリは、以下の好
適な実施形態に提示される他の応用に使用され得る。

【００５０】図９は、本発明の好適な実施形態による、
ビデオ機能を備えたディジタルカメラシステムを示す。
本発明により、ビデオ機能を備えたカメラが使用するチ
ップ数を、ビデオ機能をもたないカメラのものと同数に
することができる。カメラのバックエンドプロセッサＣ
ＢＥＰ９１０とロジック内蔵メモリ４４０とのあいだの
相互接続は、図４を参照して記載するＣＰＵ４１０とロ
ジック内蔵メモリ４４０とのあいだの相互接続に類似し
ているため、図９は、簡潔に記載したものしか示してい
ない。ＣＢＥＰ９１０は、ビデオ、イメージおよび／ま
たはグラフィックデータをロジック内蔵メモリ４４０に
転送する。ＣＢＥＰのメモリアドレスバス上に示される
アドレスレンジか、またはＣＢＥＰ９１０とロジック内
蔵メモリ４４０とのあいだのインタフェース内の特別な
専用信号のいずれかにより、このようなデータは、ＣＢ
ＥＰ９１０とロジック内蔵メモリ４４０とのあいだで交
換される他の（汎用）データと区別される。イメージ／
ビデオデータは、ＡＳＳＰＵ５０５（図５）により処理
され、特殊バンク５２０内に一時的に格納される。処理
は、特に、圧縮、伸張、フィルタリングおよび色−空間
の変換から１以上のものを含み得る。ＡＳＳＰＵ５０５
は、たとえば、ＣＢＥＰ９１０を中断するために使用さ
れ得るＣＢＥＰ９１０とロジック内蔵メモリ４４０との
インタフェースで専用信号を利用することにより、ある
セグメントがすでに処理されたことや、準備が完了した
という信号を、ＣＢＥＰ９１０に任意に出す。別の例と
して、ＡＳＳＰＵ５０５は、ある所与のメモリロケーシ
ョン、たとえば、特殊バンク５２０にあるアドレスにマ
ッピングされた制御レジスタをＣＢＥＰ９１０にポーリ
ングさせることにより、セグメントの準備が完了したと
いう信号を出し得る。その後、ＣＢＥＰ９１０は、これ
らの処理されたデータセグメントを読み取り得る。別の
代替例として、ＣＢＥＰ９１０は、出力ＦＩＦＯレジス
タ１２４０に関連する空／満を表すレジスタ１２９０を
確認し得る。処理されたデータに対してＣＢＥＰ９１０
が実行する動作、たとえば、パケットの送信、フラッシ
ュカード９６０、フラッシュメモリチップ１７０、もし
くは、たとえば、ハードディスクなどの他のタイプのメ
モリ上でのパケットの格納、または、ＬＣＤ１２０、も
しくは同様のディスプレイモジュール上でのパケットの
表示は、本発明の範囲外のものである。好適な実施形態
において、ＣＢＥＰ９１０からの外部アクセスとＡＳＳ
ＰＵ５０５からの内部アクセスとのあいだのコンフリク
ト（競合）は、図５を参照して上述したように解消され
る。別の好適な実施形態においては、ＣＢＥＰ９１０が
特殊バンク５２０の替わりにレジスタ１２１５にアクセ
スする図１２に示すメモリ４４０の内部構造を利用し
て、コンフリクトが防止される。

【００５１】ＣＢＥＰ９１０は、たとえば、ＣＢＥＰ９
１０のキャッシュが「的外れ」の場合、オンスクリーン
ディスプレイ（ＯＳＤ）のメモリ、グラフィックフレー
ムバッファなどへのアクセスなど、通常の（汎用）デー
タ交換を行なうために通常バンク５３０にアクセスす
る。図１０は、表示するデータがＣＢＥＰ１０１０によ
り読み取られないが、その替わりに、論理エンベデッド
メモリ７４０によりＬＣＤ１２０に直接送られる、本発
明によるビデオ機能を備えたディジタルカメラシステム
の第２の好適な実施形態を示す。データの読み取りおよ
びＬＣＤ１２０へのデータの送信のタスクを軽減できる
ため、ＣＢＥＰ１０１０のソフトウェアは、ＣＰＵ７１
０のソフトウェアよりも単純なものになり得る。ロジッ
ク内蔵メモリ７４０にデータを書き込むＣＢＥＰ１０１
０のプロセスは、図９に示すプロセスに類似している。
しかしながら、ＬＣＤ１２０にさらに転送を行なうた
め、ロジック内蔵メモリ７４０からデータを読み取るＣ
ＢＥＰ１０１０の替わりに、データは、ロジック内蔵メ
モリ７４０からＬＣＤ１２０に直接転送されるため、上
述したように、省電力化が図られる。

【００５２】図９または図１０のシステムがビデオカメ
ラであるいくつかの実施形態において、システムは、フ
ラッシュカード９６０に追加して、またはその替わり
に、テープデバイス（図示せず）を含むものであっても
よい。

【００５３】図１１は、本発明の好適な実施形態によ
る、アナログとディジタルの両方の入力ビデオに対して
パーソナルビデオレコーディング機能を備えたセットト
ップボックスのブロック図である。当業界の一般的な傾
向では、ケーブルまたは衛星または地上放送のディジタ
ルＴＶセットトップボックスにディジタルフォーマット
のビデオ（およびオーディオ）を記録する機能が装備さ
れる。この特徴は、一般に、パーソナルビデオレコーデ
ィングと呼ばれている。

【００５４】入力信号が圧縮ディジタルストリームであ
る場合、この特徴は、ファイルフォーマット化とレコー
ティングの動作を主に含む。しかしながら、発信源が従
来のアナログＴＶ信号（ＮＴＳＣ／ＰＡＬ／ＳＥＣＡ
Ｍ）の場合、動作は、（ディジタル化および）高性能Ｍ
ＰＥＧ２圧縮を伴う。

【００５５】典型的であって必然的ではないが、ディジ
タルＴＶセットトップボックスストリームは、入力ビッ
トストリームを解析し、ビデオを伸張してそれをディス
プレイ用に送信し、オーディオを伸張してそれを再生
し、グラフィックユーザインタフェース、復号管理、電
子プログラミングガイドアプリケーションなどの他の機
能を果たすＳＴＢ統合プロセッサを有する。典型的であ
って必然的ではないが、ベースバンドプロセッサは、大
量のＤＲＡＭ、たとえば、１２８メガビット以上を使用
する。

【００５６】また、このプロセッサは、発信源がディジ
タルであり圧縮されている場合、ビデオ信号とオーディ
オ信号を記録する役割を果たす。アナログ信号から発信
されるビデオ信号の記憶をサポートするために、また
は、ディジタルストリームから発信されるビデオ信号の
ビットレート変換をサポートするためにも、ビデオ圧縮
が必要である。セットトップボックスシステムで使用さ
れる圧縮標準は、ＭＰＥＧ２である。この標準は、非常
にメモリ集約的であり、コンピュータにとって電力集約
的なプロセスのものである。

【００５７】ロジック内蔵メモリ４４０を追加すること
により、ビデオ圧縮が可能になる。専用の特定用途向け
信号プロセッサと内部または外部ＤＲＡＭを追加し、Ｉ
Ｃの総数、コスト、電力、さらに、ＤＲＡＭが外部にあ
れば、ＤＲＡＭの冗長性を増大させるという従来の解決
方法と比較すると、この解決方法は好適である。また、
ＭＰＥＧ２圧縮コアでＳＴＢ統合プロセッサを強化し、
ＭＰＥＧ２圧縮プロセスに対して充分にＤＲＡＭを増大
させることによりその結果、プロセッサとＤＲＡＭとの
あいだのデータスループットの問題を生み出す第２の従
来の解決方法と比較すると、この解決方法は好適なもの
である。第２の従来の解決方法において、２つのＤＲＡ
Ｍ ＩＣを使用すること、すなわち、圧縮用のものと、
別々のバスがプロセッサをＤＲＡＭ ＩＣに接続する他
のタスク用のものとを使用することにより、この問題が
解決されるが、費用とＤＲＡＭの冗長性が犠牲になる。

【００５８】図１１を参照すると、ディジタルストリー
ムから発信されるビデオ信号を記録する場合、データ
は、ＲＦレシーバ１１０２からモデム１１０４を介して
入力され、従来のアクセスデスクランブラ１１０６によ
り任意に復号された後、ＳＴＥＢ統合プロセッサ１１１
０に入力され、ここで、データは復号され、ディスプレ
イ用に出力されるが、フォーマット化され、記憶媒体コ
ントローラ１１２４を介して最終的な記憶媒体１１２６
に送信される。図１１において、最終的な記憶媒体１１
２６は、磁気ハードディスクであり、記憶媒体コントロ
ーラ１１２４は、ハードディスクコントローラであると
仮定するが、言い換えれば、最終的な記憶媒体１１２６
は、コントローラ１１２４が対応して適用された、ＤＶ
Ｄ（ディジタル多用途ディスク）、ディジタルテープな
どであり得る。

【００５９】アナログ信号１１１６から発信されるビデ
オを記録する場合、アナログデータは、ディジタル化さ
れ、ビデオデコーダ１１２２により復号され、セットト
ップボックスＳＴＢ統合プロセッサ１１１０を介してロ
ジック内蔵メモリ４４０に転送される。ロジック内蔵Ａ
ＳＳＰＵ５０５は、ビデオデータを圧縮する。ＳＴＢ統
合プロセッサ１１１０は、ロジック内蔵メモリ４４０か
らハードディスクコントローラ１１２４へ、さらにそこ
からハードディスク１１２６へデータを転送する。好適
な代替実施形態において、ビデオデコーダ１１２２は、
必要に応じて変更を加えて、ＳＴＢ統合プロセッサ１１
１０内に内蔵されてもよい。

【００６０】上述したように、ビデオ信号源がディジタ
ルであっても、すなわち、ビデオ信号が圧縮されて入力
されても、たとえば、入力ビデオ信号のビットレートを
低減させて、よりコンパクトにした後に格納するため
に、ＭＰＥＧ２圧縮が必要なことがある。このために、
本発明のロジック内蔵メモリ４４０を利用した、ほぼ完
全なＭＰＥＧ２プロセスが必要となる。

【００６１】代替的に、ロジック内蔵メモリからの圧縮
ビデオ信号は、ＴＶなどのディスプレイに直接出力し得
る。

【００６２】高性能高密度の論理処理機能のデザイン
は、高性能高密度のメモリのデザインと異なる半導体プ
ロセスを要するが、ＡＳＳＰＵをもたないメモリと比較
して、メモリが最適化された半導体プロセスを使用して
ＡＳＳＰＵをもつメモリの製造にかかるコストの増大
は、論理回路の量がメモリの量よりも著しく少なけれ
ば、比較的小さいものであることに留意されたい。しか
しながら、データ交換がＡＳＳＰＵと特殊バンクとのあ
いだの内部であるため、省電力化の程度は比較的大き
い。省電力化をさらに示すために、以下に例をあげる。 Ｐ₂＝Ｃ_in ^*Ｖ_in ^2*０．５^*Ｂ ここで、Ｃ_inは、内部の容量負荷（ファラッド）であ
り、Ｖ_inは、内部の供給電圧（ボルト）であり、Ｂは、
データ処理の有効帯域幅（ビット／秒）である。典型的
な例として、Ｃ_in＝１^*１０^-12ファラッドとすると、 Ｖ_in＝１．５ボルト Ｂ＝２００^*１０⁶ビット／秒であることから、 Ｐ₂＝１０^-12*１．５^2*０．５^*２００^*１０⁶＝０．２２
５ｍＷ となる。

【００６３】前記に計算した本発明を用いない場合の
６．２５ｍＷを超えるものと比較して大きく省電力化で
ある。

【００６４】さらに、ＡＳＳＰＵ５０５がＤＲＡＭメモ
リに埋め込まれ、幅の広いバスをもつ場合、本発明によ
り、ＳＲＡＭをＤＲＡＭと置き換えてＳＲＡＭを省くこ
とができ、これにより、ＤＲＡＭがＳＲＡＭより高密度
であるため、コスト軽減が図れる。

【００６５】本発明は、以下の１以上の工業的な条件下
で特に有益である。 １）システムが、低電力消費量、ＩＣの総数の減少（お
よび／または小さな物理サイズ）、および低コストを示
すように要求され、 ２）ディジタル信号処理機能（たとえば、ビデオ圧縮、
伸張など）の実行に要求される半導体領域が、ＣＰＵの
動作とディジタル信号処理機能の動作に要求される全メ
モリを実行するのに要求される半導体領域よりかなり小
さいものであり、および／または、 ３）要求されるディジタル信号処理機能が、メモリとの
あいだで信号処理機能が要求するデータ交換量に対し
て、ＣＰＵとのあいだで多くのデータ交換量を必要とし
ない。

【００６６】また、本発明によるシステムは、適切にプ
ログラムされたコンピュータであってよいことを理解さ
れたい。同様に、本発明は、コンピュータプログラムが
本発明の方法を実行するためのコンピュータにより読取
り可能なものであることを意図している。本発明は、さ
らに、機械読取り可能なメモリが本発明の方法を実行す
るための機械により実行可能な命令プログラムを具体化
することを意図している。

【００６７】限定した数の実施形態に対して本発明を記
載してきたが、本発明の多くの変更、修正および他の適
用がなされてよいことを理解されたい。

【図面の簡単な説明】

【図１】ビデオ機能を備えた従来技術の携帯電話のブロ
ック図である。

【図２】ビデオ機能を備えた他の従来技術の携帯電話の
ブロック図である。

【図３Ａ】ビデオ機能を備えたさらに他の従来技術の携
帯電話のブロック図である。

【図３Ｂ】ビデオ機能を備えたさらに他の従来技術の携
帯電話のブロック図である。

【図４】本発明の好ましい実施の形態にかかわるビデオ
機能を備えた携帯電話のブロック図である。

【図５】本発明の好ましい実施の形態にかかわるロジッ
ク内蔵メモリの内部構造のブロック図である。

【図６】本発明の好ましい実施の形態にかかわるＣＰＵ
と内蔵ＡＳＳＰＵとのあいだの関数計算の流れ図であ
る。

【図７】本発明の他の好ましい実施の形態にかかわるビ
デオ機能を備えた携帯電話のブロック図である。

【図８】本発明の好ましい実施の形態にかかわる携帯電
話用グラフィックアクセレータによる典型的な処理を示
す図である。

【図９】本発明の好ましい実施の形態にかかわるビデオ
機能を備えたデジタルカメラのブロック図である。

【図１０】本発明の他の好ましい実施の形態にかかわる
ビデオ機能を備えたデジタルカメラのブロック図であ
る。

【図１１】本発明の好ましい実施の形態にかかわるパー
ソナルビデオレコーディング機能を備えたセットトップ
ボックスのブロック図である。

【図１２】本発明の他の好ましい実施の形態にかかわる
ロジック内蔵メモリの内部構造のブロック図である。

【図１３】本発明の他の好ましい実施の形態にかかわる
ロジック内蔵メモリの内部構造のブロック図である。

【図１４】本発明の他の好ましい実施の形態にかかわる
ロジック内蔵メモリの内部構造のブロック図である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 シャチャフ ザク イスラエル国、77402 アシュドッド、ベ ン エリーザー ストリート ５／２ Ｆターム(参考） 5B060 CA12 MM18 5M024 AA04 AA91 BB17 BB33 BB34 JJ02 KK24 KK35 KK37 PP01 PP10

Claims (26)

【特許請求の範囲】
1. 【請求項１】 特殊メモリデバイスであって、少なくと
   も１つの特殊メモリバンクおよび少なくとも１つの通常
   メモリバンクを含む少なくとも２つの別々のメモリバン
   クを含んだメモリモジュールと、前記メモリモジュール
   と同じダイ上に内蔵され、内部バスを介して前記少なく
   とも１つの特殊メモリバンクへの読取り／書込みアクセ
   スを有し、少なくとも１つの予め決定されたタスクを実
   行するように構成された特定用途向け信号処理ユニット
   ＡＳＳＰＵと、前記ＡＳＳＰＵにより実行可能な前記少
   なくとも１つの所定のタスクの少なくとも１つに関連す
   るデータに対して、前記少なくとも１つの特殊メモリバ
   ンクへの外部の主処理ユニットのアクセスを可能にし、
   前記少なくとも１つの通常メモリバンクへの前記主処理
   ユニットのアクセスを可能にする、外部主処理ユニット
   を前記メモリモジュールに結合するバスインタフェース
   と、および前記主処理ユニットによる前記少なくとも１
   つの通常メモリバンクの少なくとも１つへのアクセスと
   同時に、前記ＡＳＳＰＵによる前記少なくとも１つの特
   殊メモリバンクの少なくとも１つへのアクセスを可能に
   するトラフィック管理ユニットＴＭＵとを含む特殊メモ
   リデバイス。
2. 【請求項２】 外部ディスプレイデバイスに結合される
   バスインタフェースをさらに含み、前記少なくとも１つ
   の特殊メモリバンクは、ディスプレイデータの全フレー
   ムを格納するための充分なメモリ領域を含む請求項１記
   載の特殊メモリデバイス。
3. 【請求項３】 前記ＴＭＵは、前記主処理ユニットのメ
   モリアドレスバスに示されるアドレスレンジに基づい
   て、前記主処理ユニットがどのバンクへのアクセスを所
   望するかを決定する請求項１または２記載の特殊メモリ
   デバイス。
4. 【請求項４】 前記主処理ユニットへの前記バスインタ
   フェースは、前記内蔵されたＡＳＳＰＵをもたないメモ
   リモジュールと前記主処理ユニットとのあいだのバスイ
   ンタフェースに対して工業規格に準拠する請求項１、２
   または３記載の特殊メモリデバイス。
5. 【請求項５】 前記メモリモジュールは、ダイナミック
   ランダムアクセスメモリＤＲＡＭであり、前記主処理ユ
   ニットは、中央演算処理装置ＣＰＵおよびディジタル信
   号プロセッサＤＳＰを少なくとも含む群から選択される
   請求項１、２、３または４記載の特殊メモリデバイス。
6. 【請求項６】 前記主処理ユニットは、アプリケーショ
   ンを実行し、前記インタフェースを介して前記アプリケ
   ーションのメモリ集約的なサブアプリケーションを前記
   ＡＳＳＰＵに割り当てるように構成される請求項１、
   ２、３、４または５記載の特殊メモリデバイス。
7. 【請求項７】 前記アプリケーションは、ビデオおよび
   ／またはグラフィックを含む請求項６記載の特殊デバイ
   ス。
8. 【請求項８】 前記主処理ユニットを収容するモジュー
   ルを含むシステムで使用するための請求項１、２、３、
   ４、５、６または７記載の特殊メモリデバイス。
9. 【請求項９】 前記システムは、携帯電話、ハンドヘル
   ドＰＣ、ディジタルビデオカメラ、ディジタルスチルカ
   メラ、およびセットトップボックスを少なくとも含む群
   から選択される請求項８記載の特殊メモリデバイス。
10. 【請求項１０】 主処理ユニットと、メモリモジュール
    と同じダイ上に内蔵された特定用途向け信号処理ユニッ
    トＡＳＳＰＵとのあいだでメモリモジュールのメモリを
    共有する方法であって、メモリモジュールには、主処理
    ユニットとＡＳＳＰＵにより共有される少なくとも１つ
    のバンクと、主処理ユニットによりアクセス可能な少な
    くとも１つの通常バンクとが含まれるメモリ共有方法で
    あって、ＡＳＳＰＵにより実行可能な所定のタスクに関
    連するデータに応じて、主処理ユニットおよびＡＳＳＰ
    Ｕにより共有されるメモリモジュールのバンクへのアク
    セスを主処理ユニットが所望するかを決定することと、
    前記決定が、メモリモジュールの非共有（通常）バンク
    へのアクセスを主処理ユニットが所望することであれ
    ば、主処理ユニットによる前記非共有バンクへのアクセ
    スを可能にし、同時に前記共有バンクへのＡＳＳＰＵの
    アクセスを可能にすることとを含む方法。
11. 【請求項１１】 前記決定が、共有バンクへのアクセス
    を主処理ユニットが所望することであれば、主処理ユニ
    ットが前記共有バンクにアクセスするあいだ、前記共有
    バンクへの前記ＡＳＳＰＵのアクセスを防止することを
    さらに含む請求項１０記載の方法。
12. 【請求項１２】 少なくとも１つの特殊メモリバンクを
    含むメモリモジュールと、前記メモリモジュールと同じ
    ダイ上に内蔵され、内部バスを介して前記少なくとも１
    つの特殊メモリバンクへの読取り／書込みアクセスを有
    し、少なくとも１つの予め決定されたタスクを実行する
    ように構成された特定用途向け信号処理ユニットＡＳＳ
    ＰＵと、前記主処理ユニットを前記メモリモジュールに
    結合し、前記少なくとも１つの特殊バンクの少なくとも
    １つのアドレスにマッピングされる前記ＡＳＳＰＵの少
    なくとも１つのレジスタへの前記主処理ユニットのアク
    セスを可能にするバスインタフェースと、前記少なくと
    も１つのレジスタの少なくとも１つへの前記主処理ユニ
    ットによるアクセスと、前記少なくとも１つのアドレス
    の前記少なくとも１つを含む前記少なくとも１つの特殊
    メモリバンクの少なくとも１つへの前記ＡＳＳＰＵによ
    るアクセスとを同時に可能にするトラフィック管理ユニ
    ットＴＭＵとを含む特殊メモリデバイス。
13. 【請求項１３】 前記メモリモジュールは、少なくとも
    １つの通常バンクを含み、前記バスインタフェースは、
    前記少なくとも１つの通常メモリバンクの少なくとも１
    つへの前記主処理ユニットのアクセスを可能にし、前記
    ＴＭＵは、前記主処理ユニットによる前記少なくとも１
    つの通常メモリバンクの少なくとも１つへのアクセスと
    同時に、前記ＡＳＳＰＵによる前記少なくとも１つの特
    殊バンクの少なくとも１つへのアクセスを可能にする請
    求項１２記載の特殊メモリデバイス。
14. 【請求項１４】 前記ＡＳＳＰＵが前記少なくとも１つ
    の特殊バンクにアクセスするための特別のバスをさらに
    含み、前記少なくとも１つのレジスタは、入力ＦＩＦＯ
    レジスタおよび出力ＦＩＦＯレジスタを含み、前記ＡＳ
    ＳＰＵが前記少なくとも１つの特殊バンクにアクセスす
    るために前記特別なバスを使用しない場合の予備サイク
    ル中、前記ＴＭＵは、前記特別なバスで予備サイクルを
    用いて、前記入力ＦＩＦＯレジスタから前記少なくとも
    １つの特殊バンクの少なくとも１つに書き込み、前記少
    なくとも１つの特殊バンクの少なくとも１つから前記出
    力ＦＩＦＯレジスタに読み取る請求項１２または１３記
    載の特殊メモリデバイス。
15. 【請求項１５】 外部ディスプレイデバイスに結合され
    るバスインタフェースをさらに含み、前記少なくとも１
    つの特殊メモリバンクは、ディスプレイデータの全フレ
    ームを格納するために充分なメモリ領域を含む請求項１
    ２、１３または１４記載の特殊メモリデバイス。
16. 【請求項１６】 前記ＴＭＵは、前記主処理ユニットの
    メモリアドレスバスに示されるアドレスレンジに基づい
    て、前記少なくとも１つの特殊バンクの少なくとも１つ
    へのアクセスを前記主処理ユニットが所望するかを決定
    する請求項１２、１３、１４または１５記載の特殊メモ
    リデバイス。
17. 【請求項１７】 前記主処理ユニットへの前記バスイン
    タフェースは、前記内蔵されたＡＳＳＰＵをもたないメ
    モリモジュールと前記主処理ユニットとのあいだのバス
    インタフェースに対して工業規格に準拠する請求項１
    ２、１３、１４、１５または１６記載の特殊メモリデバ
    イス。
18. 【請求項１８】 前記メモリモジュールは、ダイナミッ
    クランダムアクセスメモリＤＲＡＭであり、前記主処理
    ユニットは、中央演算処理装置ＣＰＵおよびディジタル
    信号プロセッサＤＳＰを少なくとも含む群から選択され
    る請求項１２、１３、１４、１５、１６または１７記載
    の特殊メモリデバイス。
19. 【請求項１９】 前記主処理ユニットは、アプリケーシ
    ョンを実行し、前記インタフェースを介して前記アプリ
    ケーションのメモリ集約的なサブアプリケーションを前
    記ＡＳＳＰＵに割り当てるように構成される請求項１
    ２、１３、１４、１５、１６、１７または１８記載の特
    殊メモリデバイス。
20. 【請求項２０】 前記アプリケーションは、ビデオおよ
    び／またはグラフィックを含む請求項１９記載のシステ
    ム。
21. 【請求項２１】 前記主処理ユニットを収容するモジュ
    ールを含むシステムで使用するための請求項１２、１
    ３、１４、１５、１６、１７、１８、１９または２０記
    載の特殊メモリデバイス。
22. 【請求項２２】 前記システムは、携帯電話、ハンドヘ
    ルドＰＣ、ディジタルビデオカメラ、ディジタルスチル
    カメラ、およびセットトップボックスを少なくとも含む
    群から選択される請求項２１記載の特殊メモリデバイ
    ス。
23. 【請求項２３】 主処理ユニットと、メモリモジュール
    と同じダイ上に内蔵され、少なくとも１つの所定のタス
    クを実行するように構成された特定用途向け信号処理ユ
    ニットＡＳＳＰＵとのあいだでメモリモジュールのメモ
    リを共有する方法であり、メモリモジュールには、少な
    くとも１つの特殊メモリバンクが含まれるメモリ共有方
    法であって、前記少なくとも１つの特殊メモリバンクの
    １つにある少なくとも１つの所定のアドレスの１つへの
    アクセスを主処理ユニットが所望するかを決定すること
    と、前記決定が、前記少なくとも１つの特殊バンクの１
    つにある前記少なくとも１つの所定のアドレスの１つへ
    のアクセスを主処理ユニットが所望することであれば、
    主処理ユニットによる前記１つのアドレスへマッピング
    される前記ＡＳＳＰＵの少なくとも１つのレジスタへの
    アクセスを可能にすることと、前記主処理ユニットのア
    クセス中、前記ＡＳＳＰＵが所望すれば、前記１つのア
    ドレスを含む前記１つの特殊バンクへの前記ＡＳＳＰＵ
    のアクセスを可能にすることとを含む方法。
24. 【請求項２４】 請求項１０または１１記載の方法工程
    を実行するための格納されたコンピュータコード部分を
    有するコンピュータプログラム製品。
25. 【請求項２５】 請求項２３記載の方法工程を実行する
    ための格納されたコンピュータコード部分を有するコン
    ピュータプログラム製品。
26. 【請求項２６】 主処理ユニットと、メモリモジュール
    と同じダイ上に内蔵され、少なくとも１つの所定のタス
    クを実行するように構成された特定用途向け信号処理ユ
    ニットＡＳＳＰＵとのあいだでメモリモジュールのメモ
    リを共有する方法であり、メモリモジュールは、少なく
    とも１つの特殊メモリバンクが含まれるメモリ共有方法
    であって、少なくとも１つの特殊メモリバンクの１つへ
    のアクセスを主処理ユニットが所望するかを決定するこ
    とと、前記決定が、前記少なくとも１つの特殊バンクの
    １つへのアクセスを主処理ユニットが所望することであ
    れば、前記１つの特殊バンクへの主処理ユニットの間接
    的なアクセスを可能にすることと、前記主処理ユニット
    のアクセス中、前記ＡＳＳＰＵが所望すれば、前記１つ
    の特殊バンクへの前記ＡＳＳＰＵの直接的なアクセスを
    可能にすることとを含む方法。