JP4376876B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP4376876B2 JP4376876B2 JP2006161895A JP2006161895A JP4376876B2 JP 4376876 B2 JP4376876 B2 JP 4376876B2 JP 2006161895 A JP2006161895 A JP 2006161895A JP 2006161895 A JP2006161895 A JP 2006161895A JP 4376876 B2 JP4376876 B2 JP 4376876B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- bus
- integrated circuit
- semiconductor integrated
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
11 CPU(外部処理ユニット)
12 カメラ
13 液晶ディスプレイ(LCD)
14 外部メモリ(SDRAM)
20〜23 内部メモリ(SRAM0〜3)
24 メインプロセッサ(MP:第1処理ユニット)
25 ビデオインターフェース(VIF:第2処理ユニット)
26 グラフィックスプロセッサ(GFX:第2処理ユニット)
27 ホストインターフェース(HIF)
28 非同期シリアルインターフェース(UART)
30 メモリ制御部
31 メモリコンフィグレーション制御部
32 WMIF(第1メモリインターフェース)
33 FMIF(第2メモリインターフェース)
34 CPUIF(第3メモリインターフェース)
40 WMバス(第1データバス)
41 FMバス(第2データバス)
42 CPUバス(第3データバス)
43 ホストバス
44 MP用ローカルバス
50 MP用バスセレクタ(第1バスセレクタ)
51〜53 MP用ローカルメモリ
54 MP用ハードウェアエンジン
55 VIF用バスセレクタ(第2バスセレクタ)
60 HIF用バスセレクタ(第3バスセレクタ)
61 CPUIF用バスセレクタ(第4バスセレクタ)
62 UART用バスセレクタ
70 設定部
71 第1レジスタ
72 第2レジスタ
73 リードライト制御部
80 メインバス
81 ベースバンド部
83 オーディオプロセッサ
Claims (6)
- 複数のメモリと、
各々のデータ処理のための複数の処理ユニットと、
前記複数のメモリと前記複数の処理ユニットとの間のデータ転送を制御する複数のメモリインターフェースと、
前記複数のメモリの接続関係を制御するメモリコンフィグレーション制御部とを備え、
前記複数のメモリは、前記メモリコンフィグレーション制御部と接続され、
前記複数のメモリインターフェースは、前記メモリコンフィグレーション制御部と接続され、
前記複数の処理ユニットは、前記複数のメモリインターフェースと選択的に接続され、
前記メモリコンフィグレーション制御部は、前記複数の処理ユニットで処理されるアプリケーションの動作モードに応じて、前記複数の処理ユニットからの指示により、前記複数のメモリインターフェースに接続する前記複数のメモリの接続関係を決定することを特徴とする半導体集積回路装置。 - 請求項1記載の半導体集積回路装置において、
前記複数のメモリは、外部メモリと、複数の内部メモリとを含むことを特徴とする半導体集積回路装置。 - 請求項1記載の半導体集積回路装置において、
外部処理ユニットに接続されていることを特徴とする半導体集積回路装置。 - 請求項3記載の半導体集積回路装置において、
前記メモリコンフィグレーション制御部は、前記外部処理ユニットの動作モードに応じて、前記複数の処理ユニットからの指示により、前記複数のメモリインターフェースに接続する前記複数のメモリの接続関係を決定することを特徴とする半導体集積回路装置。 - 請求項1記載の半導体集積回路装置において、
前記複数のメモリインターフェースと前記複数のメモリとの接続関係は、レジスタによって指定されることを特徴とする半導体集積回路装置。 - 請求項5記載の半導体集積回路装置において、
前記複数のメモリインターフェースと前記複数のメモリとの接続関係につき、前記レジスタ内のビットごとに設定されることを特徴とする半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006161895A JP4376876B2 (ja) | 2002-08-07 | 2006-06-12 | 半導体集積回路装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002229452 | 2002-08-07 | ||
JP2006161895A JP4376876B2 (ja) | 2002-08-07 | 2006-06-12 | 半導体集積回路装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003150889A Division JP2004127245A (ja) | 2002-08-07 | 2003-05-28 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006252584A JP2006252584A (ja) | 2006-09-21 |
JP4376876B2 true JP4376876B2 (ja) | 2009-12-02 |
Family
ID=37092922
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006161895A Expired - Lifetime JP4376876B2 (ja) | 2002-08-07 | 2006-06-12 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4376876B2 (ja) |
-
2006
- 2006-06-12 JP JP2006161895A patent/JP4376876B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2006252584A (ja) | 2006-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7533196B2 (en) | Semiconductor integrated circuit device | |
JP4511638B2 (ja) | 内部メモリ及び外部メモリコントロールを具備したコンピュータシステムコントローラ | |
JP3127853B2 (ja) | メモリ集積回路並びにこれを用いた主記憶システム及びグラフィクスメモリシステム | |
US20090254715A1 (en) | Variable partitioned blocks in shared memory | |
JPH09505424A (ja) | 統合されたメモリシステムのための図形経路及びシステム経路を有するバスインタフェース | |
EP1058891A1 (en) | Multi-processor system with shared memory | |
US8200911B2 (en) | Device having shared memory and method for controlling shared memory | |
US20060140036A1 (en) | Memory controller, display controller, and memory control method | |
US5845322A (en) | Modular scalable multi-processor architecture | |
JP2004127245A (ja) | 半導体集積回路装置 | |
JP4376876B2 (ja) | 半導体集積回路装置 | |
EP1267272B1 (en) | A specialized memory device | |
US8244929B2 (en) | Data processing apparatus | |
JPH10307790A (ja) | 高速プロセッサ | |
US20090254686A1 (en) | Memory sharing through a plurality of routes | |
JP4197285B2 (ja) | メモリコントローラ | |
JP3327900B2 (ja) | データ処理装置 | |
JPH07271654A (ja) | コントローラ | |
JP2002312233A (ja) | 信号処理装置 | |
JP2002182975A (ja) | マルチプロセッサシステム | |
WO2007011110A1 (en) | Access control to partitioned blocks in shared memory | |
JP2002196975A (ja) | データ処理装置 | |
JP3322993B2 (ja) | 情報処理装置 | |
JP3910165B2 (ja) | 高速プロセッサ | |
JPH06348314A (ja) | プログラマブルコントローラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090526 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090723 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090818 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090909 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 3 |