JP3127853B2 - メモリ集積回路並びにこれを用いた主記憶システム及びグラフィクスメモリシステム - Google Patents

メモリ集積回路並びにこれを用いた主記憶システム及びグラフィクスメモリシステム

Info

Publication number
JP3127853B2
JP3127853B2 JP09111682A JP11168297A JP3127853B2 JP 3127853 B2 JP3127853 B2 JP 3127853B2 JP 09111682 A JP09111682 A JP 09111682A JP 11168297 A JP11168297 A JP 11168297A JP 3127853 B2 JP3127853 B2 JP 3127853B2
Authority
JP
Japan
Prior art keywords
data
memory
compression
output terminal
writing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09111682A
Other languages
English (en)
Other versions
JPH10301841A (ja
Inventor
真人 本村
義一 矢部
代志治 相本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP09111682A priority Critical patent/JP3127853B2/ja
Priority to US09/066,605 priority patent/US6263413B1/en
Priority to CN98101445A priority patent/CN1126106C/zh
Priority to KR1019980015378A priority patent/KR100294130B1/ko
Publication of JPH10301841A publication Critical patent/JPH10301841A/ja
Application granted granted Critical
Publication of JP3127853B2 publication Critical patent/JP3127853B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/40—Specific encoding of data in memory or cache
    • G06F2212/401—Compressed data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/02—Handling of images in compressed format, e.g. JPEG, MPEG
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Dram (AREA)
  • Memory System (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はメモリ集積回路並び
にこれを用いた主記憶システム及びグラフィクスメモリ
システムに関し、特にダイナミックランダムアクセスメ
モリ（ＤＲＡＭ）に代表されるような、コンピュータシ
ステムの中で主記憶システムやグラフィクスメモリシス
テムを構成するために用いられる大容量の半導体メモリ
ＬＳＩ（大規模集積回路）に関するものである。
【０００２】
【従来の技術】一般に、半導体メモリＬＳＩにおいて
は、その記憶容量が増えれば増えるほど、より大きなデ
ータバンド幅でその記憶内容をアクセスすることが可能
であるように要求される。これは大きな記憶容量のメモ
リＬＳＩを必要とするのが高性能のコンピュータシステ
ムであり、高性能のコンピュータシステムではその処理
性能に応じた多大なデータバンド幅を必要とするからで
ある。
【０００３】つまり、コンピュータシステムの中で使い
やすいメモリＬＳＩを実現するためには、メモリＬＳＩ
の記憶容量とデータバンド幅とのバランスを保つことが
非常に重要である。そのため、最も容量の大きいメモリ
ＬＳＩであるＤＲＡＭに関して、そのデータバンド幅を
向上するための技術開発が盛んに行われている。
【０００４】上記のようなメモリＬＳＩのデータバンド
幅を向上するために、一般に用いられているのが外部イ
ンタフェースの動作周波数をできるだけ高くする技術で
ある。現在、最も高いデータバンド幅を実現しているの
は３００ＭＨｚのクロックの両エッジを用いて信号線一
本あたり６００Ｍビット／秒のデータバンド幅を実現す
るＲａｍｂｕｓ技術（米国Ｒａｍｂｕｓ社が提唱する技
術、「Ｒａｍｂｕｓ」はＲａｍｂｕｓ社の商標）であ
る。
【０００５】しかしながら、これ以上に外部インタフェ
ースの動作周波数を高くするのは、技術的に大きな困難
を伴う。そのような困難を引き起こす問題の一つは外部
入出力信号端子の同時動作である。すなわち、多数の信
号端子が高速で同時動作すると、チップの消費電力が大
きくなり、また大きなスイッチングノイズをも引き起こ
してしまうため、動作不良の原因となる。
【０００６】また、信号線間のタイミングのずれ、いわ
ゆるスキューも大きな問題である。ボード上の信号線の
配線の電気的パラメータを完全に同一にすることは難し
いため、ＧＨｚ程度の高速動作ではこれらの電気的パラ
メータのずれによるタイミングのずれがどうしても障害
となってしまう。
【０００７】さらに、一般に、コンピュータにおける主
記憶システムは複数のＤＲＡＭをメモリバスに接続した
構成となっているが、バス上ではインピーダンスの不整
合等によって信号波形の乱れが不可避的に生じてしま
い、これも高速動作を妨げる大きな障害となる。
【０００８】上述したように、既存の技術の延長線上
で、単純に外部インタフェースの動作周波数を向上させ
ることでデータバンド幅を向上させることは困難な状況
になっている。また、高速インタフェースを用いたメモ
リＬＳＩとそれを用いたメモリシステムとが一般に高価
でもあるため、データ圧縮手段を用いてデータの転送量
自体を削減することでより少ないデータバンド幅のメモ
リシステムで等価的に高バンド幅のメモリシステムを実
現しようとする提案がなされている。
【０００９】従来、この種の技術については、グラフィ
クスデータのデータ転送に関してなされてきている。こ
れは、グラフィクスデータが冗長性や規則性を有してい
るため、非常にデータ圧縮に向いている（圧縮率が高
い）とともに、グラフィクスメモリシステムはもちろん
のこと、主記憶システムにおいても、グラフィクスデー
タの転送のために大きなデータバンド幅が必要とされて
いるからである。
【００１０】上記の技術としては、“Ｎｅｗ ＤＲＡＭ
Ｔｅｃｈｎｏｌｏｇｉｅｓ”（Ｓｔｅｖｅｎ Ａ．Ｐ
ｒｚｚｙｂｙｌｓｋｉ，Ｓｅｃｏｎｄ Ｅｄｉｔｉｏ
ｎ，ＭｉｃｒｏＤｅｓｉｇｎ Ｒｅｓｏｕｒｃｅｓ，１
９９６，ｐｐ．１２４−１２７）で提案されている。
【００１１】上記の論文で提案されている技術につい
て、図８を用いて説明する。尚、図８のメモリＬＳＩか
らなるフレームバッファ８は、グラフィクスメモリシス
テムにおいて、特に画面描画用に用いられるメモリシス
テムのことを指している。
【００１２】このメモリシステムにおいて、フレームバ
ッファ８内には非圧縮状態の描画データ用の非圧縮描画
データ領域８１と、圧縮状態の描画データ用の圧縮描画
データ領域８２とが設けられている。これらの領域は夫
々、画面上の一定の領域に対応したブロックの集合とし
て構成されている。
【００１３】あるブロックの描画の際には、まずグラフ
ィクスコントローラ９がそのブロックの圧縮描画データ
（圧縮描画データ領域８２のデータ）を参照する。グラ
フィクスコントローラ９は圧縮描画データが有効であれ
ば圧縮描画データを用いて描画を行い、圧縮描画データ
が無効であればそのブロックの非圧縮描画データ（非圧
縮描画データ領域８１のデータ）を用いて描画を行う。
【００１４】後者の場合、グラフィクスコントローラ９
は非圧縮描画データ領域８１から読出した非圧縮描画デ
ータを圧縮してフレームバッファ８の圧縮描画データ領
域８２の対応するブロックの部分に書込みを行う。圧縮
描画データ領域８２に書込んだ圧縮描画データに対して
は有効がマークされる。
【００１５】グラフィクスコントローラ９は描画データ
の書換えを行う場合、非圧縮描画データ領域８１に対し
て描画データの書込みを行う。その際、書換わったブロ
ックに対応する圧縮描画データ領域８２の圧縮描画デー
タに対しては無効がマークされる。すなわち、新たに書
換えられた圧縮描画データのブロックのみが無効として
マークされる。
【００１６】上記の手順によって、画面描画に必要とな
るデータ転送量を大幅に削減することが可能となる。こ
の技術においては、グラフィクスデータの圧縮方法に関
して特に触れられていないが、例えば、“Ａ Ｔｅｃｈ
ｎｉｑｕｅ ｆｏｒ Ｈｉｇｈ−Ｐｅｒｆｏｒｍａｎｃ
ｅ Ｄａｔａ Ｃｏｍｐｒｅｓｓｉｏｎ”（ＩＥＥＥＣ
ｏｍｐｕｔｅｒ，Ｊｕｎｅ １９８４，ｐｐ．８−１
９，Ｔｅｒｒｙ Ａ．Ｗｅｌｃｈ）等に冗長性や規則性
を持つデータの圧縮方法が述べられており、その圧縮方
法をソフトウェアあるいはハードウェアで実行するグラ
フィクスコントローラ９を実現すればよい。また、この
技術によってどの程度データ転送量を削減できるかはど
のような圧縮方法を採るかということと、画像データの
種類とによるが、一般的に、１／２から１／１０程度の
データ転送量への圧縮が期待できるものと考えられる。
【００１７】
【発明が解決しようとする課題】上述した従来のメモリ
システムでは、データ圧縮技術を用いた上述の技術によ
って、圧縮をしない場合と比べて画面の描画に関するデ
ータ転送量を大幅に削減することが可能となる。しかし
ながら、この技術には以下のような問題がある。
【００１８】グラフィクスデータの転送を必要とする処
理としては画面の描画以外に、画像データの読出しや画
面の書換え等がある。特に、３Ｄグラフィクス処理を行
う場合には、テクスチャデータ（グラフィクスソフトウ
ェアで、背景や立体表面に張込む模様のデータ）の読出
し、Ｚバッファ（３Ｄグラフィクス処理において、Ｚ軸
方向に関するデータを保持するバッファ）へのアクセ
ス、ポリゴンの描画（画面の書換え）等に、画面の描画
時以上のデータ転送バンド幅を必要とすることが知られ
ている。
【００１９】例えば、“ＡＧＰ Ｓｐｅｅｄｓ ３Ｄ
Ｇｒａｐｈｉｃｓ”（Ｍｉｃｒｏｐｒｏｃｅｓｓｏｒ
Ｒｅｐｏｒｔ，Ｖｏ１．１０，Ｎｏ．８，Ｊｕｎｅ １
７，１９９６，ｂｙ Ｙｏｎｇ Ｙａｏ）に記載された
技術では、１０２４×７６８画素の画面に対して、画面
描画に１５０ＭＢ／ｓｅｃ、画面の書換えに２００ＭＢ
／ｓｅｃ、Ｚバッファのアクセスに２００ＭＢ／ｓｅ
ｃ、テクスチャデータの読出しに２５０ＭＢ／ｓｅｃを
必要とする旨が記載されている。
【００２０】上述したように、画面描画時のみを圧縮処
理の対象としているので、画面の描画時以外のデータ転
送を圧縮することができない。この問題は特に今後グラ
フィクス処理の主流を占めると考えられる３Ｄグラフィ
クス処理において、全体のデータ転送量の圧縮という点
では極めて不十分である。
【００２１】また、従来の技術では一旦フレームバッフ
ァを構成するメモリＬＳＩからグラフィクスコントロー
ラＬＳＩに描画データを読出した上で圧縮を行い、圧縮
された描画データをメモリＬＳＩに書込んでいる。すな
わち、メモリＬＳＩとグラフィクスコントローラＬＳＩ
との間で、一見無駄とも思えるデータの転送が行われて
いることになる。
【００２２】描画データの書換えがたまにしか起こらな
いとすれば、実際にはほとんど全ての圧縮描画データが
有効なままであるので、上記のような圧縮データの書込
みはたまにしか起こらないことになり、さほど無駄な処
理とは言えない。しかしながら、３Ｄグラフィクス処理
を駆使するようなアプリケーションでは描画データが頻
繁に書換わることもあり、このような場合には非圧縮描
画データの読出しが多くなるばかりか、無駄な圧縮描画
データの書込みが生じてしまう。
【００２３】さらに、従来の技術では一度メモリＬＳＩ
から外部に読出した後でないと圧縮することができな
い。一般的に、このような方法は同じデータを何度もア
クセスする場合にのみ有効であるため、たまにしか書換
えが生じないデータに対してのみ有効である。
【００２４】すなわち、従来の技術は圧縮の対象となる
データに対して冗長性や規則性を要求するだけでなく、
それに加えて静的なデータであることをも要求する。こ
のような制限がつくため、従来の技術は一般的に有効な
データ圧縮手法であるとは言えない。
【００２５】そこで、本発明の目的は上記の問題点を解
消し、従来の高速動作技術よりも信頼性が高くかつより
実現容易な方法で実効的にデータバンド幅を拡大するこ
とができ、データ転送量を削減することができるメモリ
集積回路並びにこれを用いる主記憶システム及びグラフ
ィクスメモリシステムを提供することにある。
【００２６】
【課題を解決するための手段】本発明によるメモリ集積
回路は、少なくともデータの入出力を行う外部入出力端
子と、前記データを記憶するメモリと、前記メモリに対
する前記データの読出し書込みを制御する制御手段とを
同一チップ内に含むメモリ集積回路であって、前記メモ
リからのデータの読出し時に前記メモリから読出したデ
ータをそのまま前記外部入出力端子に送出する第１の送
出手段と、前記メモリに対するデータの書込み時に前記
外部入出力端子から入力されるデータをそのまま前記メ
モリに送出する第２の送出手段と、前記メモリからのデ
ータの圧縮読出し時に前記メモリから読出したデータを
圧縮して前記外部入出力端子に送出する圧縮手段と、前
記メモリに対するデータの圧縮書込み時に前記外部入出
力端子から入力される圧縮データを伸長して前記メモリ
に送出する伸長手段とを前記同一チップ内に備え、 前記
制御手段は、前記外部入出力端子から入力されるコマン
ドに応じて前記メモリからのデータの読出しと前記メモ
リに対するデータの書込みと前記メモリからのデータの
圧縮読出しと前記メモリに対するデータの圧縮書込みと
を夫々制御するよう構成し、 前記制御手段は、前記メモ
リに予め付与された第１の識別子と前記圧縮手段及び前
記伸長手段に予め付与されかつ前記第１の識別子とは異
なる第２の識別子とを保持する保持手段と、前記外部か
ら入力されるコマンドが前記第１及び第２の識別子のい
ずれを指定しているかを判別する判別手段とを具備し、
前記判別手段の判別結果に応じて前記メモリからのデー
タの読出しと前記メモリに対するデータの書込みと前記
メモリからのデータの圧縮読出しと前記メモリに対する
データの圧縮書込みとを夫々制御するよう構成してい
る。
【００２７】本発明による主記憶システムは、少なくと
もデータの入出力を行う外部入出力端子と、前記データ
を記憶するメモリと、前記メモリに対する前記データの
読出し書込みを制御する制御手段と、前記メモリからの
データの読出し時に前記メモリから読出したデータをそ
のまま前記外部入出力端子に送出する第１の送出手段
と、前記メモリに対するデータの書込み時に前記外部入
出力端子から入力されるデータをそのまま前記メモリに
送出する第２の送出手段と、前記メモリからのデータの
圧縮読出し時に前記メモリから読出したデータを圧縮し
て前記外部入出力端子に送出する圧縮手段と、前記メモ
リに対するデータの圧縮書込み時に前記外部入出力端子
から入力される圧縮データを伸長して前記メモリに送出
する伸長手段とを同一チップ内に含むメモリ集積回路
と、少なくともプログラムを格納するメモリチップとを
備え、 前記制御手段は、前記外部入出力端子から入力さ
れるコマンドに応じて前記メモリからのデータの読出し
と前記メモリに対するデータの書込みと前記メモリから
のデータの圧縮読出しと前記メモリに対するデータの圧
縮書込みとを夫々制御するよう構成し、 前記制御手段
は、前記メモリに予め付与された第１の識別子と前記圧
縮手段及び前記伸長手段に予め付与されかつ前記第１の
識別子とは異なる第２の識別子とを保持する保持手段
と、前記外部から入力されるコマンドが前記第１及び第
２の識別子のいずれを指定しているかを判別する判別手
段とを具備し、 前記判別手段の判別結果に応じて前記メ
モリからのデータの読出しと前記メモリに対するデータ
の書込みと前記メモリからのデータの圧縮読出しと前記
メモリに対するデータの圧縮書込みとを夫々制御するよ
う構成している。
【００２８】本発明による他の主記憶システムは、少な
くともデータの入出力を行う外部入出力端子と、前記デ
ータを記憶するメモリと、前記メモリに対する前記デー
タの読出し書込みを制御する制御手段と、前記メモリか
らのデータの読出し時に前記メモリから読出したデータ
をそのまま前記外部入出力端子に送出する第１の送出手
段と、前記メモリに対するデータの書込み時に前記外部
入出力端子から入力されるデータをそのまま前記メモリ
に送出する第２の送出手段と、前記メモリからのデータ
の圧縮読出し時に前記メモリから読出したデータを圧縮
して前記外部入出力端子に送出する圧縮手段と、前記メ
モリに対するデータの圧縮書込み時に前記外部入出力端
子から入力される圧縮データを伸長して前記メモリに送
出する伸長手段とを同一チップ内に含みかつグラフィク
スデータを格納するメモリ集積回路と、少なくともプロ
グラムを格納するメモリチップとを備え、 前記制御手段
は、前記外部入出力端子から入力されるコマンドに応じ
て前記メモリからのデータの読出しと前記メモリに対す
るデータの書込みと前記メモリからのデータの圧縮読出
しと前記メモリに対するデータの圧縮書込みとを夫々制
御するよう構成し、 前記制御手段は、前記メモリに予め
付与された第１の識別子と前記圧縮手段及び前記伸長手
段に予め付与されかつ前記第１の識別子とは異なる第２
の識別子とを保持する保持手段と、前記外部から入力さ
れるコマンドが前記第１及び第２の識別子のいずれを指
定しているかを判別する判別手段とを具備し、 前記判別
手段の判別結果に応じて前記メモリからのデータの読出
しと前記メモリに対するデータの書込みと前記メモリか
らのデータの圧縮読出しと前記メモリに対するデータの
圧縮書込みとを夫々制御するよう構成している。
【００２９】本発明によるグラフィクスメモリシステム
は、少なくともデータの入出力を行う外部入出力端子
と、前記データを記憶するメモリと、前記メモリに対す
る前記データの読出し書込みを制御する制御手段と、前
記メモリからのデータの読出し時に前記メモリから読出
したデータをそのまま前記外部入出力端子に送出する第
１の送出手段と、前記メモリに対するデータの書込み時
に前記外部入出力端子から入力されるデータをそのまま
前記メモリに送出する第２の送出手段と、前記メモリか
らのデータの圧縮読出し時に前記メモリから読出したデ
ータを圧縮して前記外部入出力端子に送出する圧縮手段
と、前記メモリに対するデータの圧縮書込み時に前記外
部入出力端子から入力される圧縮データを伸長して前記
メモリに送出する伸長手段とを同一チップ内に含みかつ
グラフィクスデータを格納するメモリ集積回路と、前記
メモリ集積回路との間で前記グラフィクスデータの転送
を行いかつ少なくとも前記グラフィクスデータの圧縮伸
長処理を行うグラフィクスコントローラとを備え、 前記
制御手段は、前記外部入出力端子から入力されるコマン
ドに応じて前記メモリからのデータの読出しと前記メモ
リに対するデータの書込みと前記メモリからのデータの
圧縮読出しと前記メモリに対するデータの圧縮書込みと
を夫々制御するよう構成し、 前記制御手段は、前記メモ
リに予め付与された第１の識別子と前記圧縮手段及び前
記伸長手段に予め付与されかつ前記第１の識別子とは異
なる第２の識別子とを保持する保持手段と、前記外部か
ら入力されるコマンドが前記第１及び第２の識別子のい
ずれを指定しているかを判別する判別手段とを具備し、
前記判別手段の判別結果に応じて前記メモリからのデー
タの読出しと前記メモリに対するデータの書込みと前記
メモリからのデータの圧縮読出しと前記メモリに対する
データの圧縮書込みとを夫々制御するよう構成してい
る。
【００３０】本発明のデータ圧縮・伸長機能付きメモリ
ＬＳＩは、外部入出力端子とコントローラ部とメモリ部
とを有するメモリＬＳＩのチップ内部にデータ圧縮器と
データ伸長器とから構成される圧縮伸長部を設け、圧縮
伸長部がメモリ部内の任意の位置のデータに対してリー
ド、圧縮リード、ライト、圧縮ライトの４つのアクセス
動作を行うことができるようにしている。
【００３１】コントローラ部はリード時にメモリ部から
読出したデータを圧縮伸長部を介さずに直接受け取って
外部入出力端子から出力し、圧縮リード時にメモリ部か
ら読出したデータを圧縮伸長部内のデータ圧縮器で圧縮
した上で当該の圧縮データを外部入出力端子から出力し
ている。
【００３２】コントローラ部はライト時に外部入出力端
子から受け取ったデータを圧縮伸長部を介さずに直接メ
モリ部に書込み、圧縮ライト時に外部入出力端子から受
け取った圧縮データを圧縮伸長部のデータ伸長部で伸長
した上で、伸長した原データをメモリ部に書込むように
している。
【００３３】上記のデータ圧縮・伸長機能付きメモリＬ
ＳＩは、圧縮リード時に、リード時のリードアクセス遅
延時間に一定の圧縮処理遅延時間を付加した圧縮リード
アクセス遅延時間後に圧縮データを出力する。
【００３４】上記のデータ圧縮・伸長機能付きメモリＬ
ＳＩは、アクセスの際に与えられるコマンドの種類かも
しくはメモリアドレスの値によって、コントローラ部が
圧縮伸長部を介したアクセスか、圧縮伸長部を介さない
アクセスかを識別する。
【００３５】上記のデータ圧縮・伸長機能付きメモリＬ
ＳＩは、メモリ部と圧縮伸長部に別々の識別子を付与し
てこれらの識別子をコントローラ部内に保持し、アクセ
スを指示するコマンドが与えられた際に、コマンド内で
どちらの識別子を指定したかによって、コントローラ部
が圧縮伸長部を介したアクセスか圧縮伸長部を介さない
アクセスかを識別する。
【００３６】上記のデータ圧縮・伸長機能付きメモリＬ
ＳＩは、外部入出力端子内に二つのチップセレクト端子
を設け、アクセス時にどちらのチップセレクト端子をア
クティブにしたかによって、コントローラ部が圧縮伸長
部を介したアクセスか、圧縮伸長部を介さないアクセス
かを識別する。
【００３７】上記のデータ圧縮・伸長機能付きメモリＬ
ＳＩは、データ圧縮器が出力する圧縮データをメモリ部
へ直接入力することが可能なように構成することによっ
て、メモリ部内の任意の位置に記憶されたデータをチッ
プ内で圧縮してメモリ部に再書込みする圧縮書戻しアク
セスを可能としている。
【００３８】上記のデータ圧縮・伸長機能付きメモリＬ
ＳＩは、メモリ部からのデータリードアドレスを指定す
るのみでなく、再書込みアドレスをデータとして指定し
て圧縮書戻しアクセスを行う。また、コントローラ部が
上述したアクセスの識別方法と同様の方法で当該の圧縮
書戻しアクセスが圧縮伸長部を介するアクセスであるこ
とを認識する。
【００３９】本発明の主記憶システムは、任意個のメモ
リＬＳＩと任意個のデータ圧縮・伸長機能付きメモリＬ
ＳＩとを並べて構成しており、データ圧縮・伸長機能付
きメモリＬＳＩに圧縮可能なデータを格納し、圧縮可能
なデータの転送に圧縮リードや圧縮ライトアクセスを用
いることによって、圧縮可能なデータの処理に伴うメモ
リバス上のデータ転送量を削減可能としている。
【００４０】本発明の他の主記憶システムは、任意個の
メモリＬＳＩと任意個のデータ圧縮・伸長機能付きメモ
リＬＳＩとを並べて構成しており、データ圧縮・伸長機
能付きメモリＬＳＩにグラフィクスデータを格納し、グ
ラフィクスデータの転送に圧縮リードや圧縮ライトアク
セスを用いることによって、グラフィクス処理に伴うメ
モリバス上のデータ転送量を削減可能としている。
【００４１】本発明のグラフィクスメモリシステムは、
任意個のデータ圧縮・伸長機能付きメモリＬＳＩを並べ
て構成しており、グラフィクスコントローラに接続され
ている。また、グラフィクスメモリシステムはデータ圧
縮・伸長機能付きメモリＬＳＩとグラフィクスコントロ
ーラとの間のグラフィクスデータの転送の際に圧縮リー
ドや圧縮ライトアクセスを用いることによって、グラフ
ィクスデータのデータ転送量を削減可能としている。
【００４２】上記のデータ圧縮・伸長機能付きメモリＬ
ＳＩはデータを外部に読出す際に圧縮伸長部内のデータ
圧縮器によってメモリ部から読出されたデータを圧縮し
て外部入出力端子から出力し、外部からデータを書込む
際に圧縮伸長部内のデータ伸長器において外部入出力端
子から受け取ったデータを伸長してメモリ部に書込んで
いるので、外部入出力端子や外部入出力端子が接続され
るメモリバスを介するデータの転送を当該データを圧縮
した状態で行うことができるようになる。
【００４３】このデータ圧縮・伸長機能付きメモリＬＳ
Ｉを用いた主記憶システムでは、複数のデータ圧縮・伸
長機能付きメモリＬＳＩと従来の複数のメモリＬＳＩと
を一組のメモリバスに接続することで構成されているの
で、圧縮効果が高い規則性や冗長性を有するデータ、例
えばグラフィクスデータ等をデータ圧縮・伸長機能付き
メモリＬＳＩにマッピングすることで、これらのデータ
を用いた処理の際のメモリバス上のデータ転送量を削減
することが可能になる。
【００４４】すなわち、画面の描画時のような一定のア
クセスパターンの時だけではなく、より一般的な広いア
クセスパターンにおいてデータの冗長性や規則性を活か
してそのデータの圧縮を行うことで、メモリＬＳＩの外
部インタフェースとメモリバスの高速動作に頼ったデー
タバンド幅の拡大ではなく、データ転送量自体をデータ
圧縮によって削減することができる。
【００４５】
【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。図１は本発明の一実施例による
データ圧縮・伸長機能付きメモリＬＳＩの実施の形態の
構成を示すブロック図である。図１において、データ圧
縮・伸長機能付きメモリＬＳＩ１は外部入出力端子２０
と、コントローラ部１１と、メモリ部１２と、圧縮伸長
部１３と、セレクタ１６，１７とから構成されている。
【００４６】外部入出力端子２０はコマンド／アドレス
入力端子２０１とデータ入出力端子２０２とから構成さ
れている。また、圧縮伸長部１３はデータ圧縮器１４と
データ伸長器１５とから構成されている。
【００４７】コマンド／アドレス入力端子２０１はデー
タ圧縮・伸長機能付きメモリＬＳＩ１に対するアクセス
の種別を示すコマンドとアクセスするアドレスとを指定
する端子である。ここで、アクセスの種別の中にはリー
ドアクセス、圧縮リードアクセス、ライトアクセス、圧
縮ライトアクセスの４つの種類が存在する。
【００４８】データ入出力端子２０２はライトアクセス
及び圧縮ライトアクセスの時に書込むデータを与える
か、リードアクセス及び圧縮リードアクセスの時に読取
ったデータを出力する端子である。
【００４９】コントローラ部１１はコマンド／アドレス
入力端子２０１からの入力にしたがってチップ内の動作
を決定し、圧縮伸長の指示信号や読出し書込み制御信号
等の制御信号を生成する部分である。データ圧縮・伸長
機能付きメモリＬＳＩ１はメモリ部１２内の任意の位置
のデータに対して上記の４つの種類のアクセスを行うこ
とが可能である。
【００５０】図２（ａ）〜（ｃ）は本発明の一実施例に
よる外部入出力端子の構成例を示すブロック図である。
図１の外部入出力端子２０は、例えば従来の技術のメモ
リＬＳＩの中のＳｙｎｃｈｒｏｎｏｕｓ ＤＲＡＭやＳ
ｙｎｃＬｉｎｋ ＤＲＡＭに相当するものである。ここ
で、Ｓｙｎｃｈｒｏｎｏｕｓ ＤＲＡＭは外部から入力
されるクロック信号に同期してデータの入出力を行うこ
とを特徴とするＤＲＡＭである。また、ＳｙｎｃＬｉｎ
ｋ ＤＲＡＭについては、“Ｎｅｗ ＤＲＡＭＴｅｃｈ
ｎｏｌｏｇｉｅｓ”（Ｓｔｅｖｅｎ Ａ．Ｐｒｚｚｙｂ
ｙｌｓｋｉ，Ｓｅｃｏｎｄ Ｅｄｉｔｉｏｎ，Ｍｉｃｒ
ｏＤｅｓｉｇｎ Ｒｅｓｏｕｒｃｅｓ，１９９６，ｐ
ｐ．３２０−３３６）に記載されている。
【００５１】図２（ａ）では分化されていない一組の外
部入出力端子２０が存在する。この実施の形態は、例え
ば従来の技術のメモリＬＳＩの中のＲａｍｂｕｓ ＤＲ
ＡＭに相当するものである。ここで、Ｒａｍｂｕｓ Ｄ
ＲＡＭは従来の技術で述べたＲａｍｂｕｓ技術を用いた
ＤＲＡＭである。
【００５２】図２（ｂ）では外部入力端子２０３と外部
出力端子２０４とが存在する。この実施の形態は、例え
ば従来の技術のメモリＬＳＩの中のＲａｍＬｉｎｋ Ｄ
ＲＡＭに相当するものである。図２（ｃ）では、コマン
ド／アドレス入力端子２０１とデータ入力端子２０５と
データ出力端子２０６とが存在する。ここで、ＲａｍＬ
ｉｎｋ ＤＲＡＭについては、“Ｎｅｗ ＤＲＡＭ Ｔ
ｅｃｈｎｏｌｏｇｉｅｓ”（Ｓｔｅｖｅｎ Ａ．Ｐｒｚ
ｚｙｂｙｌｓｋｉ，Ｓｅｃｏｎｄ Ｅｄｉｔｉｏｎ，Ｍ
ｉｃｒｏＤｅｓｉｇｎ Ｒｅｓｏｕｒｃｅｓ，１９９
６，ｐｐ．３０６−３１９）に記載されている。
【００５３】図３は図１のデータ圧縮・伸長機能付きメ
モリＬＳＩ１の動作を示すタイミングチャートである。
図３は従来の技術のＳｙｎｃｈｒｏｎｏｕｓ ＤＲＡＭ
をベースとしてデータ圧縮・伸長機能付きメモリＬＳＩ
１を実現した場合のタイミングを例にとって示してお
り、データ圧縮・伸長機能付きメモリＬＳＩ１に対する
データの入出力をその外部から見た時の動作を示してい
る。
【００５４】まず、リードアクセスの際にはリードを指
示するコマンドａ１が与えられ、一定のサイクル後に複
数のサイクルにまたがって読出されたデータ〜が出
力される［図３の（ａ）参照］。この場合、図１を参照
すると、コントローラ部１１がメモリ部１２にデータの
読出しを指示し、読出されたデータはデータ圧縮器１４
を介さずに直接セレクタ１６に入力され、コントローラ
部１１からデータ入出力端子２０２を介して外部に出力
される。
【００５５】次に、圧縮リードアクセスの際には、圧縮
リードを指示するコマンドｂ１が与えられ、一定のサイ
クル後に複数のサイクルにまたがって読出されたデータ
，が出力される［図３の（ｂ）参照］。この場合、
図１を参照すると、コントローラ部１１がメモリ部１２
にデータの読出しを指示し、読出されたデータはデータ
圧縮器１４によってデータ圧縮を受けた後でセレクタ１
６に入力され、コントローラ部１１からデータ入出力端
子２０２を介して外部に出力される。
【００５６】ここで、データ入出力端子２０２から外部
に出力されるデータは圧縮処理を受けるので、そのデー
タ量が圧縮をしない通常のリードアクセスの場合に比べ
ると、一般には小さくなる。この場合、データが圧縮処
理を受けるために、そのデータを出力するまでの圧縮リ
ードアクセス遅延時間は通常のリードアクセス遅延時間
よりも圧縮処理遅延時間分遅くなる。
【００５７】ライトアクセスの際には、ライトを指示す
るコマンドｃ１が与えられ、それと同時に書込むべきデ
ータ〜がデータ入出力端子２０２から与えられる
［図３の（ｃ）参照］。この場合、図１を参照すると、
コントローラ部１１はメモリ部１２にデータの書込みを
指示するとともに、与えられたデータをデータ伸長器１
５を介さずに直接セレクタ１７に入力し、メモリ部１２
に書込む。
【００５８】最後に、圧縮ライトアクセスの際には、圧
縮ライトを指示するコマンドｄ１が与えられ、それと同
時に書込むべきデータ，がデータ入出力端子２０２
から与えられる。この場合、図１を参照すると、コント
ローラ部１１はデータ伸長器１５にデータの伸長を、メ
モリ部１２にデータの書込みを夫々指示し、データ入出
力端子２０２から与えられたデータをデータ伸長器１５
を介してセレクタ１７に入力し、メモリ部１２に書込
む。
【００５９】図４（ａ）〜（ｃ）は本発明の一実施例に
よるデータ圧縮・伸長機能付きメモリＬＳＩにおいて、
アクセスの対象がメモリ部１２であるか、圧縮伸長部１
３であるかを区別するための機構例を示した図である。
ここで、アクセスの対象がメモリ部１２である場合とは
リードアクセスもしくはライトアクセスの時であり、ア
クセスの対象が圧縮伸長部１３である場合とは圧縮リー
ドアクセスもしくは圧縮ライトアクセスの時である。
【００６０】図４（ａ）ではコマンド／アドレス入力端
子２０１から与えられるコマンドもしくはアドレスの値
によって、アクセスの対象がメモリ部１２であるか、圧
縮伸長部１３であるかを指示している。
【００６１】コマンドで指示する場合にはリード、圧縮
リード、ライト、圧縮ライトに夫々別々のコマンドを用
い、それをデコーダ１１１でデコードして指示してい
る。また、アドレスで指示する場合には、例えば入力す
るアドレスの上位ビットをデコーダ１１１でデコードす
ることでアクセスの対象がメモリ部１２であるか、圧縮
伸長部１３であるかを指示している。
【００６２】図４（ｂ）ではコントローラ部１１内のメ
モリ部識別子保持部１１２及び圧縮伸長部識別子保持部
１１３に夫々メモリ部１２に対する識別子と圧縮伸長部
１３に対する識別子とを保持しておき、アクセスを指示
するコマンドが与えられた際に、そのコマンドがどちら
の識別子を指定しているかを比較器１１４，１１５で検
出することによってアクセスの対象がメモリ部１２であ
るか圧縮伸長部１３であるかを識別している。
【００６３】従来の技術のＲａｍｂｕｓ ＤＲＡＭ、Ｓ
ｙｎｃＬｉｎｋ ＤＲＡＭ、ＲａｍＬｉｎｋ ＤＲＡＭ
等においては、コマンド内に特定のＤＲＡＭと一意に対
応する識別子を指定することによって、メモリシステム
内のどのＤＲＡＭにアクセスするかを指示している。
【００６４】図４（ｂ）ではデータ圧縮・伸長機能付き
メモリＬＳＩ１内のメモリ部１２と圧縮伸長部１３とに
夫々別々の識別子を与えることで、これら従来の技術と
同様の機構によってメモリ部１２と圧縮伸長部１３とを
識別可能としている。
【００６５】尚、外部入出力端子２０の構成に関して、
図４（ｂ）では図２（ａ）の実施の形態を例にとって説
明したが、同様の機構は図１、図２（ｂ）、図２（ｃ）
の外部入出力端子２０のいずれの構成においても実現可
能である。
【００６６】また、コマンド内の識別子がメモリ部識別
子保持部１１２及び圧縮伸長部識別子保持部１１３のい
ずれの内容とも一致しない場合には、当該コマンドが当
該データ圧縮・伸長処理機能付きメモリＬＳＩ１に対す
るアクセスを指示するコマンドではないということを意
味する。
【００６７】図４（ｃ）ではコマンド／アドレス入力端
子２０１の一部として二つのチップセレクト端子２０１
１，２０１２を設け、チップセレクト端子２０１１，２
０１２のうちのどちらをアクティブにするかによって、
アクセスの対象がメモリ部１２であるか、圧縮伸長部１
３であるかがデコーダ１１６から指示される。
【００６８】図５は本発明の他の実施例によるデータ圧
縮・伸長機能付きメモリＬＳＩの構成を示すブロック図
である。図において、本発明の他の実施例によるデータ
圧縮・伸長機能付きメモリＬＳＩ１はデータ圧縮器１９
の出力をセレクタ１７にも接続した以外は図１に示す本
発明の一実施例と同様であり、同一構成要素には同一符
号を付してある。また、同一構成要素の動作は本発明の
一実施例の動作と同様である。本発明の他の実施例では
データ圧縮器１９の出力をセレクタ１７を介してメモリ
部１２に転送することで、本発明の一実施例では実現で
きなかった圧縮書戻しアクセスを実現することができ
る。
【００６９】この圧縮書戻しアクセスはメモリ部１２か
ら読出したデータをデータ圧縮器１９で圧縮し、再度メ
モリ部１２に書戻すアクセスである。圧縮書戻しアクセ
スを行う際には、まず図４で説明した方法のいずれか
で、要求されたアクセスが圧縮伸長部１３に対するもの
であることを識別する。
【００７０】圧縮書戻しアクセスを要求するコマンドは
ライトアクセスや圧縮ライトアクセスを要求するコマン
ドと同様に、外部入出力端子２０に対するデータの入力
を伴う。この場合、外部入出力端子２０に入力されるデ
ータは書戻しを行うメモリ部１２のアドレスの指定に用
いられる。
【００７１】図６は図１及び図５に示すデータ圧縮・伸
長機能付きメモリＬＳＩを用いた主記憶システムの構成
例を示すブロック図である。図において、主記憶システ
ム２はユニファイドメモリシステム（ＵＭＡ）技術を用
いた主記憶システムを対象としている。ＵＭＡ技術とは
グラフィクスメモリシステム、特にフレームバッファを
主記憶内に吸収し、主記憶の一部をフレームバッファに
割り当てることでメモリＬＳＩの数を削減することを狙
った技術である。
【００７２】図６において、主記憶システム２はメモリ
バス１００に複数個のメモリＬＳＩ２１〜２３と一つの
データ圧縮・伸長機能付きメモリＬＳＩ１とを接続して
構成されている。尚、メモリバス１００にはデータ圧縮
・伸長機能付きメモリＬＳＩ１を複数個接続することも
可能である。
【００７３】また、主記憶システム２内のメモリバス１
００にはメモリコントローラ４とグラフィクスコントロ
ーラ３とが接続されている。メモリコントローラ４及び
グラフィクスコントローラ３はメモリバス１００の占有
権の調停を占有権調停線１０１を用いて行う。
【００７４】この主記憶システム２ではグラフィクスコ
ントローラ３がアクセスするグラフィクスメモリをデー
タ圧縮・伸長機能付きメモリＬＳＩ１にマッピングする
ことで、グラフィクス処理に伴うデータ転送の際のデー
タ転送量を削減することができる。
【００７５】図７は図１及び図５に示すデータ圧縮・伸
長機能付きメモリＬＳＩを用いたグラフィクスメモリシ
ステムの構成例を示すブロック図である。図において、
グラフィクスメモリシステム６は二つのデータ圧縮・伸
長機能付きメモリＬＳＩ１−１，１−２を用いて構成さ
れている。グラフィクスコントローラ７とグラフィクス
メモリシステム６との間で圧縮されたグラフィクスデー
タを相互にやり取りすることによって、メモリバス１０
２のデータ転送量を減らすことが可能になる。
【００７６】このように、データ圧縮・伸長機能付きメ
モリＬＳＩ１，１−１，１−２内部で圧縮・伸長処理を
行うことによって、メモリバス１００，１０２上のデー
タ転送をデータ圧縮された状態で行うことができる。そ
のため、従来の技術のメモリＬＳＩと同一のメモリバス
バンド幅であっても、より多くのデータ転送を行うこと
ができるので、実効的にはより大きなメモリバスバンド
幅を実現することができる。
【００７７】また、高速動作によるメモリバスバンド幅
の向上は電気設計上の困難に直面しているが、データ圧
縮・伸長機能付きメモリＬＳＩ１，１−１，１−２を上
記のように構成することによって、高速動作以外の高バ
ンド幅化の手段を提供することができる。
【００７８】さらに、パーソナルコンピュータ等におい
て最もメモリバスのデータバンド幅を必要とする処理は
３Ｄグラフィクスを中心とするグラフィクス処理であ
る。しかしながら、グラフィクスデータは規則性・冗長
性を有しているので、グラフィクスデータを蓄積するメ
モリにデータ圧縮・伸長機能付きメモリＬＳＩ１，１−
１，１−２を用いることによって、データ圧縮・伸長機
能付きメモリＬＳＩ１，１−１，１−２内部での圧縮処
理でデータ量を１／１０から１／２程度に減らすことが
可能となる。
【００７９】一方、上記のデータ圧縮・伸長機能付きメ
モリＬＳＩ１，１−１，１−２を用いたメモリシステム
（主記憶システム２やグラフィクスメモリシステム６）
では、従来のようなメモリＬＳＩの外部でソフトウェア
／ハードウェアによってデータ圧縮技術を行うメモリシ
ステムと比べると以下のような効果を有する。
【００８０】すなわち、データ圧縮・伸長機能付きメモ
リＬＳＩ１，１−１，１−２の内部でデータの圧縮・伸
長処理が閉じて行われるので、メモリＬＳＩから外部に
データを一度読出して圧縮して書戻すというオーバーヘ
ッドが発生しない。
【００８１】また、データの記憶を原データの状態で行
い、データ転送時にのみ圧縮することで、任意のデータ
に対するランダムアクセスを行うことが可能になる。従
来の技術では一旦圧縮した状態でデータを記憶するた
め、ランダムアクセスを行えないか、行えるとしてもテ
ーブルルックアップを行う等のオーバーヘッドが生じて
しまっている。
【００８２】さらに、上記の効果によって、従来の技術
がフレームバッファからの画面描画の際の描画データ転
送量の圧縮にしか適用を検討されなかったのに対し、上
記のデータ圧縮・伸長機能付きメモリＬＳＩ１，１−
１，１−２を用いたメモリシステムはグラフィクス処理
に伴うデータ転送、例えば画面の書換えやＺバッファの
アクセス、及びテクスチャデータの読取り等の際にも用
いることができ、データ転送量の削減を図ることができ
る。
【００８３】さらにまた、上記の効果によって、上記の
データ圧縮・伸長機能付きメモリＬＳＩ１，１−１，１
−２を用いたメモリシステムは、グラフィクスデータの
データ圧縮のみでなく、冗長性や規則性を有する他のデ
ータ、例えば音声データ、テキストデータ、コンピュー
タプログラム、あるいは科学技術計算時のベクトルデー
タ等のデータ圧縮にも適用することが可能であり、実効
的なデータバンド幅の向上を実現することが可能とな
る。
【００８４】上記の構成のほかに、圧縮書戻しアクセス
をも実行可能とすることで、従来の技術で提案されてい
たデータ圧縮技術と同等のデータ圧縮を、データ圧縮・
伸長機能付きメモリＬＳＩ１，１−１，１−２の内部で
かつ単独で行うことができる。
【００８５】尚、請求項の記載に関連して本発明はさら
に次の態様をとりうる。
【００８６】（１）少なくともデータの入出力を行う外
部入出力端子と、前記データを記憶するメモリと、前記
メモリに対する前記データの読出し書込みを制御する制
御手段と、前記メモリからのデータの読出し時に前記メ
モリから読出したデータをそのまま前記外部入出力端子
に送出する第１の送出手段と、前記メモリに対するデー
タの書込み時に前記外部入出力端子から入力されるデー
タをそのまま前記メモリに送出する第２の送出手段と、
前記メモリからのデータの圧縮読出し時に前記メモリか
ら読出したデータを圧縮して前記外部入出力端子に送出
する圧縮手段と、前記メモリに対するデータの圧縮書込
み時に前記外部入出力端子から入力される圧縮データを
伸長して前記メモリに送出する伸長手段とを同一チップ
内に含むメモリ集積回路と、少なくともプログラムを格
納するメモリチップとを有し、前記第１の送出手段が、
前記メモリからのデータの読出し及び前記メモリからの
データの圧縮読出しに応じて前記メモリから読出したデ
ータと前記圧縮手段で圧縮したデータとのうち一方を選
択して前記外部入出力端子に送出するよう構成したこと
を特徴とする主記憶システム。
【００８７】（２）前記第２の送出手段は、前記メモリ
に対するデータの書込み及び前記メモリに対するデータ
の圧縮書込みに応じて前記外部入出力端子から入力され
るデータと前記伸長手段で伸長したデータとのうち一方
を選択して前記メモリに送出するよう構成したことを特
徴とする（１）記載の主記憶システム。
【００８８】（３）前記制御手段は、前記外部入出力端
子から入力されるコマンドに応じて前記メモリからのデ
ータの読出しと前記メモリに対するデータの書込みと前
記メモリからのデータの圧縮読出しと前記メモリに対す
るデータの圧縮書込みとを夫々制御するよう構成したこ
とを特徴とする（１）または（２）記載の主記憶システ
ム。
【００８９】（４）前記制御手段は、前記外部入出力端
子から入力されるメモリアドレスに応じて前記メモリか
らのデータの読出しと前記メモリに対するデータの書込
みと前記メモリからのデータの圧縮読出しと前記メモリ
に対するデータの圧縮書込みとを夫々制御するよう構成
したことを特徴とする（１）または（２）記載の主記憶
システム。
【００９０】（５）前記制御手段は、前記メモリに予め
付与された第１の識別子と前記圧縮手段及び前記伸長手
段に予め付与されかつ前記第１の識別子とは異なる第２
の識別子とを保持する保持手段と、前記外部から入力さ
れるコマンドが前記第１及び第２の識別子のいずれを指
定しているかを判別する判別手段とを含み、前記判別手
段の判別結果に応じて前記メモリからのデータの読出し
と前記メモリに対するデータの書込みと前記メモリから
のデータの圧縮読出しと前記メモリに対するデータの圧
縮書込みとを夫々制御するよう構成したことを特徴とす
る（３）記載の主記憶システム。
【００９１】（６）前記外部入出力端子は、前記メモリ
へのアクセス時に前記メモリを選択するための信号が入
力される第１のチップセレクト端子と、前記メモリへの
アクセス時に前記圧縮手段及び前記伸長手段を選択する
ための信号が入力される第２のチップセレクト端子とを
含み、前記制御手段が前記メモリへのアクセス時に前記
第１及び第２のチップセレクト端子のいずれに信号が入
力されたかに応じて前記メモリからのデータの読出しと
前記メモリに対するデータの書込みと前記メモリからの
データの圧縮読出しと前記メモリに対するデータの圧縮
書込みとを夫々制御するよう構成したことを特徴とする
（１）または（２）記載の主記憶システム。
【００９２】（７）前記制御手段は、前記メモリに対す
るデータの圧縮書戻し時に前記メモリから読出したデー
タを前記圧縮手段で圧縮してから前記メモリに書込むよ
う構成したことを特徴とする（１）から（６）のいずれ
か記載の主記憶システム。
【００９３】（８）前記制御手段は、前記メモリに対す
るデータの圧縮書戻し時に前記外部入出力端子から入力
されるアドレスを基に前記メモリから読出したデータを
前記圧縮手段で圧縮した後に当該圧縮データを前記外部
入出力端子からデータとして入力されるアドレスを基に
前記メモリに書込むよう構成したことを特徴とする
（１）から（６）のいずれか記載のメモリ集積回路。
【００９４】（９）少なくともデータの入出力を行う外
部入出力端子と、前記データを記憶するメモリと、前記
メモリに対する前記データの読出し書込みを制御する制
御手段と、前記メモリからのデータの読出し時に前記メ
モリから読出したデータをそのまま前記外部入出力端子
に送出する第１の送出手段と、前記メモリに対するデー
タの書込み時に前記外部入出力端子から入力されるデー
タをそのまま前記メモリに送出する第２の送出手段と、
前記メモリからのデータの圧縮読出し時に前記メモリか
ら読出したデータを圧縮して前記外部入出力端子に送出
する圧縮手段と、前記メモリに対するデータの圧縮書込
み時に前記外部入出力端子から入力される圧縮データを
伸長して前記メモリに送出する伸長手段とを同一チップ
内に含みかつグラフィクスデータを格納するメモリ集積
回路と、少なくともプログラムを格納するメモリチップ
とを有し、前記第１の送出手段が、前記メモリからのデ
ータの読出し及び前記メモリからのデータの圧縮読出し
に応じて前記メモリから読出したデータと前記圧縮手段
で圧縮したデータとのうち一方を選択して前記外部入出
力端子に送出するよう構成したことを特徴とする主記憶
システム。
【００９５】（１０）前記第２の送出手段は、前記メモ
リに対するデータの書込み及び前記メモリに対するデー
タの圧縮書込みに応じて前記外部入出力端子から入力さ
れるデータと前記伸長手段で伸長したデータとのうち一
方を選択して前記メモリに送出するよう構成したことを
特徴とする（９）記載の主記憶システム。
【００９６】（１１）前記制御手段は、前記外部入出力
端子から入力されるコマンドに応じて前記メモリからの
データの読出しと前記メモリに対するデータの書込みと
前記メモリからのデータの圧縮読出しと前記メモリに対
するデータの圧縮書込みとを夫々制御するよう構成した
ことを特徴とする（９）または（１０）記載の主記憶シ
ステム。
【００９７】（１２）前記制御手段は、前記外部入出力
端子から入力されるメモリアドレスに応じて前記メモリ
からのデータの読出しと前記メモリに対するデータの書
込みと前記メモリからのデータの圧縮読出しと前記メモ
リに対するデータの圧縮書込みとを夫々制御するよう構
成したことを特徴とする（９）または（１０）記載の主
記憶システム。
【００９８】（１３）前記制御手段は、前記メモリに予
め付与された第１の識別子と前記圧縮手段及び前記伸長
手段に予め付与されかつ前記第１の識別子とは異なる第
２の識別子とを保持する保持手段と、前記外部から入力
されるコマンドが前記第１及び第２の識別子のいずれを
指定しているかを判別する判別手段とを含み、前記判別
手段の判別結果に応じて前記メモリからのデータの読出
しと前記メモリに対するデータの書込みと前記メモリか
らのデータの圧縮読出しと前記メモリに対するデータの
圧縮書込みとを夫々制御するよう構成したことを特徴と
する（１１）記載の主記憶システム。
【００９９】（１４）前記外部入出力端子は、前記メモ
リへのアクセス時に前記メモリを選択するための信号が
入力される第１のチップセレクト端子と、前記メモリへ
のアクセス時に前記圧縮手段及び前記伸長手段を選択す
るための信号が入力される第２のチップセレクト端子と
を含み、前記制御手段が前記メモリへのアクセス時に前
記第１及び第２のチップセレクト端子のいずれに信号が
入力されたかに応じて前記メモリからのデータの読出し
と前記メモリに対するデータの書込みと前記メモリから
のデータの圧縮読出しと前記メモリに対するデータの圧
縮書込みとを夫々制御するよう構成したことを特徴とす
る（９）または（１０）記載の主記憶システム。
【０１００】（１５）前記制御手段は、前記メモリに対
するデータの圧縮書戻し時に前記メモリから読出したデ
ータを前記圧縮手段で圧縮してから前記メモリに書込む
よう構成したことを特徴とする（９）から（１４）のい
ずれか記載の主記憶システム。
【０１０１】（１６）前記制御手段は、前記メモリに対
するデータの圧縮書戻し時に前記外部入出力端子から入
力されるアドレスを基に前記メモリから読出したデータ
を前記圧縮手段で圧縮した後に当該圧縮データを前記外
部入出力端子からデータとして入力されるアドレスを基
に前記メモリに書込むよう構成したことを特徴とする
（９）から（１４）のいずれか記載の主記憶システム。
【０１０２】（１７）少なくともデータの入出力を行う
外部入出力端子と、前記データを記憶するメモリと、前
記メモリに対する前記データの読出し書込みを制御する
制御手段と、前記メモリからのデータの読出し時に前記
メモリから読出したデータをそのまま前記外部入出力端
子に送出する第１の送出手段と、前記メモリに対するデ
ータの書込み時に前記外部入出力端子から入力されるデ
ータをそのまま前記メモリに送出する第２の送出手段
と、前記メモリからのデータの圧縮読出し時に前記メモ
リから読出したデータを圧縮して前記外部入出力端子に
送出する圧縮手段と、前記メモリに対するデータの圧縮
書込み時に前記外部入出力端子から入力される圧縮デー
タを伸長して前記メモリに送出する伸長手段とを同一チ
ップ内に含みかつグラフィクスデータを格納するメモリ
集積回路と、前記メモリ集積回路との間で前記グラフィ
クスデータの転送を行いかつ少なくとも前記グラフィク
スデータの圧縮伸長処理を行うグラフィクスコントロー
ラとを有し、前記第１の送出手段が、前記メモリからの
データの読出し及び前記メモリからのデータの圧縮読出
しに応じて前記メモリから読出したデータと前記圧縮手
段で圧縮したデータとのうち一方を選択して前記外部入
出力端子に送出するよう構成したことを特徴とするグラ
フィクスメモリシステム。
【０１０３】（１８）前記第２の送出手段は、前記メモ
リに対するデータの書込み及び前記メモリに対するデー
タの圧縮書込みに応じて前記外部入出力端子から入力さ
れるデータと前記伸長手段で伸長したデータとのうち一
方を選択して前記メモリに送出するよう構成したことを
特徴とする（１７）記載のグラフィクスメモリシステ
ム。
【０１０４】（１９）前記制御手段は、前記外部入出力
端子から入力されるコマンドに応じて前記メモリからの
データの読出しと前記メモリに対するデータの書込みと
前記メモリからのデータの圧縮読出しと前記メモリに対
するデータの圧縮書込みとを夫々制御するよう構成した
ことを特徴とする（１７）または（１８）記載のグラフ
ィクスメモリシステム。
【０１０５】（２０）前記制御手段は、前記外部入出力
端子から入力されるメモリアドレスに応じて前記メモリ
からのデータの読出しと前記メモリに対するデータの書
込みと前記メモリからのデータの圧縮読出しと前記メモ
リに対するデータの圧縮書込みとを夫々制御するよう構
成したことを特徴とする（１７）または（１８）記載の
グラフィクスメモリシステム。
【０１０６】（２１）前記制御手段は、前記メモリに予
め付与された第１の識別子と前記圧縮手段及び前記伸長
手段に予め付与されかつ前記第１の識別子とは異なる第
２の識別子とを保持する保持手段と、前記外部から入力
されるコマンドが前記第１及び第２の識別子のいずれを
指定しているかを判別する判別手段とを含み、前記判別
手段の判別結果に応じて前記メモリからのデータの読出
しと前記メモリに対するデータの書込みと前記メモリか
らのデータの圧縮読出しと前記メモリに対するデータの
圧縮書込みとを夫々制御するよう構成したことを特徴と
する（１９）記載のグラフィクスメモリシステム。
【０１０７】（２２）前記外部入出力端子は、前記メモ
リへのアクセス時に前記メモリを選択するための信号が
入力される第１のチップセレクト端子と、前記メモリへ
のアクセス時に前記圧縮手段及び前記伸長手段を選択す
るための信号が入力される第２のチップセレクト端子と
を含み、前記制御手段が前記メモリへのアクセス時に前
記第１及び第２のチップセレクト端子のいずれに信号が
入力されたかに応じて前記メモリからのデータの読出し
と前記メモリに対するデータの書込みと前記メモリから
のデータの圧縮読出しと前記メモリに対するデータの圧
縮書込みとを夫々制御するよう構成したことを特徴とす
る（１７）または（１８）記載のグラフィクスメモリシ
ステム。
【０１０８】（２３）前記制御手段は、前記メモリに対
するデータの圧縮書戻し時に前記メモリから読出したデ
ータを前記圧縮手段で圧縮してから前記メモリに書込む
よう構成したことを特徴とする（１７）から（２２）の
いずれか記載のグラフィクスメモリシステム。
【０１０９】（２４）前記制御手段は、前記メモリに対
するデータの圧縮書戻し時に前記外部入出力端子から入
力されるアドレスを基に前記メモリから読出したデータ
を前記圧縮手段で圧縮した後に当該圧縮データを前記外
部入出力端子からデータとして入力されるアドレスを基
に前記メモリに書込むよう構成したことを特徴とする
（１７）から（２２）のいずれか記載のグラフィクスメ
モリシステム。
【０１１０】
【発明の効果】以上説明したように本発明によれば、少
なくともデータの入出力を行う外部入出力端子と、デー
タを記憶するメモリと、メモリに対するデータの読出し
書込みを制御する制御手段とを同一チップ内に含むメモ
リ集積回路において、メモリからのデータの読出し時に
メモリから読出したデータをそのまま外部入出力端子に
送出する第１の送出手段と、メモリに対するデータの書
込み時に外部入出力端子から入力されるデータをそのま
まメモリに送出する第２の送出手段と、メモリからのデ
ータの圧縮読出し時にメモリから読出したデータを圧縮
して外部入出力端子に送出する圧縮手段と、メモリに対
するデータの圧縮書込み時に外部入出力端子から入力さ
れる圧縮データを伸長して前記メモリに送出する伸長手
段とを同一チップ内に備えることによって、従来の高速
動作技術よりも信頼性が高くかつより実現容易な方法で
実効的にデータバンド幅を拡大することができ、データ
転送量を削減することができるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例によるデータ圧縮・伸長機能
付きメモリＬＳＩの実施の形態の構成を示すブロック図
である。
【図２】（ａ）〜（ｃ）は本発明の一実施例による外部
入出力端子の構成例を示すブロック図である。
【図３】図１のデータ圧縮・伸長機能付きメモリＬＳＩ
の動作を示すタイミングチャートである。
【図４】（ａ）〜（ｃ）は本発明の一実施例によるデー
タ圧縮・伸長機能付きメモリＬＳＩにおいて、アクセス
の対象がメモリ部であるか、圧縮伸長部であるかを区別
するための機構例を示した図である。
【図５】本発明の他の実施例によるデータ圧縮・伸長機
能付きメモリＬＳＩの構成を示すブロック図である。
【図６】図１及び図５に示すデータ圧縮・伸長機能付き
メモリＬＳＩを用いた主記憶システムの構成例を示すブ
ロック図である。
【図７】図１及び図５に示すデータ圧縮・伸長機能付き
メモリＬＳＩを用いたグラフィクスメモリシステムの構
成例を示すブロック図である。
【図８】従来例によるデータ圧縮技術を用いたグラフィ
クスメモリシステムの実施の形態を示した説明図であ
る。
【符号の説明】
１，１−１，１−２ データ圧縮・伸長機能付きメモリ
ＬＳＩ ２ 主記憶システム ３，７ グラフイクスコントローラ ４ メモリコントローラ ５ マイクロプロセッサ ６ グラフィクスメモリシステム １１ コントローラ部 １２ メモリ部 １３ 圧縮伸長部 １４，１９ データ圧縮器 １５ データ伸長器 １６，１７ セレクタ １８ 圧縮データ転送経路 ２０ 外部入出力端子 ２１〜２３ メモリＬＳＩ １００，１０２ メモリバス １０１ 占有権調停線 １１１，１１６ デコーダ １１２ メモリ部識別子保持部 １１３ 圧縮伸長部識別子保持部 １１４，１１５ 比較器 ２０１ コマンド／アドレス入力端子 ２０２ データ入出力端子 ２０３ 外部入力端子 ２０４ 外部出力端子 ２０５ データ入力端子 ２０６ データ出力端子 ２０１１，２０１２ チップセレクト端子
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−82082（ＪＰ，Ａ) 特開 平２−86267（ＪＰ，Ａ) 特開 昭63−85841（ＪＰ，Ａ) 特開 平２−178745（ＪＰ，Ａ) 特開 平10−154065（ＪＰ，Ａ) 特開 平10−289192（ＪＰ，Ａ) 特公 平４−49142（ＪＰ，Ｂ２) 村上和彰、外２名，“メモリ−マルチ プロセッサ一体型ＡＳＳＰ「ＰＰＲＡ Ｍ」用標準通信インタフェース『ＰＰＲ ＡＭ−Ｌｉｎｋ Ｓｔａｎｄａｒｄ』Ｄ ｒａｆｔ０．０の概要”，情報処理学会 研究報告，社団法人 情報処理学会，平 成８年８月，第96巻，第80号（96−ＡＲ Ｃ−119），ｐ．155−160 (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 5/00 G06F 12/00 - 12/06 G06F 13/12 - 13/42 G06T 9/00 G11C 7/00,11/34,11/401

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項１】 少なくともデータの入出力を行う外部入
    出力端子と、前記データを記憶するメモリと、前記メモ
    リに対する前記データの読出し書込みを制御する制御手
    段とを同一チップ内に含むメモリ集積回路であって、 前記メモリからのデータの読出し時に前記メモリから読
    出したデータをそのまま前記外部入出力端子に送出する
    第１の送出手段と、前記メモリに対するデータの書込み
    時に前記外部入出力端子から入力されるデータをそのま
    ま前記メモリに送出する第２の送出手段と、前記メモリ
    からのデータの圧縮読出し時に前記メモリから読出した
    データを圧縮して前記外部入出力端子に送出する圧縮手
    段と、前記メモリに対するデータの圧縮書込み時に前記
    外部入出力端子から入力される圧縮データを伸長して前
    記メモリに送出する伸長手段とを前記同一チップ内に有
    し、 前記制御手段は、前記外部入出力端子から入力されるコ
    マンドに応じて前記メモリからのデータの読出しと前記
    メモリに対するデータの書込みと前記メモリからのデー
    タの圧縮読出しと前記メモリに対するデータの圧縮書込
    みとを夫々制御するよう構成し、 前記制御手段は、前記メモリに予め付与された第１の識
    別子と前記圧縮手段及び前記伸長手段に予め付与されか
    つ前記第１の識別子とは異なる第２の識別子とを保持す
    る保持手段と、前記外部から入力されるコマンドが前記
    第１及び第２の識別子のいずれを指定しているかを判別
    する判別手段とを含み、 前記判別手段の判別結果に応じて前記メモリからのデー
    タの読出しと前記メモリに対するデータの書込みと前記
    メモリからのデータの圧縮読出しと前記メモリに対する
    データの圧縮書込みとを夫々制御するよう構成した こと
    を特徴とするメモリ集積回路。
  2. 【請求項２】 前記第１の送出手段は、前記メモリから
    のデータの読出し及び前記メモリからのデータの圧縮読
    出しに応じて前記メモリから読出したデータと前記圧縮
    手段で圧縮したデータとのうち一方を選択して前記外部
    入出力端子に送出するよう構成したことを特徴とする請
    求項１記載のメモリ集積回路。
  3. 【請求項３】 前記第２の送出手段は、前記メモリに対
    するデータの書込み及び前記メモリに対するデータの圧
    縮書込みに応じて前記外部入出力端子から入力されるデ
    ータと前記伸長手段で伸長したデータとのうち一方を選
    択して前記メモリに送出するよう構成したことを特徴と
    する請求項１または請求項２記載のメモリ集積回路。
  4. 【請求項４】 前記制御手段は、前記メモリに対するデ
    ータの圧縮書戻し時に前記メモリから読出したデータを
    前記圧縮手段で圧縮してから前記メモリに書込むよう構
    成したことを特徴とする請求項１から請求項３のいずれ
    か記載のメモリ集積回路。
  5. 【請求項５】 前記制御手段は、前記メモリに対するデ
    ータの圧縮書戻し時に前記外部入出力端子から入力され
    るアドレスを基に前記メモリから読出したデータを前記
    圧縮手段で圧縮した後に当該圧縮データを前記外部入出
    力端子からデータとして入力されるアドレスを基に前記
    メモリに書込むよう構成したことを特徴とする請求項１
    から請求項３のいずれか記載のメモリ集積回路。
  6. 【請求項６】 少なくともデータの入出力を行う外部入
    出力端子と、前記データを記憶するメモリと、前記メモ
    リに対する前記データの読出し書込みを制御する制御手
    段と、前記メモリからのデータの読出し時に前記メモリ
    から読出したデータをそのまま前記外部入出力端子に送
    出する第１の送出手段と、前記メモリに対するデータの
    書込み時に前記外部入出力端子から入力されるデータを
    そのまま前記メモリに送出する第２の送出手段と、前記
    メモリからのデータの圧縮読出し時に前記メモリから読
    出したデータを圧縮して前記外部入出力端子に送出する
    圧縮手段と、前記メモリに対するデータの圧縮書込み時
    に前記外部入出力端子から入力される圧縮データを伸長
    して前記メモリに送出する伸長手段とを同一チップ内に
    含むメモリ集積回路と、 少なくともプログラムを格納するメモリチップとを有
    し、 前記制御手段は、前記外部入出力端子から入力されるコ
    マンドに応じて前記メモリからのデータの読出しと前記
    メモリに対するデータの書込みと前記メモリからのデー
    タの圧縮読出しと前記メモリに対するデータの圧縮書込
    みとを夫々制御するよう構成し、 前記制御手段は、前記メモリに予め付与された第１の識
    別子と前記圧縮手段及 び前記伸長手段に予め付与されか
    つ前記第１の識別子とは異なる第２の識別子とを保持す
    る保持手段と、前記外部から入力されるコマンドが前記
    第１及び第２の識別子のいずれを指定しているかを判別
    する判別手段とを含み、 前記判別手段の判別結果に応じて前記メモリからのデー
    タの読出しと前記メモリに対するデータの書込みと前記
    メモリからのデータの圧縮読出しと前記メモリに対する
    データの圧縮書込みとを夫々制御するよう構成したこと
    を特徴とする主記憶システム。
  7. 【請求項７】 前記第１の送出手段は、前記メモリから
    のデータの読出し及び前記メモリからのデータの圧縮読
    出しに応じて前記メモリから読出したデータと前記圧縮
    手段で圧縮したデータとのうち一方を選択して前記外部
    入出力端子に送出するよう構成したことを特徴とする請
    求項６記載の主記憶システム。
  8. 【請求項８】 前記第２の送出手段は、前記メモリに対
    するデータの書込み及び前記メモリに対するデータの圧
    縮書込みに応じて前記外部入出力端子から入力されるデ
    ータと前記伸長手段で伸長したデータとのうち一方を選
    択して前記メモリに送出するよう構成したことを特徴と
    する請求項６または請求項７記載の主記憶システム。
  9. 【請求項９】 少なくともデータの入出力を行う外部入
    出力端子と、前記データを記憶するメモリと、前記メモ
    リに対する前記データの読出し書込みを制御する制御手
    段と、前記メモリからのデータの読出し時に前記メモリ
    から読出したデータをそのまま前記外部入出力端子に送
    出する第１の送出手段と、前記メモリに対するデータの
    書込み時に前記外部入出力端子から入力されるデータを
    そのまま前記メモリに送出する第２の送出手段と、前記
    メモリからのデータの圧縮読出し時に前記メモリから読
    出したデータを圧縮して前記外部入出力端子に送出する
    圧縮手段と、前記メモリに対するデータの圧縮書込み時
    に前記外部入出力端子から入力される圧縮データを伸長
    して前記メモリに送出する伸長手段とを同一チップ内に
    含みかつグラフィクスデータを格納するメモリ集積回路
    と、 少なくともプログラムを格納するメモリチップとを有
    し、 前記制御手段は、前記外部入出力端子から入力されるコ
    マンドに応じて前記メモリからのデータの読出しと前記
    メモリに対するデータの書込みと前記メモリか らのデー
    タの圧縮読出しと前記メモリに対するデータの圧縮書込
    みとを夫々制御するよう構成し、 前記制御手段は、前記メモリに予め付与された第１の識
    別子と前記圧縮手段及び前記伸長手段に予め付与されか
    つ前記第１の識別子とは異なる第２の識別子とを保持す
    る保持手段と、前記外部から入力されるコマンドが前記
    第１及び第２の識別子のいずれを指定しているかを判別
    する判別手段とを含み、 前記判別手段の判別結果に応じて前記メモリからのデー
    タの読出しと前記メモリに対するデータの書込みと前記
    メモリからのデータの圧縮読出しと前記メモリに対する
    データの圧縮書込みとを夫々制御するよう構成したこと
    を特徴とする主記憶システム。
  10. 【請求項１０】 前記第１の送出手段は、前記メモリか
    らのデータの読出し及び前記メモリからのデータの圧縮
    読出しに応じて前記メモリから読出したデータと前記圧
    縮手段で圧縮したデータとのうち一方を選択して前記外
    部入出力端子に送出するよう構成したことを特徴とする
    請求項９記載の主記憶システム。
  11. 【請求項１１】 前記第２の送出手段は、前記メモリに
    対するデータの書込み及び前記メモリに対するデータの
    圧縮書込みに応じて前記外部入出力端子から入力される
    データと前記伸長手段で伸長したデータとのうち一方を
    選択して前記メモリに送出するよう構成したことを特徴
    とする請求項９または請求項１０記載の主記憶システ
    ム。
  12. 【請求項１２】 少なくともデータの入出力を行う外部
    入出力端子と、前記データを記憶するメモリと、前記メ
    モリに対する前記データの読出し書込みを制御する制御
    手段と、前記メモリからのデータの読出し時に前記メモ
    リから読出したデータをそのまま前記外部入出力端子に
    送出する第１の送出手段と、前記メモリに対するデータ
    の書込み時に前記外部入出力端子から入力されるデータ
    をそのまま前記メモリに送出する第２の送出手段と、前
    記メモリからのデータの圧縮読出し時に前記メモリから
    読出したデータを圧縮して前記外部入出力端子に送出す
    る圧縮手段と、前記メモリに対するデータの圧縮書込み
    時に前記外部入出力端子から入力される圧縮データを伸
    長して前記メモリに送出する伸長手段とを同一チップ内
    に含みかつグラフィクスデータを格納するメモリ集積回
    路と、 前記メモリ集積回路との間で前記グラフィクスデータの
    転送を行いかつ少なくとも前記グラフィクスデータの圧
    縮伸長処理を行うグラフィクスコントローラとを有し、 前記制御手段は、前記外部入出力端子から入力されるコ
    マンドに応じて前記メモリからのデータの読出しと前記
    メモリに対するデータの書込みと前記メモリからのデー
    タの圧縮読出しと前記メモリに対するデータの圧縮書込
    みとを夫々制御するよう構成し、 前記制御手段は、前記メモリに予め付与された第１の識
    別子と前記圧縮手段及び前記伸長手段に予め付与されか
    つ前記第１の識別子とは異なる第２の識別子とを保持す
    る保持手段と、前記外部から入力されるコマンドが前記
    第１及び第２の識別子のいずれを指定しているかを判別
    する判別手段とを含み、 前記判別手段の判別結果に応じて前記メモリからのデー
    タの読出しと前記メモリに対するデータの書込みと前記
    メモリからのデータの圧縮読出しと前記メモリに対する
    データの圧縮書込みとを夫々制御するよう構成した こと
    を特徴とするグラフィクスメモリシステム。
JP09111682A 1997-04-30 1997-04-30 メモリ集積回路並びにこれを用いた主記憶システム及びグラフィクスメモリシステム Expired - Fee Related JP3127853B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP09111682A JP3127853B2 (ja) 1997-04-30 1997-04-30 メモリ集積回路並びにこれを用いた主記憶システム及びグラフィクスメモリシステム
US09/066,605 US6263413B1 (en) 1997-04-30 1998-04-27 Memory integrated circuit and main memory and graphics memory systems applying the above
CN98101445A CN1126106C (zh) 1997-04-30 1998-04-28 存储器集成电路及应用它的主存储器系统和图形存储器系统
KR1019980015378A KR100294130B1 (ko) 1997-04-30 1998-04-29 메모리집적회로와그를사용한주메모리시스템및그래픽메모리시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09111682A JP3127853B2 (ja) 1997-04-30 1997-04-30 メモリ集積回路並びにこれを用いた主記憶システム及びグラフィクスメモリシステム

Publications (2)

Publication Number Publication Date
JPH10301841A JPH10301841A (ja) 1998-11-13
JP3127853B2 true JP3127853B2 (ja) 2001-01-29

Family

ID=14567516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09111682A Expired - Fee Related JP3127853B2 (ja) 1997-04-30 1997-04-30 メモリ集積回路並びにこれを用いた主記憶システム及びグラフィクスメモリシステム

Country Status (4)

Country Link
US (1) US6263413B1 (ja)
JP (1) JP3127853B2 (ja)
KR (1) KR100294130B1 (ja)
CN (1) CN1126106C (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000066948A (ja) 1998-08-19 2000-03-03 Nec Corp 圧縮データ入出力機能付メモリｌｓｉ
US6643752B1 (en) * 1999-12-09 2003-11-04 Rambus Inc. Transceiver with latency alignment circuitry
US7363422B2 (en) * 2000-01-05 2008-04-22 Rambus Inc. Configurable width buffered module
US7356639B2 (en) * 2000-01-05 2008-04-08 Rambus Inc. Configurable width buffered module having a bypass circuit
US7404032B2 (en) * 2000-01-05 2008-07-22 Rambus Inc. Configurable width buffered module having switch elements
US20050010737A1 (en) * 2000-01-05 2005-01-13 Fred Ware Configurable width buffered module having splitter elements
US7266634B2 (en) * 2000-01-05 2007-09-04 Rambus Inc. Configurable width buffered module having flyby elements
US7010642B2 (en) * 2000-01-05 2006-03-07 Rambus Inc. System featuring a controller device and a memory module that includes an integrated circuit buffer device and a plurality of integrated circuit memory devices
US6502161B1 (en) * 2000-01-05 2002-12-31 Rambus Inc. Memory system including a point-to-point linked memory subsystem
US6704022B1 (en) * 2000-02-25 2004-03-09 Ati International Srl System for accessing graphics data from memory and method thereof
US7089391B2 (en) * 2000-04-14 2006-08-08 Quickshift, Inc. Managing a codec engine for memory compression/decompression operations using a data movement engine
US6523102B1 (en) * 2000-04-14 2003-02-18 Interactive Silicon, Inc. Parallel compression/decompression system and method for implementation of in-memory compressed cache improving storage density and access speed for industry standard memory subsystems and in-line memory modules
JP3800171B2 (ja) * 2002-12-24 2006-07-26 日本電気株式会社 ストア命令実行制御方式、および、ストア命令実行制御方法
US7362697B2 (en) * 2003-01-09 2008-04-22 International Business Machines Corporation Self-healing chip-to-chip interface
EP1627310A2 (en) * 2003-04-16 2006-02-22 Koninklijke Philips Electronics N.V. Selectable compression/decompression for data stored in memory
US7194581B2 (en) * 2003-06-03 2007-03-20 Intel Corporation Memory channel with hot add/remove
US7127629B2 (en) * 2003-06-03 2006-10-24 Intel Corporation Redriving a data signal responsive to either a sampling clock signal or stable clock signal dependent on a mode signal
US7200787B2 (en) * 2003-06-03 2007-04-03 Intel Corporation Memory channel utilizing permuting status patterns
US8171331B2 (en) * 2003-06-04 2012-05-01 Intel Corporation Memory channel having deskew separate from redrive
US7165153B2 (en) 2003-06-04 2007-01-16 Intel Corporation Memory channel with unidirectional links
US7340537B2 (en) * 2003-06-04 2008-03-04 Intel Corporation Memory channel with redundant presence detect
US7386768B2 (en) * 2003-06-05 2008-06-10 Intel Corporation Memory channel with bit lane fail-over
US7143207B2 (en) * 2003-11-14 2006-11-28 Intel Corporation Data accumulation between data path having redrive circuit and memory device
US7447953B2 (en) 2003-11-14 2008-11-04 Intel Corporation Lane testing with variable mapping
US7219294B2 (en) * 2003-11-14 2007-05-15 Intel Corporation Early CRC delivery for partial frame
US7212423B2 (en) * 2004-05-31 2007-05-01 Intel Corporation Memory agent core clock aligned to lane
US7383399B2 (en) * 2004-06-30 2008-06-03 Intel Corporation Method and apparatus for memory compression
US20060004953A1 (en) * 2004-06-30 2006-01-05 Vogt Pete D Method and apparatus for increased memory bandwidth
US20060132492A1 (en) * 2004-12-17 2006-06-22 Nvidia Corporation Graphics processor with integrated wireless circuits
JP4700392B2 (ja) * 2005-04-11 2011-06-15 株式会社ソニー・コンピュータエンタテインメント 情報処理装置、コンピュータの制御方法及びプログラム
US11328764B2 (en) 2005-09-26 2022-05-10 Rambus Inc. Memory system topologies including a memory die stack
US7562271B2 (en) 2005-09-26 2009-07-14 Rambus Inc. Memory system topologies including a buffer device and an integrated circuit memory device
US7464225B2 (en) * 2005-09-26 2008-12-09 Rambus Inc. Memory module including a plurality of integrated circuit memory devices and a plurality of buffer devices in a matrix topology
JP2007181052A (ja) * 2005-12-28 2007-07-12 Seiko Epson Corp 画像出力システム
JP5082240B2 (ja) * 2005-12-28 2012-11-28 セイコーエプソン株式会社 画像コントロールｉｃ
JP2007178850A (ja) * 2005-12-28 2007-07-12 Seiko Epson Corp 画像出力ドライバｉｃ
US7404055B2 (en) 2006-03-28 2008-07-22 Intel Corporation Memory transfer with early access to critical portion
JP2007264909A (ja) * 2006-03-28 2007-10-11 Toshiba Corp 演算処理装置
US7962700B2 (en) * 2006-09-06 2011-06-14 International Business Machines Corporation Systems and methods for reducing latency for accessing compressed memory using stratified compressed memory architectures and organization
JP2007184977A (ja) * 2007-03-19 2007-07-19 Seiko Epson Corp 画像出力システム
JP2009290389A (ja) * 2008-05-28 2009-12-10 Hitachi Ltd 画像処理装置
US7692561B2 (en) * 2008-07-17 2010-04-06 International Business Machines Corporation Method and apparatus for data decompression in the presence of memory hierarchies
US8125357B1 (en) * 2010-03-23 2012-02-28 Sandia Corporation Deflate decompressor
KR101773396B1 (ko) 2011-02-09 2017-08-31 삼성전자주식회사 데이터를 압축 해제하는 그래픽 처리 장치 및 방법
CN102129873B (zh) * 2011-03-29 2012-07-04 西安交通大学 提高计算机末级高速缓存可靠性的数据压缩装置及其方法
CN102122959B (zh) * 2011-03-29 2013-12-04 西安交通大学 提高计算机主存可靠性的数据压缩装置及其方法
JP5687639B2 (ja) * 2012-02-08 2015-03-18 株式会社東芝 コントローラ、データ記憶装置及びプログラム
WO2015172352A1 (en) 2014-05-15 2015-11-19 Seagate Technology Llc Storage device tampering detection
US11947835B2 (en) * 2021-09-21 2024-04-02 Black Sesame Technologies Inc. High-performance on-chip memory controller

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6385841A (ja) 1986-09-30 1988-04-16 Yaskawa Electric Mfg Co Ltd メモリシステム
JPH0286267A (ja) 1988-09-21 1990-03-27 Hitachi Ltd 半導体メモリ
JP2634893B2 (ja) 1988-12-29 1997-07-30 日本電気株式会社 シングルチップマイクロコンピュータ
JP2840320B2 (ja) * 1989-09-20 1998-12-24 株式会社日立製作所 半導体記憶装置
JPH0449142A (ja) 1990-06-14 1992-02-18 Koufu Nippon Denki Kk 紙葉類搬送装置
JPH0482082A (ja) 1990-07-25 1992-03-16 Hitachi Ltd 半導体記憶装置
US5611024A (en) * 1992-08-28 1997-03-11 Compaq Computer Corporation Data compression of bit map images
US5974471A (en) * 1996-07-19 1999-10-26 Advanced Micro Devices, Inc. Computer system having distributed compression and decompression logic for compressed data movement

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
村上和彰、外２名，"メモリ−マルチプロセッサ一体型ＡＳＳＰ「ＰＰＲＡＭ」用標準通信インタフェース『ＰＰＲＡＭ−Ｌｉｎｋ Ｓｔａｎｄａｒｄ』Ｄｒａｆｔ０．０の概要"，情報処理学会研究報告，社団法人 情報処理学会，平成８年８月，第９６巻，第８０号（９６−ＡＲＣ−１１９），ｐ．１５５−１６０

Also Published As

Publication number Publication date
KR100294130B1 (ko) 2001-07-12
JPH10301841A (ja) 1998-11-13
CN1201238A (zh) 1998-12-09
CN1126106C (zh) 2003-10-29
US6263413B1 (en) 2001-07-17
KR19980081843A (ko) 1998-11-25

Similar Documents

Publication Publication Date Title
JP3127853B2 (ja) メモリ集積回路並びにこれを用いた主記憶システム及びグラフィクスメモリシステム
US5396343A (en) Image compresssion systems with optimized data access
JP5078979B2 (ja) データ処理方法および装置、処理システム、コンピュータ処理システム、コンピュータのネットワークおよび記憶媒体
US5799209A (en) Multi-port internally cached DRAM system utilizing independent serial interfaces and buffers arbitratively connected under a dynamic configuration
CN108604211B (zh) 用于片上系统中的多区块数据事务的系统和方法
US6931462B2 (en) Memory controller which increases bus bandwidth, data transmission method using the same, and computer system having the same
US6490669B1 (en) Memory LSI with compressed data inputting and outputting function
JPH09179780A (ja) バースト可でキャッシュ不可のメモリアクセスを支援するマイクロプロセッサ装置
US20240021239A1 (en) Hardware Acceleration System for Data Processing, and Chip
US20030145149A1 (en) External bus controller
KR100463205B1 (ko) 시퀀셜 버퍼를 내장하여 디에스피의 데이터 억세스 성능을향상시키는 컴퓨터 시스템 및 그 컴퓨터 시스템의 데이터억세스 방법
JP2003177958A (ja) 特殊メモリデバイス
JP3583844B2 (ja) キャッシュメモリ方式
CN111382088A (zh) 半导体器件及用于控制数据访问的方法
US6598116B1 (en) Memory interface using only one address strobe line
JP2546574B2 (ja) グラフィック情報処理システム
JPH0573413A (ja) キヤツシユメモリ・データ制御装置
JPH05189360A (ja) データ転送および記憶方式
JPH01291343A (ja) メモリ管理装置
JPH11328008A (ja) データ処理機能付メモリｌｓｉ
EP3462322B1 (en) Semiconductor device and memory access method
JP2000276398A (ja) Ｃｐｕ用デ−タ読出し制御装置
CN117762236A (zh) 存储器、存储控制装置、片上系统及终端设备
JP2008083772A (ja) データ処理装置
JPS617954A (ja) 主メモリの読み出し方式

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071110

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081110

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081110

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091110

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091110

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101110

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees