JPH0573413A - キヤツシユメモリ・データ制御装置 - Google Patents

キヤツシユメモリ・データ制御装置

Info

Publication number
JPH0573413A
JPH0573413A JP3233019A JP23301991A JPH0573413A JP H0573413 A JPH0573413 A JP H0573413A JP 3233019 A JP3233019 A JP 3233019A JP 23301991 A JP23301991 A JP 23301991A JP H0573413 A JPH0573413 A JP H0573413A
Authority
JP
Japan
Prior art keywords
data
cache memory
disk
compressed
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3233019A
Other languages
English (en)
Inventor
Yoichi Nakamura
洋一 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3233019A priority Critical patent/JPH0573413A/ja
Publication of JPH0573413A publication Critical patent/JPH0573413A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 限られた容量のキャッシュメモリでもヒット
率を高め、演算速度を速くすることを目的とする。 【構成】 階層状に構成された記憶装置システムにおい
て、少なくとも上位装置からキャッシュメモリへのデー
タ書き込み時にデータを圧縮するデータ圧縮部と、少な
くともキャッシュメモリから上位装置へのデータ読み出
し時にデータを伸張するデータ伸張部とを設けた。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、電子計算機システム
において用いられる階層メモリ構造に組み込まれた、高
速演算の目的でデータを一時格納しておくためのキャッ
シュメモリのデータ制御装置に関するものである。
【0002】
【従来の技術】まず大容量記憶装置の典型的な例として
磁気ディスク装置を用い、さらに高速アクセスのために
ディスク・キャッシュメモリを用いたシステムについ
て、構成と動作を説明する。図5にディスク・キャッシ
ュメモリを装備した従来の磁気ディスク制御装置を示
す。図中、1は磁気ディスク制御装置が接続されている
ホスト計算機のような上位装置であり、2はこの上位装
置とのインタフェイスを制御する上位インタフェイス制
御部分である。3は下位装置であるディスク装置であ
り、4はこのディスク装置を制御するデバイス制御部で
ある。5は磁気ディスク装置に読み書きするデータを一
時格納しておくキャッシュメモリであり、6はこの磁気
ディスク制御装置全体を制御するマイクロプロセッサで
ある。
【0003】次に一般的な動作について説明する。上位
装置1がディスク装置3のデータを読み出す場合、上位
装置1は上位インタフェイス制御部2を介してディスク
制御装置にリードのために必要な命令を発行する。通
常、この命令はリードしたいデータのディスク装置3上
での位置を示す命令、リード動作そのものを指示する命
令などの複数の命令から成り立っている。ディスク制御
装置内部のマイクロプロセッサ6はこれらの命令を解読
し、要求されたデータがキャッシュメモリ5上に存在し
なければ(リードミスと呼ぶ)、デバイス制御部4を介
し下位のディスク装置3に対して該当データの読み出し
動作を実行する。
【0004】読み出したデータは上位インタフェイス制
御部2を介して上位装置1に送るとともに、通常はキャ
ッシュメモリ5上にも格納される。この場合はディスク
・キャッシュを装備していない磁気ディスク制御装置と
比べ、上位装置1から命令を受け取った後、実際にデー
タを上位装置1に送り始めるまでの時間(アクセスタイ
ムと呼ぶ)は同等であり、ディスク・キャッシュの性能
向上効果はない。
【0005】これに対し、上位装置1から要求されたデ
ータが以前に実行されたリード動作等の結果、既にキャ
ッシュメモリ5上に存在した場合(リードヒットと呼
ぶ)、マイクロプロセッサ6はディスク装置3からデー
タを読み出さず、直接キャッシュメモリ5上のデータを
上位インタフェイス制御部2を介して上位装置1に送
る。この場合は、ディスク装置3にはアクセスしないの
で物理的な動作は伴わず、従って、ディスク・キャッシ
ュを装備していない磁気ディスク制御装置と比べ、アク
セスタイムは著しく短くなり性能は向上する。
【0006】上位装置1がディスク装置3にデータを書
き込む場合、上位装置1は上位インタフェイス制御部2
を介して磁気ディスク制御装置にデータをライトしたい
ディスク装置3上での位置を示す命令、ライト動作その
ものを指示する命令などを発行する。マイクロプロセッ
サ6はこれらの命令を解読し、書き込みを要求されたデ
ィスク装置3の該当部分がキャッシュメモリ5上に存在
しなければ(ライトミスと呼ぶ)、上位装置1から送ら
れてくる書き込みデータをデバイス制御部4を介しディ
スク装置3に直接書き込む。通常はディスク装置3に書
き込んだデータをキャッシュメモリ5上にも同時に保存
する。この場合は、リードミスの場合と同様、ディスク
・キャッシュを装備していないディスク制御装置と比
べ、アクセスタイムは同等で性能向上効果はない。
【0007】書き込み要求された部分がキャッシュメモ
リ5上に存在した場合(ライトヒットと呼ぶ)は、大き
く2種類の方式がある。ひとつはストアスルーまたはラ
イトスルーと呼ばれる方式で、ライトミスの場合と同じ
くデバイス制御部4を介しディスク装置3に直接データ
を書き込む。キャッシュメモリ5上のデータは同時に新
しいデータを書き込む場合と無効にしてしまう場合があ
る。この場合、アクセスタイムはライトミスの場合と同
じで、ディスク・キャッシュの性能向上効果はない。
【0008】これに対し、ストアインまたはコピーバッ
クと呼ばれる方式では、キャッシュメモリ5上にだけ新
しいデータを書き込んで上位装置1には終了報告をして
しまい、ディスク装置3には後の適当なタイミングでキ
ャッシュメモリ5上に記録されていたデータを書き込
む。従って、上位装置1からみた場合、ライト命令を発
行してから実際にライトするデータを送り始めるまでの
アクセスタイムは、ディスク装置3の動作を含まないた
め、ディスクキャッシュを装備していない磁気ディスク
制御装置に比べ著しく短縮される。
【0009】なお単にデータを圧縮して記憶し、読み出
し時に伸長して元のデータを復元する回路は考えられて
いて、図6は特開昭58−6514に記載されている構
成図である。図6(a)は全体の構成図で、図6(b)
は図6(a)のディスク制御装置中のデータ書き込み
と、データ読み出しのデータ制御回路の構成図である。
動作としては、ディスク装置へのデータの書き込み時に
は、データは圧縮され、ディスク装置から読み出された
データは伸長されてバスに送り出される。しかし、これ
だと単に圧縮されて記憶されるだけで、メモリの節減効
果があるだけである。
【0010】
【発明が解決しようとする課題】以上のように、ディス
ク・キャッシュメモリを装備した従来の磁気ディスク制
御装置では、ディスク・キャッシュの性能向上効果があ
るのはリードヒットの場合だけ、もしくはストアイン
(コピーバック)方式の場合はこれに加えライトヒット
の場合である。つまり、ディスク装置3の読み書きした
い部分がキャッシュメモリ5上に存在する場合(ヒット
時)だけ効果がある。従って読み書きしたい部分がキャ
ッシュメモリ5上に存在する確率、すなわちヒット率が
十分高くないとディスクキャッシュの性能向上効果も十
分得ることはできない。ヒット率は制御しようとするデ
ィスク装置3の総容量とキャッシュメモリ5の総容量と
の比に大きく影響されるが、キャッシュメモリ5は半導
体素子で構成されるためディスク装置3に比べ高価でも
あるし、小さな容量しか実現できず、従って、ヒット率
の向上も限度がある。
【0011】本発明は上記のような課題を解決するため
になされたもので、限定された容量のキャッシュメモリ
5を有効に使用してヒット率を高め、ディスクキャッシ
ュの性能を向上させることを目的としている。
【0012】
【課題を解決するための手段】この発明に係るキャッシ
ュメモリ・データ制御装置は、階層状に構成された記憶
装置システムにおいて、少なくとも上位装置からキャッ
シュメモリへのデータ書き込み時にデータを圧縮するデ
ータ圧縮部と、少なくともキャッシュメモリから上位装
置へのデータ読み出し時にデータを伸張するデータ伸張
部とを設け、少なくともキャッシュメモリにはデータを
圧縮した形で記憶する構成とした。
【0013】
【作用】この発明におけるキャッシュメモリ・データ制
御装置は、データが圧縮された形でキャッシュメモリに
書き込まれ、キャッシュメモリから読み出されたデータ
は伸張されて元の長さのデータとなって上位装置に転送
される。
【0014】
【実施例】
実施例1.以下、この発明の一実施例を図について説明
する。図1は本発明を磁気ディスク制御装置に適用した
構成図である。図1において、7aは上位インタフェイ
ス制御部2とキャッシュメモリ5との間に付加されたデ
ータ圧縮部であり、7bは同じく伸張部であり、8aは
同様にデバイス制御部4とキャッシュメモリ5との間に
付加されたデータ圧縮部であり、8bは伸張部である。
その他の部分は従来例と同様である。データ圧縮部7a
と8aの動作は、キャッシュメモリ5への書き込みデー
タは圧縮する動作をする。同様に、キャッシュメモリ5
に書かれていた圧縮データは、データ伸張部7bと8b
を通る際、伸張して元の長さに戻して上位インターフェ
ース、又はデバイス側に渡される。以下、7aと7bを
合せてデータ圧縮伸張部7とし、同様に8aと8bを合
せて8として説明する。
【0015】この発明によれば、上位インタフェイス制
御部2またはデバイス制御部4を介してキャッシュメモ
リ5に格納されるデータは、すべてデータ圧縮伸張部7
または8を経由し、圧縮された形で格納される。また、
このキャッシュメモリ5上の圧縮された形のデータが上
位インタフェイス制御部2またはデバイス制御部4を介
して読み出されるときも、すべてデータ圧縮伸張部7ま
たは8を経由して伸張され、圧縮される前の元の形のデ
ータとして読み出される。
【0016】次に図1示す一実施例に基づき、本発明に
よる磁気ディスク制御装置の動作を説明する。まず、上
位装置1がディスク装置3のデータを読み出そうとした
場合に、そのデータがキャッシュメモリ5上に存在しな
かったリードミスのときは、マイクロプロセッサ6はデ
バイス制御部4を介してディスク装置から該当データを
読み出す。このとき読み出されて上位装置に送られると
同時に、キャッシュメモリ5にも格納されるデータは、
キャッシュメモリ5に格納される前にデータ圧縮伸張部
8を通り圧縮されるので、元の生のデータに比べ数分の
一の容量になっている。こうして、同一の大きさのキャ
ッシュメモリで、より大量のデータを記憶することが出
来、キャッシュのヒット率を高めることが出来る。
【0017】なお、上位インタフェイス制御部2を介し
て上位装置1に送られるデータは、このキャッシュメモ
リ5上にいったん格納された圧縮された形のデータをデ
ータ圧縮伸張部7でもとの形に伸張して送ってもよい
し、キャッシュメモリ5を介さず、データ圧縮伸張部8
で圧縮されたデータを直接データ圧縮伸張部7で伸張し
て送ってもよい。もちろん、データ圧縮伸張部7や8を
介さず、直接デバイス制御部4と上位インタフェイス制
御部2を結ぶパスを設け、上位装置1に送るデータは圧
縮/伸張すること無しに送ることも可能である。
【0018】次に、上位装置1から要求されたデータが
既にキャッシュメモリ5上に存在したリードヒットの場
合は、キャッシュメモリ5上の圧縮された形のデータを
データ圧縮伸張部7で元の形に伸張した上で上位インタ
フェイス制御部2から上位装置1に送る。
【0019】次にライト、つまり書き込み動作時のよう
すを説明する。上位装置1がディスク装置3にデータを
書き込もうとして、書き込みを要求したディスク装置3
の該当部分がキャッシュメモリ5上に存在しないライト
ミスの場合を考える。このときは、上位装置1から送ら
れてくるデータは、上位インタフェイス制御部2を介し
てデータ圧縮伸張部7で圧縮された上でキャッシュメモ
リ5に書き込まれる。従って、この場合も、データはキ
ャッシュメモリ5に格納される以前に、元の生のデータ
に比べ数分の一の容量になっている。
【0020】デバイス制御部4を介しディスク装置3に
書き込まれるデータは、このキャッシュメモリ5上にい
ったん格納された圧縮された形のデータをデータ圧縮伸
張部8でもとの形に伸張して送ってもよいし、キャッシ
ュメモリ5を介さず、データ圧縮伸張部7で圧縮された
データを直接データ圧縮伸張部8で伸張して送ってもよ
い。もちろん、データ圧縮伸張部7や8を介さず、直接
上位インタフェイス制御部2とデバイス制御部4を結ぶ
パスを設け、ディスク装置3に送るデータは圧縮/伸張
すること無しに送ることも可能である。このときは、上
位装置1に終了報告を行うのは、ディスク装置3にデー
タを書き込み終わってからである。
【0021】書き込み要求された部分がキャッシュメモ
リ5上に存在するライトヒット時は、ストアスルーまた
はライトスルー方式の場合はライトミスの場合と同じ動
作を行う。ストアインまたはコピーバック方式の場合
は、上位装置1から送られてくるデータは上位インタフ
ェイス制御部2を介してデータ圧縮伸張部7で圧縮され
た上でキャッシュメモリ5に書き込まれ、この時点で上
位装置1に終了報告が行われる。ディスク装置3には後
の適当なタイミングでキャッシュメモリ5上のデータを
データ圧縮伸張部8でもとの形に伸張した後書き込む。
【0022】以上のように本発明によれば、上位インタ
フェイス制御部2またはデバイス制御部4を介して、こ
の磁気ディスク制御装置と外部との間でやり取りされる
データは従来の磁気ディスク制御装置と変わらないが、
キャッシュメモリ5上に格納されるデータはすべて圧縮
された形で格納されるので、同じ容量のキャッシュメモ
リ5でもより多くのデータを格納できるため、ヒット率
を高め、ディスクキャッシュの性能を向上することがで
きる。ディスク装置3に対するデータのアクセスは遅い
ため、キャッシュ・ヒット率の向上による演算の高速化
は特に有効である。
【0023】実施例2.次にヒット率の向上と共に、デ
ータ転送効率の向上も併せ持つ実施例を説明する。図2
はこうした目的を達成する実施例2である。図2では、
デバイス制御部を4−1、4−2、4−3のように複数
個持ち、複数のディスク装置3−1、3−2、3−3と
キャッシュメモリ5との間で同時にデータ転送を行うい
わゆるディスク・アレイ状の構成となっている。この場
合、デバイス制御部4−1、4−2、4−3にそれぞれ
データ圧縮伸張部8−1、8−2、8−3を設けること
により、キャッシュメモリ5とデータ圧縮伸張部8−
1、8−2、8−3との間では圧縮された形のままでデ
ータ転送が行われる。このため、ここに必要なデータ転
送能力は本発明を使用しない通常の磁気ディスク制御装
置に比べ数分の一ですむ。従って、キャッシュメモリ5
やデータ圧縮伸張部8−1、8−2、8−3が接続され
ているデータバス、また、キャッシュメモリ5自身の設
計が著しく容易になるという効果もある。このようなデ
ータバスやキャッシュメモリ5自身のデータ転送量の負
荷軽減効果は、図1の実施例でも同じように得られるも
のである。しかし、複数のディスク装置が同時にデータ
転送を行う図2のような構成の場合、特にこのデータ転
送量の負荷の軽減効果は大きい。
【0024】実施例3.さらに、目的、効果はそのまま
で、付加ハードウェア量が最小の実施例を説明する。図
3は、こうした例の構成図であり、図で示すようにデー
タ圧縮伸張部7をキャッシュメモリ5の前段一カ所にま
とめた構成ではデータ圧縮伸張部は一個ですむ。しか
し、このようなデータバスのデータ転送量の負荷軽減効
果は得られなくなる。ただ、キャッシュメモリ5のヒッ
ト率向上による性能向上効果は、図1、及び図2の実施
例と同様に得ることができる。
【0025】実施例4.図4に第4の実施例を示す。図
において、デバイス制御部4にはデータ圧縮伸張部は設
けず、ディスク装置3にデータを書き込む際はキャッシ
ュメモリ5から圧縮された形のままデータを書き込む。
従って、ディスク装置3からキャッシュメモリ5にデー
タを読み込む際もそのまま圧縮された形のデータが読み
込まれる。上位装置1とのデータ転送に関しては、第
1、第2の実施例と同様データ圧縮伸張部7を介して行
われる。上位装置1からのデータは圧縮されてからキャ
ッシュメモリ5に書き込まれ、逆にキャッシュメモリ5
からはデータを伸張して元の形に戻した上で上位装置1
に送られる。この第4の実施例においても、先に示した
第1、第2の実施例の作用効果はそのまま維持されるこ
とは明らかである。
【0026】
【発明の効果】以上のようにこの発明によれば、階層状
に構成された記憶装置システムにおいて、少なくとも上
位装置からキャッシュメモリへのデータ書き込み時にデ
ータを圧縮するデータ圧縮部と、少なくともキャッシュ
メモリから上位装置へのデータ読み出し時にデータを伸
張するデータ伸張部を設けたので、限られた容量でもデ
ータ・リード時と、ストアインまたはコピーバック方式
のデータ・ライト時においてキャッシュ・ヒット率が高
くなり、従って演算速度が速くなる効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例である磁気ディスク制御装置
の構成図である。
【図2】本発明の他の実施例である磁気ディスク制御装
置の他の例の構成図である。
【図3】本発明の第3の実施例である磁気ディスク制御
装置の構成図である。
【図4】本発明の第4の実施例である磁気ディスク制御
装置の構成図である。
【図5】従来のキャッシュメモリを備えた磁気ディスク
制御装置の構成図である。
【図6】従来のデータ圧縮伸張回路を備えた磁気ディス
ク制御装置の構成図である。
【符号の説明】
1 上位装置 2 上位インターフェース制御部 3 ディスク装置 4 デバイス制御部 5 キャッシュメモリ 7、8 データ圧縮・伸張部

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 上位装置とキャッシュメモリと他の記憶
    装置とで階層状にデータの授受をするシステムにおい
    て、 少なくとも上記キャッシュメモリへの書き込み時にデー
    タを圧縮するデータ圧縮部と、上記キャッシュメモリか
    らの読み出し時にデータを伸長するデータ伸長部とを備
    えたことを特徴とするキャッシュメモリ・データ制御装
    置。
  2. 【請求項2】 上位装置とキャッシュメモリと他の記憶
    装置とで階層状にデータの授受をするシステムにおい
    て、 上記上位装置から上記キャッシュメモリ及び上記他の記
    憶装置へのデータ書き込み時にデータを圧縮するデータ
    圧縮部と、 上記キャッシュメモリ及び上記他の記憶装置から上記上
    位装置にデータの読み出し時にデータを伸長するデータ
    伸長部とを備えたことを特徴とするキャッシュメモリ・
    データ制御装置。
JP3233019A 1991-09-12 1991-09-12 キヤツシユメモリ・データ制御装置 Pending JPH0573413A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3233019A JPH0573413A (ja) 1991-09-12 1991-09-12 キヤツシユメモリ・データ制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3233019A JPH0573413A (ja) 1991-09-12 1991-09-12 キヤツシユメモリ・データ制御装置

Publications (1)

Publication Number Publication Date
JPH0573413A true JPH0573413A (ja) 1993-03-26

Family

ID=16948540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3233019A Pending JPH0573413A (ja) 1991-09-12 1991-09-12 キヤツシユメモリ・データ制御装置

Country Status (1)

Country Link
JP (1) JPH0573413A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07152644A (ja) * 1993-11-30 1995-06-16 Fuji Xerox Co Ltd 情報格納装置
JPH10260890A (ja) * 1997-03-18 1998-09-29 Sharp Corp ハイパーテキストデータブラウジングシステム
JP2007520813A (ja) * 2004-01-15 2007-07-26 インテル コーポレイション 圧縮されたキャッシュラインのワース・オブ・インフォメーションを利用したマルチプロセッサ計算システム及び当該システムに利用可能なプロセッサ
JP2010073029A (ja) * 2008-09-19 2010-04-02 Toshiba Corp 命令キャッシュシステム
US8010746B2 (en) 2007-10-16 2011-08-30 Sony Corporation Data processing apparatus and shared memory accessing method
WO2016151831A1 (ja) * 2015-03-26 2016-09-29 株式会社日立製作所 ストレージシステム

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07152644A (ja) * 1993-11-30 1995-06-16 Fuji Xerox Co Ltd 情報格納装置
JPH10260890A (ja) * 1997-03-18 1998-09-29 Sharp Corp ハイパーテキストデータブラウジングシステム
JP2007520813A (ja) * 2004-01-15 2007-07-26 インテル コーポレイション 圧縮されたキャッシュラインのワース・オブ・インフォメーションを利用したマルチプロセッサ計算システム及び当該システムに利用可能なプロセッサ
US8010746B2 (en) 2007-10-16 2011-08-30 Sony Corporation Data processing apparatus and shared memory accessing method
JP2010073029A (ja) * 2008-09-19 2010-04-02 Toshiba Corp 命令キャッシュシステム
JP4653830B2 (ja) * 2008-09-19 2011-03-16 株式会社東芝 命令キャッシュシステム
WO2016151831A1 (ja) * 2015-03-26 2016-09-29 株式会社日立製作所 ストレージシステム

Similar Documents

Publication Publication Date Title
US6263413B1 (en) Memory integrated circuit and main memory and graphics memory systems applying the above
JP4652344B2 (ja) 圧縮されたキャッシュラインのワース・オブ・インフォメーションを利用したマルチプロセッサ計算システム及び当該システムに利用可能なプロセッサ
KR102127327B1 (ko) 캐시 이동을 비휘발성 대량 메모리 시스템에 제공하기 위한 장치 및 방법
WO2005066800A1 (en) Processor and memory controller capable of use in computing system that employs compressed cache line’s worth of information
US10795825B2 (en) Compressing data for storage in cache memories in a hierarchy of cache memories
US6490669B1 (en) Memory LSI with compressed data inputting and outputting function
JPH0573413A (ja) キヤツシユメモリ・データ制御装置
KR100463205B1 (ko) 시퀀셜 버퍼를 내장하여 디에스피의 데이터 억세스 성능을향상시키는 컴퓨터 시스템 및 그 컴퓨터 시스템의 데이터억세스 방법
JPH05189157A (ja) ディスク型記憶装置
JP2554761B2 (ja) データ転送パス制御方式
JPH04284551A (ja) 圧縮データを格納した読み出し専用メモリを備えた装置
JP2636470B2 (ja) データ転送パス選択方法
JPS6020255A (ja) バツフア記憶制御方式
JP2000285019A (ja) キャッシュ制御回路
JP2577705B2 (ja) 画像圧縮伸長装置及びその制御方法
JPH06161842A (ja) 外部記憶装置およびこれを用いたコンピュータ
CN115857805A (zh) 人工智能可计算存储系统
JPH07191822A (ja) データ記憶装置及びデータシステム
JPS61193245A (ja) 記憶制御方式
JPH01150953A (ja) ディスクキャッシュ装置
JP2000011540A (ja) 圧縮機構付磁気テープ制御装置
JPH0652056A (ja) キャシュメモリシステム
JP2000010856A (ja) メモリ制御装置
JPS59111558A (ja) デイスクキヤツシユ装置
JPH0326177A (ja) 画像データの圧縮伸張コントローラ