JP5082240B2 - 画像コントロールic - Google Patents
画像コントロールic Download PDFInfo
- Publication number
- JP5082240B2 JP5082240B2 JP2005379091A JP2005379091A JP5082240B2 JP 5082240 B2 JP5082240 B2 JP 5082240B2 JP 2005379091 A JP2005379091 A JP 2005379091A JP 2005379091 A JP2005379091 A JP 2005379091A JP 5082240 B2 JP5082240 B2 JP 5082240B2
- Authority
- JP
- Japan
- Prior art keywords
- image data
- bits
- compressed image
- line
- color signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
1.1.液晶表示装置の概要
図1は、本発明を携帯電話機に適用した実施形態を示している。図1において、ベースバンドエンジン(BBE:広義には画像供給側IC)1は携帯電話機の基本機能を司るLSI(Large Scale Integrated Circuit)であり、インターネット経由で受信した動画や静止画、カメラで撮影した自然画、携帯電話機の操作上で必要なメニュー画面、アイコンなどの文字・図形情報等の各種画像データの出力源である。
本実施形態では、画像コントロールIC6に設けた圧縮画像データメモリ20は、ドライバICのエンコーダ10にて圧縮された後の画像データを記憶するので、記憶容量を小さくできる。そして、高精細な表示態様となっても、画像コントロールICの圧縮画像データメモリ20の小型化が図れるので、ドライバIC5を従来のRAM内蔵ドライバICとする必要はなくなる。このため、図1に示すように、ガラス基板2の短辺に沿って長方形状のドライバIC5をCOG実装することができる。
図3に示すように、エンコーダ10でのエンコード前の非圧縮の画像データのデータ量をMビットとし、エンコーダ10に設定された規定圧縮率をα(α<1)とし、圧縮画像データメモリ20の有効記憶容量(冗長メモリは含まない)をSビットとしたとき、M>S>M×αが成立する。つまり、エンコーダ10は、規定圧縮率α以上の圧縮率で非圧縮画像データを圧縮することが保障されており、規定圧縮率αを下回ることがない。よって、圧縮画像データメモリ20の記憶容量Sとして、上記不等号式の下限に近いメモリ容量として設計すれば圧縮画像データメモリ20の小サイズ化が達成でき、画像コントロールIC60も小サイズに維持できる。
エンコーダ10は、後述する通り、非圧縮画像データがRGB信号であっても、YUV信号であっても、その色信号をそのまま圧縮することができる。液晶表示パネル2はRGB色フィルターを有するので、最終的にはRGB信号に変換するとしても、圧縮・伸張の段階では色信号の区別はとはない。
エンコーダ10は、一ライン分の各ラインの画像データを規定圧縮率以上の実圧縮率にて符号化することが保障することができる。この場合は、図8に示すように、非圧縮の画像データの1ライン分のデータ量をMLビットとし、規定圧縮率をα(α<1)とし、圧縮画像データメモリ20の一ライン上の有効記憶容量をSLビットとしたとき、ML>SL>ML×αが成立することになる。つまり、圧縮画像データメモリ20が例えばSRAMであれば、ワード線方向のサイズが短縮されることを意味する。
ベースバンドエンジン1は、データバスを介して非圧縮画像データまたは圧縮画像データを切換えて転送することができる。この場合、非圧縮/圧縮切換え信号を、非圧縮画像データまたは圧縮画像データの転送時に送信される垂直同期信号Vsyncに同期させて送出することが好ましい。なお、非圧縮画像を転送する場合には、画像圧縮データメモリ20の容量S=Mとなる。
画像コントロールIC6のデコーダ30では、あるフレームFnのあるラインLn途中にてエラーが発生すると、エラー発生位置よりも下流の同一ラインLnのデータは復号不可能となる。非圧縮画像データであれば一点のエラーで済み、視覚上問題は深刻でないが、圧縮画像データの場合はエラー発生位置以降の復号ができなくなるので対策が必要である。
画像データ加工部40での処理の関係などから、図2に示す圧縮画像データメモリ20からの読み出し速度が書き込み速度よりも遅い場合がある。この場合、図11に示すように、圧縮画像データメモリ20の同一ラインLn上で、書き込みアドレスが読み出しアドレスを追い越してしまう事態が生じ得る。この時点で、ラインLn上での読み出しアドレス以降のアドレスには新データが書き込まれるので、ノイズ表示となる。これを防止するために、下記のような対策を実施している。
リードアドレスをライトアドレスが追い越さないための対策を図12を参照して説明する。画像コントロールIC6は、垂直同期信号Vsyncに同期した書き込み開始信号RS(図13参照)をベースバンドエンジン1に送出する。この書き込み開始信号RSに基づいて圧縮画像データメモリ20に書き込み開始されるタイミングT1を、圧縮画像データメモリ20に対する読み出し開始タイミングT2よりも常に先行させる。こうして、先行して高速書き込みを実施することで、図11に示す弊害を防止できる。
図14では、図13での書き込み開始信号RSは用いずに、代りに、圧縮画像データメモリ20の前後に、第1,第2のラインバッファ65,66を有する。第1のラインバッファ65からは、1回のアクセスで一ライン分の圧縮画像データが圧縮画像データメモリ20に同時に書き込まれる。一方、圧縮画像データメモリ51,61からは、一ライン分の圧縮画像データが、1アクセスにて同時に出力されて第2のラインバッファ66に格納される。そして、第2のラインバッファ66より順次圧縮画像データがデコーダ30に出力される。こうすると、書き込みタイミングを調整しなくても、圧縮画像データメモリ61に対して一ライン分の圧縮画像データが、1アクセスにて同時にライト・リードされるので、図11に示す弊害を防止できる。
図16は、画像符号化装置10のブロック図である。画像入力部100は、画素データをシリアルに入力し、一ライン上で隣り合う複数例えば4つの画素P,X,A,Bの各画素データをパラレルに出力する。ここで、図17に示すように、画素Xが符号化対象画素であり、画素Pは符号化対象画素Xの先行画素であり、画素Aは符号化対象画素Xの1番目の後続画素であり、画素Bは符号化対象画素Xの2番目の後続画素である。各画素のデータは、R,G,B画素データでも、YUV(輝度信号+色差信号)画素データのいずれであっても良い。本実施形態では、各画素データは、サブビクセルが各8ビットのR,G,Bで構成された計24ビットのデータとする。
非可逆符号化部の一例である予測符号化部110は、非可逆モードに(Lossyモードともいう)て、符号化対象画素Xの画素データ(24ビットデータ)を規定圧縮率(例えば50%)で固定長データ(例えば12ビットデータ)に符号化する。この予測符号化部110は、隣接する画素間の差分をPCM符号化するDPCM(Differential Pulse Code Modulation)符号化するもので、特許文献2の予測符号器と同様にルックアップテーブルを用いてソフトウェアにて実現することもできるが、本実施形態では図18に示すようにハードウェアにて構成している。ただし、特許文献2の予測符号器はハフマン符号のような可変長符号化を実施したが、本実施形態では、規定圧縮率を担保するために、可変長符号化は採用しない。
この場合、取り得る予測誤差の範囲は、−159〜159である。したがって、図19に示すように、量子化コードを割り当てる。
取り得る予測誤差の範囲は、−95〜191である。したがって、図20に示すように、量子化コードを割り当てる。
取り得る予測誤差の範囲は、−191〜95である。したがって、図21に示すように、量子化コードを割り当てる。
取り得る予測誤差の範囲は、−63〜223である。したがって、図22に示すように、量子化コードを割り当てる。
取り得る予測誤差の範囲は、−223〜63である。したがって、図23に示すように、量子化コードを割り当てる。
可逆モード(Losslessモードともいう)で符号化する可逆符号化部の一例である先頭移動辞書符号化部120は、R,G,B形式の画素データ(24ビット)をそのまま1つの非圧縮データとして扱い、完全に復号可能な可逆データとして符号化する。先頭移動辞書による符号化の方法自体は、特許文献2(特開2001-257888)と基本的に同じである。但し、本実施形態では、ハフマン符号のような可変長符号化は行わない。規定圧縮率を保証できないためである。
図16に周辺画素値評価部130は、画素入力部110からパラレルに入力される例えば4画素(P,X,A,B:図2参照)の各画素データの関係を評価するものである。本実施形態では、周辺画素値評価部130は4画素のうちの3画素または2画素が一定の関係を有するか否かを評価している。具体的には、図26または図27に示すように、3画素または2画素の画素データが同一であるか否かを評価している。
図16に示す余剰符号カウンタ140は、規定圧縮率(例えば50%)を達成する上で余る符号ビット(余剰符号)をカウントアップし、消費される余剰ビットをカウントダウンするものである。余剰カウンタ140の累積カウント値が初期値(例えば0=規定圧縮率を意味する)を下回らなければ(例えば、マイナス値にならなければ)、規定圧縮率が達成でき、本実施形態では余剰カウンタ140の累積カウント値が初期値を下回らないように制御している。この結果、可逆モードでの符号化は余剰カウンタでの制御により必ず規定圧縮率以上の高圧縮率が保障される。非可逆モードでの符号化は、規定圧縮率となる固定長符号で符号化を実施しているので、可逆・非可逆モードでのトータル圧縮率としても、規定圧縮率以上の高圧縮率を常に保障できる。
図16に示す符号化制御部150は、先頭移動辞書符号化部120、周辺画素値評価部130及び余剰符号カウンタ140からの出力に基づいて、可逆モードと非可逆モードとの間の遷移条件と、可逆モードの継続条件との充足を判断して、遷移・継続を決定するとともに、その判断に従って、予測符号化部110、先頭移動辞書符号化部120、余剰符号カウンタ140及び符号化多重部160を制御するものである。
図28は、符号化制御部150の制御に従って動作する符号多重化制御部160の動作を説明するための図である。
図29は、上述の実施形態にて用いられた画像復号装置(デコーダ)30を示し、上述した画像符号化装置(エンコーダ)10での図28に示す符号化シンタクッスに基づいて、符号を読み取り、デコード(復号)して画素データを出力するものである。画像復号装置30は、図29に示すように、符号分離制御部200、予測復号部210、先頭移動辞書復号部220及び画素出力制御部230を有する。
符号分離制御部200での動作は、上述した画像符号化装置での最初の画素データ、非可逆モード時、非可逆モードから可逆モードへの遷移時、可逆モード時で異なる。符号分離制御部200は、符号化モード遷移コードにより、受信コードがどの態様で符号化されたかが分かるので、上述の4つの態様に分けて制御している。
図28にて説明したように、デコード開始時にあっては、符号多重化部160から出力される圧縮ストリーム中に、画素データが埋め込まれている。したがって、符号分離制御部200は、24ビットの画素データを直接に画像出力制御部230に送出する。
非可逆モードでは、符号分離制御部200は、図19〜図23等に示す成分毎の量子化値を圧縮ストリームから読み込み、予測復号部210に送出する。
符号分離制御部200が、図26に示す符号化モード遷移を示すコードを受信すると、非可逆モードから可逆モードへ復号化モードを変える。具体的には、符号分離制御部200は、符号化モード遷移を示すコードに続く4ビットを見て、辞書インデックスなのか、あるいは条件1、2、3を示すコードなのかを判断する。符号分離制御部200は、受信コードが辞書インデックスの場合は、先頭移動辞書復号部220に送り、そうでない場合は、24ビットの画素データを抽出して、直接、画素出力制御部230に送るとともに、条件符号に基づく制御信号を画素出力制御部230に送る。
可逆モードでは、符号分離制御部200は、図27に示す4ビットの符号を見て、辞書インデックスなのか、条件4−10のいずれなのかを判断する。符号分離制御部200は、受信コードが辞書インデックスの場合は、先頭移動辞書復号部220に送り、そうでない場合は、24ビットの画素データを抽出して、直接、画素出力制御部230に送るとともに、条件符号に基づく制御信号を画素出力制御部230に送る。
予測復号部210は、図16に示す予測符号化部110とは逆操作を行なうことで、非可逆にて画素データを復号する。先頭移動辞書復号部220は、先頭移動辞書符号化部120と同様に、図24に示すものと同等の辞書を有する。そして、辞書登録されていない画素データが入力されたら、図24と同様にして辞書登録する。一方、辞書インデックスを受信したら、その辞書中の登録位置にある画素データを画素出力制御部230に出力する。
画素出力制御部230は、符号分離制御部200からの画素データ、予測復号部210にて復号された画素データ、先頭移動辞書復号部220にて復号された画素データ、さらに符号分離制御部200からの制御信号に基づいて、復号された画素データを出力制御するものである。
先頭画素の画素データは、図29の符号分離制御部200にて分離された後に、直接、制御回路232により制御されるマルチプレクサMUX0を介してレジスタR0に格納され、次のサイクルで出力される。
非可逆モード時は、予測復号部210より供給される画素データをマルチプレクサMUX0経由でレジスタR0に格納し、1サイクル後に出力される。
図27に示す符号化時の条件に従って、下記の通り出力制御される。
先頭移動辞書復号部220にて辞書インデックスに示す登録位置の画素データを辞書より読み出し、マルチプレクサMPU0経由でレジスタR0に格納し、1サイクル後に出力する。
符号分離制御部200に取り込まれた画素データXを、図30のマルチプレクサMUX0経由でレジスタR0に格納するとともに、マルチプレクサMUX1,2を経由して、同じ値XをレジスタR1,R2にも格納する。すなわち、レジスタR12,R2すべてに、画素データXが格納される(条件4は、X=A=B)。そして、3サイクルかけて、同一の画素データXが順次出力される。なお、同一の画素データXが出力される間には、新たな符号の取り込みは抑止される。
符号分離制御部200に取り込まれた画素データXを、制御回路232により制御されるマルチプレクサMUX0経由でレジスタR0に格納するとともに、レジスタR0に直前まで格納されていた画素データPをマルチプレクサMUX1,2を経由して、レジスタR1,R2にも格納する(条件5は、P=A=B)、そして、3サイクルかけて、画素データX,P,Pを順次出力する。この間も、新たな符号の取り込みは抑止される。
符号分離制御部200に取り込まれた画素データXを、制御回路232により制御されるMUX0経由でレジスタR0に格納するとともに、マルチプレクサMUX1を経由してレジスタR1にも格納する(条件6はX=Aが要件の一つ)。また、レジスタR0に直前まで格納されていた画素データPをマルチプレクサMUX2を経由してレジスタR2に格納する(条件6は、P=BTが要件の他の一つ)。そして、3サイクルかけて、画素データX,X,Pを順次出力する。この間も、新たな符号の取り込みは抑止される。
符号分離制御部200に取り込まれた画素データXを、制御回路232により制御されるマルチプレクサMUX0経由でレジスタR0に格納するとともに、マルチプレクサMU2を経由してレジスタR2にも格納する(条件7は、X=Bが要件の一つ)。また、レジスタR0に直前まで格納されていた画素データPをマルチプレクサMUX1を経由してレジスタR1に格納する(条件7は、P=Aが要件の他の一つ)。そして、3サイクルかけて、画素データX,P,Xが順次出力される。この間も、新たな符号の取り込みは抑止される)。
符号分離制御部200に取り込まれた画素データXを、制御回路232により制御されるマルチプレクサMUX0経由でレジスタR0に格納するとともに、レジスタR0に直前まで格納されていた画素データPをマルチプレクサMUX1を経由してレジスタR1に格納する(条件8は、P=Aが要件)。そして、2サイクルかけて、画素データX,Pが順次出力される。この間も、新たな符号の取り込みは抑止される)。
符号分離制御部200に取り込まれた画素データXを、制御回路232により制御されるマルチプレクサMUX0経由でレジスタR0に格納するとともに、マルチプレクサMU2を経由してレジスタR2にも格納する(条件9は、X=Aが要件)。そして、2サイクルかけて、画素データX,Xが順次出力される。この間も、新たな符号の取り込みは抑止される)。
符号分離制御部200に取り込まれた画素データXを、制御回路232により制御されるマルチプレクサMUX0経由でレジスタR0に格納し、次サイクルで出力する。
条件1の符号を受信した時には、上述の条件4の時の動作と同じであり、条件2の符号を受信した時には、上述の条件9の時の動作と同じであり、条件3の符号を受信した時には、上述の条件10の時の動作と同じである。
Claims (12)
- 画像供給側ICからデータバスを介して画像データが転送され、前記画像データを加工して、画像出力ドライブICに転送する画像コントローラICにおいて、
前記画像供給側ICからの画像データを符号化する画像符号化装置と、
前記画像符号化装置からの圧縮画像データを格納する圧縮画像データメモリと、
前記圧縮画像データメモリからの前記圧縮画像データを復号する画像復号装置と、
前記画像復号装置にて復号された画像データを加工する画像データ加工部と、
を有し、
前記画像符号化装置は、規定圧縮率を達成する上で余る符号ビットをカウントアップし、消費される余剰ビットをカウントダウンする余剰符号カウンタを有し、前記画像符号化装置は、前記余剰符号カウンタの累積カウント値が初期値を下回らないようにして、一ライン分または一フレーム分の前記画像データを前記規定圧縮率以上の実圧縮率にて符号化することが保障されていることを特徴とする画像コントロールIC。 - 請求項1において、
非圧縮画像データのデータ量をMビットとし、前記規定圧縮率をα(α<1)とし、前記圧縮画像データメモリの有効記憶容量をSビットとしたとき、M>S>M×αが成立することを特徴とする画像コントロールIC。 - 請求項1において、
前記画像符号化装置の前段に、一画素についての第1の色信号を、前記第1の色信号のビット数よりも少ないビット数の第2の色信号に変換する色信号変換回路をさらに有し、
前記色信号変換回路で達成される圧縮率をk(k<1)とし、非圧縮画像データのデータ量をMビットとし、前記規定圧縮率をα(α<1)とし、前記圧縮画像データメモリの有効記憶容量をSビットとしたとき、M>S>M×α×kが成立することを特徴とする画像コントロールIC。 - 請求項1において、
前記画像データ加工部は、N(Nは2以上の整数)フレーム分の画像データを合成して一フレーム分の画像データに加工し、
一フレーム分の非圧縮画像データのデータ量をMビットとし、前記規定圧縮率をα(α<1)とし、前記圧縮画像データメモリの有効記憶容量をSビットとしたとき、N×M>S>N×M×αが成立することを特徴とする画像コントロールIC。 - 請求項1において、
前記画像符号化装置の前段に、一画素についての第1の色信号を、前記第1の色信号のビット数よりも少ないビット数の第2の色信号に変換する色信号変換回路をさらに有し、
前記画像データ加工部は、N(Nは2以上の整数)フレーム分の画像データを合成して一フレーム分の画像データに加工し、
前記色信号変換回路で達成される圧縮率をk(k<1)とし、一フレーム分の非圧縮の画像データのデータ量をMビットとし、前記規定圧縮率をα(α<1)とし、前記圧縮画像データメモリの有効記憶容量をSビットとしたとき、N×M>S>N×M×α×kが成立することを特徴とする画像コントロールIC。 - 請求項1において、
同一ラインの圧縮画像データは、前記圧縮画像データメモリの同一ライン上にて先頭アドレス位置を変えて格納され、
非圧縮画像データの1ライン分のデータ量をMLビットとし、前記規定圧縮率をα(α<1)とし、前記圧縮画像データメモリの一ライン上の有効記憶容量をSLビットとしたとき、ML>SL>ML×αが成立することを特徴とする画像コントロールIC。 - 請求項1において、
前記画像符号化装置の前段に、一画素についての第1の色信号を、前記第1の色信号のビット数よりも少ないビット数の第2の色信号に変換する色信号変換回路をさらに有し、
前記色信号変換回路で達成される圧縮率をk(k<1)とし、非圧縮の画像データの1ライン分のデータ量をMLビットとし、前記規定圧縮率をα(α<1)とし、前記圧縮画像データメモリの一ライン上の有効記憶容量をSLビットとしたとき、ML>SL>ML×α×kが成立することを特徴とする画像コントロールIC。 - 請求項1において、
前記画像符号化装置の前段に、一画素についての第1の色信号を、前記第1の色信号のビット数よりも少ないビット数の第2の色信号に変換する色信号変換回路をさらに有し、
前記画像データ加工部は、N(Nは2以上の整数)フレーム分の画像データを合成して一フレーム分の画像データに加工し、
前記Nフレームの各フレーム中の同一ラインの圧縮画像データは、前記圧縮画像データメモリの同一ライン上にて先頭アドレス位置を代えて格納され、
前記色信号変換回路で達成される圧縮率をk(k<1)とし、一ライン分の非圧縮画像データのデータ量をMLビットとし、前記規定圧縮率をα(α<1)とし、前記圧縮画像データメモリの一ライン上の有効記憶容量をSLビットとしたとき、N×ML>SL>N×ML×α×kが成立することを特徴とする画像コントロールIC。 - 請求項1、6または7において、
前記圧縮画像データメモリは、各ラインの圧縮画像データの先頭データが、前記圧縮画像データメモリの各ラインの同一アドレス上の記憶素子に記憶されていることを特徴とする画像コントロールIC。 - 請求項1乃至9のいずれかにおいて、
前記画像コントロールICは、垂直同期信号に同期した書き込み開始信号を前記画像供給側ICに送出し、
前記画像符号化装置は、前記書き込み開始信号に基づいて前記画像供給側ICから転送された前記圧縮画像データを圧縮して、前記圧縮画像データを前記圧縮画像データメモリに転送し、
前記書き込み開始信号に基づいて前記圧縮画像データメモリに書き込み開始されるタイミングが、前記圧縮画像データメモリに対する読み出し開始タイミングよりも先行していることを特徴とする画像コントロールIC。 - 請求項1乃至9のいずれかにおいて、
前記圧縮画像データメモリの前段に設けられた第1のラインバッファと、
前記圧縮画像データメモリと前記画像復号装置の間に設けられた第2のラインバッファと、
をさらに有し、前記第1のラインバッファから一ライン分の前記圧縮画像データが前記圧縮画像データメモリに同時に書き込まれ、前記圧縮画像データメモリより一ライン分の圧縮画像データが同時に出力されて前記第2のラインバッファに格納されることを特徴とする画像コントロールIC。 - 請求項1乃至9のいずれかにおいて、
前記圧縮画像データメモリと前記画像復号装置の間に、第1,第2のリードラインバッファをさらに有し、
前記圧縮画像データメモリより読み出される一ライン分の前記圧縮画像データは、前記第1,第2のリードラインバッファに交互に格納され、交互に読み出されることを特徴とする画像コントロールIC。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005379091A JP5082240B2 (ja) | 2005-12-28 | 2005-12-28 | 画像コントロールic |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005379091A JP5082240B2 (ja) | 2005-12-28 | 2005-12-28 | 画像コントロールic |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007178851A JP2007178851A (ja) | 2007-07-12 |
JP5082240B2 true JP5082240B2 (ja) | 2012-11-28 |
Family
ID=38304083
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005379091A Expired - Fee Related JP5082240B2 (ja) | 2005-12-28 | 2005-12-28 | 画像コントロールic |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5082240B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007178850A (ja) * | 2005-12-28 | 2007-07-12 | Seiko Epson Corp | 画像出力ドライバic |
JP2007181052A (ja) * | 2005-12-28 | 2007-07-12 | Seiko Epson Corp | 画像出力システム |
JP2007184977A (ja) * | 2007-03-19 | 2007-07-19 | Seiko Epson Corp | 画像出力システム |
JP4650512B2 (ja) | 2008-03-28 | 2011-03-16 | セイコーエプソン株式会社 | 画像符号化装置及び集積回路装置 |
JP2010081182A (ja) * | 2008-09-25 | 2010-04-08 | Renesas Technology Corp | 画像処理装置 |
JP5470875B2 (ja) * | 2009-02-05 | 2014-04-16 | セイコーエプソン株式会社 | 画像処理装置及び画像処理方法 |
JP5460403B2 (ja) * | 2010-03-24 | 2014-04-02 | キヤノン株式会社 | 画像表示装置およびその制御方法 |
JP5460405B2 (ja) * | 2010-03-24 | 2014-04-02 | キヤノン株式会社 | 画像表示装置およびその制御方法 |
JP6035848B2 (ja) * | 2012-04-27 | 2016-11-30 | セイコーエプソン株式会社 | 画像表示装置およびプログラム並びに画像表示装置の制御方法 |
JP6199070B2 (ja) * | 2013-04-26 | 2017-09-20 | シャープ株式会社 | メモリ制御装置、および携帯端末 |
JP6266830B2 (ja) * | 2017-06-28 | 2018-01-24 | シャープ株式会社 | メモリ制御装置、および携帯端末 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05252353A (ja) * | 1992-03-05 | 1993-09-28 | Sony Corp | 画像読み取り装置 |
JPH09281941A (ja) * | 1996-04-15 | 1997-10-31 | Fuji Photo Film Co Ltd | 画像表示装置 |
JP3127853B2 (ja) * | 1997-04-30 | 2001-01-29 | 日本電気株式会社 | メモリ集積回路並びにこれを用いた主記憶システム及びグラフィクスメモリシステム |
JP3508630B2 (ja) * | 1999-07-07 | 2004-03-22 | 日本電気株式会社 | デジタル画像入出力を備えるフレームバッファ装置および画像表示装置 |
JP3674488B2 (ja) * | 2000-09-29 | 2005-07-20 | セイコーエプソン株式会社 | 表示コントロール方法、表示コントローラ、表示ユニット及び電子機器 |
JP3749473B2 (ja) * | 2001-11-29 | 2006-03-01 | 株式会社日立製作所 | 表示装置 |
JP4552400B2 (ja) * | 2003-08-07 | 2010-09-29 | セイコーエプソン株式会社 | 画像表示装置、画像表示方法及び画像表示プログラム |
TWI240220B (en) * | 2004-04-26 | 2005-09-21 | Chunghwa Picture Tubes Ltd | Image processing method for a TFT LCD |
KR100718130B1 (ko) * | 2005-06-04 | 2007-05-14 | 삼성전자주식회사 | 디스플레이 구동 장치 및 방법 |
JP2007072157A (ja) * | 2005-09-07 | 2007-03-22 | Daio Denki Kk | メモリ内蔵カラーフラットパネルディスプレイ用ドライバのメモリ削減手法、及び回路 |
JP2007108439A (ja) * | 2005-10-13 | 2007-04-26 | Renesas Technology Corp | 表示駆動回路 |
JP2007181052A (ja) * | 2005-12-28 | 2007-07-12 | Seiko Epson Corp | 画像出力システム |
JP2007178850A (ja) * | 2005-12-28 | 2007-07-12 | Seiko Epson Corp | 画像出力ドライバic |
JP2007184977A (ja) * | 2007-03-19 | 2007-07-19 | Seiko Epson Corp | 画像出力システム |
-
2005
- 2005-12-28 JP JP2005379091A patent/JP5082240B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007178851A (ja) | 2007-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5082240B2 (ja) | 画像コントロールic | |
JP2007178850A (ja) | 画像出力ドライバic | |
US8248339B2 (en) | Display controller and display | |
KR100720672B1 (ko) | 데이터 변환 장치 | |
US6930675B2 (en) | Display driver, display unit, and electronic instrument | |
US6975309B2 (en) | Display driver, and display unit and electronic instrument using the same | |
US20070080971A1 (en) | Method and apparatus of image buffer compression for display device | |
JP4725321B2 (ja) | 画像符号化装置及び画像符号化方法 | |
KR101599888B1 (ko) | 적응적 영상 데이터 압축 방법 및 장치 | |
US7057638B1 (en) | Stereoscopic image display apparatus | |
JP2007184977A (ja) | 画像出力システム | |
US7761685B2 (en) | Compressing and decompressing image data without introducing artifacts | |
US8233003B2 (en) | Image processing device, image processing method, and electronic instrument | |
US11151924B2 (en) | Display device displaying an image by decoding a compressed image bitstream, and method of operating the display device | |
JP2007181052A (ja) | 画像出力システム | |
JP4835236B2 (ja) | 動画表示システム、動画データ出力装置、表示装置およびプログラム | |
JP2001359091A (ja) | ディジタル画像出力装置、ディジタル画像復号装置およびディジタル画像符号化装置 | |
EP1638074A2 (en) | Image display circuitry and mobile electronic device | |
KR100852958B1 (ko) | 서브픽셀 렌더링과 데이터 압축을 이용한 디스플레이드라이버 장치 및 그 제어방법 | |
US20080226164A1 (en) | Image data decoding device, image data encoding device, image processing device, and electronic instrument | |
JP2011077970A (ja) | 画像処理装置、画像表示システム、電子機器及び画像処理方法 | |
US8462168B2 (en) | Decompression system and method for DCT-base compressed graphic data with transparent attribute | |
JP5157419B2 (ja) | 画像処理装置、画像処理方法及び電子機器 | |
JP4735572B2 (ja) | 画像データ符号化装置、画像データ復号化装置、画像処理装置及び電子機器 | |
US20060170708A1 (en) | Circuits for processing encoded image data using reduced external memory access and methods of operating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080627 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081119 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081119 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20081119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110329 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120627 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120807 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120820 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5082240 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150914 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |