JP6266830B2 - メモリ制御装置、および携帯端末 - Google Patents
メモリ制御装置、および携帯端末 Download PDFInfo
- Publication number
- JP6266830B2 JP6266830B2 JP2017126672A JP2017126672A JP6266830B2 JP 6266830 B2 JP6266830 B2 JP 6266830B2 JP 2017126672 A JP2017126672 A JP 2017126672A JP 2017126672 A JP2017126672 A JP 2017126672A JP 6266830 B2 JP6266830 B2 JP 6266830B2
- Authority
- JP
- Japan
- Prior art keywords
- image data
- frame
- writing
- reading
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
本発明は、ホストプロセッサから転送される画像データをフレームメモリに対して書き込み、該フレームメモリに書き込まれたデータを読み出して、ＬＣＤ（Liquid Crystal Display）等の表示パネルへ転送するメモリ制御装置、および該メモリ制御装置を備えた携帯端末に関する。
一般に、ホストプロセッサ（以下、単に「ホスト」という）からＬＣＤ等の表示パネルへ画像データを転送する場合、画像データは、ＬＣＤＣ（LCD Controller）内のフレームメモリ（以下、単に「メモリ」という）に一時保存された後に、表示パネルへ出力される。これにより、表示データの更新が無い時は、ホストから表示パネルへ画像データを転送する必要が無くなる。
しかしながら、動画再生のようなシームレスな処理では、ホストからＬＣＤＣ内のメモリへの画像データの入力（書き込み）と、ＬＣＤＣから表示パネルへの画像データの出力（読み出し）とが、ほぼ同時に並列的に行われる。
このため、画像データの転送速度の差異を補償しきれない場合、メモリに格納中の不完全な画像データが表示パネルへ出力される、いわゆるティアリングと呼ばれる画像データの追い越し現象が発生する。ティアリングが発生した場合、表示パネルへ不完全な画像データが出力されるため、画像表示時のチラつきが生じる。
このような、ティアリングを抑制する従来技術として、特許文献１には、フレームバッファ（メモリ）を更新するための方法が開示されている。この方法は、第１のプロセッサと第２のプロセッサの間の通信リンクを通じてタイミング情報を搬送するための方法である。
同方法では、通信リンクは休止モードであり、タイミング情報を第２のプロセッサに搬送するために第１のプロセッサにおいて時間イベントをスケジューリングするようになっている。また、同方法では、時間イベントの発生時に第１のプロセッサによるリンクウェークアップを開始させ、第２のプロセッサにおいてリンクウェークアップを検出し、検出されたリンクウェークアップタイミングを用いて、搬送されたタイミング情報に関して第１のプロセッサと第２のプロセッサを同期化させるようになっている。
しかしながら、上記従来技術では以下の問題点がある。
従来は、上述のように、単一フレームのみのメモリに、書き込みと読み出しとをほぼ同時に並列的に行われる。このため、表示用のメモリでは、表示出力用の読み出しタイミングを停止させることができなかった。このため、上記特許文献１に記載の従来技術では、
（１）ティアリングが発生しないと予測されるタイミングまで待機し、書き込みを開始するか、または、
（２）ティアリングが発生すると予測されるタイミングで書き込みを開始しようとした場合には、書き込みを中断するか、
のいずれかが必要であった。
（１）ティアリングが発生しないと予測されるタイミングまで待機し、書き込みを開始するか、または、
（２）ティアリングが発生すると予測されるタイミングで書き込みを開始しようとした場合には、書き込みを中断するか、
のいずれかが必要であった。
上記（１）の場合、ホストが表示用の画像データを更新するたびに、安全なタイミングまで待つことになり、最悪のケースでは、最大１フレーム分の待ち時間が発生する。また、その弊害として、画像データの更新のためのデータ転送が終了するまで、ホスト側のメモリを解放できないため、仮にホスト側をダブルバッファ構造としても、次々回の画像データを作り始めるまでに、待ち時間が必要となり、コマ落ちが発生する原因になってしまうという問題点があった。
また、次の画像データの更新がない場合にも、転送終了までホスト側の動作を停止させることができないため、一定時間無駄に電力を消費してしまうという問題点もあった。
一方、上記（２）の場合、書き込みを中断するため、コマ落ちが発生してしまうという問題点がある。
また、画像データを圧縮してフレームメモリに書き込み、読み出した画像データを伸張して表示制御部に転送する場合におけるティアリングの防止策については、特許文献１では考慮されていない。
本発明に係る一態様によれば、フレーム毎に画像データを圧縮してフレームメモリに書き込む場合でもティアリングを防止することが可能なメモリ制御装置等を提供することができる。
本発明の一態様に係るメモリ制御装置は、所定の記録容量のフレームメモリと、ホストから転送される１フレーム分の画像データを上記記録容量以下に圧縮し、圧縮された画像データを上記フレームメモリに書き込む圧縮部と、上記フレームメモリから上記圧縮された画像データを読み出し、上記圧縮された画像データを伸張して表示制御部に転送する伸張部と、第１フレームの圧縮された画像データの読み出し開始から、上記フレームメモリにおける読み出し位置の推移し得る範囲と書き込み位置の推移し得る範囲とが互いに重ならないように予め定められた禁止期間が経過する迄、上記第１フレームの次の第２フレームの圧縮された画像データの書き込み開始を禁止するタイミング制御部と、を備え、上記圧縮部の圧縮方式は、１フレーム内で圧縮率が変化する方式であり、上記圧縮率の変化に伴って上記圧縮された画像データを上記フレームメモリへ書き込む書込み速度が最小書き込み速度と最大書き込み速度との間を変動し、上記伸張部による読み出し速度が最小読み出し速度と最大読み出し速度との間を変動する場合、上記第１フレームの圧縮された画像データの読み出し位置の上記フレームメモリ上の推移が最も遅れる場合における上記読み出し位置に、上記第２フレームの圧縮された画像データの書き込み位置の上記フレームメモリ上の推移が最も早まる場合における上記書き込み位置が追いつかないように、上記タイミング制御部が上記第２フレームの圧縮された画像データの書き込み開始のタイミングを制御することを特徴としている。
本発明の一態様によれば、画像データを圧縮してフレームメモリに記録するような場合でも、ティアリングを起こさないようにすることができる。
本発明の実施形態について図１〜図１４に基づいて説明すれば、次の通りである。以下の特定の項目で説明する構成以外の構成については、必要に応じて説明を省略する場合があるが、他の項目で説明されている場合は、その構成と同じである。また、説明の便宜上、各項目に示した部材と同一の機能を有する部材については、同一の符号を付し、適宜その説明を省略する。
〔実施形態１〕
〔画像転送システム１〕
図１に基づき、本発明の一実施形態である画像転送システム１について説明する。図１は、画像転送システム１の構成を示すブロック図である。
〔画像転送システム１〕
図１に基づき、本発明の一実施形態である画像転送システム１について説明する。図１は、画像転送システム１の構成を示すブロック図である。
図１に示すように、画像転送システム１は、ホストプロセッサ２（ホスト）、ＬＣＤコントローラ３、および、ＬＣＤ４（表示制御部）を備える。本実施形態の画像転送システム１は、ホストプロセッサ２から転送される画像データ（データ）を後述するフレームメモリ３１に対して書き込む書き込み動作と、フレームメモリ３１に書き込まれた画像データを読み出してＬＣＤ４に転送する読み出し動作とを実行する装置である。なお、ＬＣＤコントローラ３がメモリ制御装置の一実施形態に相当しているものとする。
（ホストプロセッサ２）
ホストプロセッサ２は、装置本体（例えば、図２に示す携帯端末１０など）のホストプロセッサ（ＣＰＵ；Central Processing Unit）であって、装置本体の全般的な制御（処理）を司るとともに、ＬＣＤ４に転送する画像データ、およびＲＥＱ（Request）信号などの各種の信号、handshakeフラグおよびＢＴＡ（Bus Turnaround；バス占有権）などの各種の制御コマンド、ならびに、ＶＳＳ（Vertical Sync Start）パケットおよびＢＳ（Blanking Start）パケットなどの各種パケットなどを、ＬＣＤコントローラ３に供給（転送）するものである。ホストプロセッサ２は、１つのフレームの画像を表す圧縮されていない画像データをＬＣＤコントローラ３に転送する。
ホストプロセッサ２は、装置本体（例えば、図２に示す携帯端末１０など）のホストプロセッサ（ＣＰＵ；Central Processing Unit）であって、装置本体の全般的な制御（処理）を司るとともに、ＬＣＤ４に転送する画像データ、およびＲＥＱ（Request）信号などの各種の信号、handshakeフラグおよびＢＴＡ（Bus Turnaround；バス占有権）などの各種の制御コマンド、ならびに、ＶＳＳ（Vertical Sync Start）パケットおよびＢＳ（Blanking Start）パケットなどの各種パケットなどを、ＬＣＤコントローラ３に供給（転送）するものである。ホストプロセッサ２は、１つのフレームの画像を表す圧縮されていない画像データをＬＣＤコントローラ３に転送する。
（ＬＣＤコントローラ３）
ＬＣＤコントローラ３は、画像データの入出力機構、ホストプロセッサ２から転送される画像データのフレームメモリ３１への書き込み動作、および、フレームメモリ３１から画像データを読み出してＬＣＤ４に転送する読み出し動作などの各種処理を行うものである。ＬＣＤコントローラ３は、ホストプロセッサ２から受け取った１フレーム分の画像データを、所定の圧縮方式で圧縮し、圧縮された画像データをフレームメモリ３１に書き込む。また、ＬＣＤコントローラ３は、フレームメモリ３１から圧縮された１フレーム分の画像データを読み出し、読み出した画像データを伸張（展開）し、伸張された画像データをＬＣＤ４に転送する。
ＬＣＤコントローラ３は、画像データの入出力機構、ホストプロセッサ２から転送される画像データのフレームメモリ３１への書き込み動作、および、フレームメモリ３１から画像データを読み出してＬＣＤ４に転送する読み出し動作などの各種処理を行うものである。ＬＣＤコントローラ３は、ホストプロセッサ２から受け取った１フレーム分の画像データを、所定の圧縮方式で圧縮し、圧縮された画像データをフレームメモリ３１に書き込む。また、ＬＣＤコントローラ３は、フレームメモリ３１から圧縮された１フレーム分の画像データを読み出し、読み出した画像データを伸張（展開）し、伸張された画像データをＬＣＤ４に転送する。
図１に示すように、ＬＣＤコントローラ３（メモリ制御装置）は、フレームメモリ３１、遅延制御部（タイミング制御部）３２、圧縮部３３、伸張部３４、および制御レジスタ３５を備える。
（フレームメモリ３１）
フレームメモリ３１は、所定の圧縮方式で圧縮された１フレーム分の画像データを格納できる画像メモリである。そのため、フレームメモリ３１の容量（記録容量）は、ホストプロセッサ２から転送される１フレーム分の非圧縮の画像データのサイズより小さい。フレームメモリ３１の容量はＶｓｉｚｅ（上限値）である。
フレームメモリ３１は、所定の圧縮方式で圧縮された１フレーム分の画像データを格納できる画像メモリである。そのため、フレームメモリ３１の容量（記録容量）は、ホストプロセッサ２から転送される１フレーム分の非圧縮の画像データのサイズより小さい。フレームメモリ３１の容量はＶｓｉｚｅ（上限値）である。
（遅延制御部３２）
遅延制御部３２は、あるフレームの画像データをフレームメモリ３１から読み出しを開始してからあらかじめ決められた禁止期間Ｔｓが経過する迄、次のフレームの画像データをフレームメモリ３１に書き込むことを禁止するよう、圧縮部３３による書き込み開始タイミングを制御する。遅延制御部３２は、あるフレームの画像データが読み出し開始されてから禁止期間Ｔｓが経過した後、次のフレームの画像データの書き込み開始を許可する。禁止期間Ｔｓは、後述する危険期間Ｔｄ以上、かつ、読み出し期間Ｔｏｕｔ未満とすることができる。危険期間Ｔｄはワーストケースを想定して求めることができる。ここで、読み出し期間Ｔｏｕｔは、読み出し動作の開始から終了までの（一定の）期間である。一方、書き込み期間Ｔｉｎは、書き込み動作の開始から終了までの（一定の）期間である。
遅延制御部３２は、あるフレームの画像データをフレームメモリ３１から読み出しを開始してからあらかじめ決められた禁止期間Ｔｓが経過する迄、次のフレームの画像データをフレームメモリ３１に書き込むことを禁止するよう、圧縮部３３による書き込み開始タイミングを制御する。遅延制御部３２は、あるフレームの画像データが読み出し開始されてから禁止期間Ｔｓが経過した後、次のフレームの画像データの書き込み開始を許可する。禁止期間Ｔｓは、後述する危険期間Ｔｄ以上、かつ、読み出し期間Ｔｏｕｔ未満とすることができる。危険期間Ｔｄはワーストケースを想定して求めることができる。ここで、読み出し期間Ｔｏｕｔは、読み出し動作の開始から終了までの（一定の）期間である。一方、書き込み期間Ｔｉｎは、書き込み動作の開始から終了までの（一定の）期間である。
また、遅延制御部３２は、Ｔｉｎ＞Ｔｏｕｔの場合、あるフレームの画像データをフレームメモリ３１に書き込み開始してからあらかじめ決められた出力遅延期間Ｏｕｔｄｌｙが経過する迄、該フレームの画像データをフレームメモリ３１から読み出すことを禁止するよう、伸張部３４による読み出し開始のタイミングを制御する。
（圧縮部３３）
圧縮部３３は、ホストプロセッサ２から受け取った１フレーム分の画像データを、所定の圧縮方式で圧縮する。圧縮部３３は、圧縮された１フレーム分の画像データをフレームメモリ３１に書き込む。ここで、圧縮部３３が用いる圧縮方式は、フレーム単位で画像データを可変長に圧縮する。そのため、フレーム毎に圧縮された画像データのサイズが異なりうる。また、フレームメモリ３１への書き込み速度およびフレームメモリ３１からの読み出し速度は一定ではない。ただし、書き込み速度および読み出し速度にはそれぞれ上限値および下限値が設けられている。また圧縮部３３が用いる圧縮方式は、圧縮率（例えば圧縮率１／２）が保証された圧縮方式である。そのため、圧縮された１フレーム分の画像データは、上限値Ｖｓｉｚｅ以下のサイズになる。なお、圧縮率が１／２である場合、ホストプロセッサ２から転送される圧縮されていない画像データ（１フレーム分）のサイズはＶｓｉｚｅ×２である。
圧縮部３３は、ホストプロセッサ２から受け取った１フレーム分の画像データを、所定の圧縮方式で圧縮する。圧縮部３３は、圧縮された１フレーム分の画像データをフレームメモリ３１に書き込む。ここで、圧縮部３３が用いる圧縮方式は、フレーム単位で画像データを可変長に圧縮する。そのため、フレーム毎に圧縮された画像データのサイズが異なりうる。また、フレームメモリ３１への書き込み速度およびフレームメモリ３１からの読み出し速度は一定ではない。ただし、書き込み速度および読み出し速度にはそれぞれ上限値および下限値が設けられている。また圧縮部３３が用いる圧縮方式は、圧縮率（例えば圧縮率１／２）が保証された圧縮方式である。そのため、圧縮された１フレーム分の画像データは、上限値Ｖｓｉｚｅ以下のサイズになる。なお、圧縮率が１／２である場合、ホストプロセッサ２から転送される圧縮されていない画像データ（１フレーム分）のサイズはＶｓｉｚｅ×２である。
（伸張部３４）
伸張部３４は、フレームメモリ３１から圧縮された１フレーム分の画像データを読み出し、読み出した画像データを上記圧縮方式に対応する方式で伸張する。伸張部３４は、伸張された１フレーム分の画像データをＬＣＤ４に転送する。
伸張部３４は、フレームメモリ３１から圧縮された１フレーム分の画像データを読み出し、読み出した画像データを上記圧縮方式に対応する方式で伸張する。伸張部３４は、伸張された１フレーム分の画像データをＬＣＤ４に転送する。
（制御レジスタ３５）
制御レジスタ３５は、ホストプロセッサ２からの各種制御コマンドを格納したり、格納している制御コマンドをホストプロセッサ２に送信したりするものである。制御コマンドとしては、各部（回路）でのパラメータの設定などに用いられる各種のデータ、たとえば、画像サイズ、ラインサイズ、周波数、転送待ち時間などがあげられる。
制御レジスタ３５は、ホストプロセッサ２からの各種制御コマンドを格納したり、格納している制御コマンドをホストプロセッサ２に送信したりするものである。制御コマンドとしては、各部（回路）でのパラメータの設定などに用いられる各種のデータ、たとえば、画像サイズ、ラインサイズ、周波数、転送待ち時間などがあげられる。
（ＬＣＤ４）
ＬＣＤ４は、ホストプロセッサ２からＬＣＤコントローラ３を介して転送される画像データを表示するものである。
ＬＣＤ４は、ホストプロセッサ２からＬＣＤコントローラ３を介して転送される画像データを表示するものである。
なお、本実施形態のＬＣＤ４は、例えば、ＴＦＴ（thin film transistor）の半導体層に酸化物半導体が使われた液晶表示パネル（酸化物半導体液晶パネル）である。酸化物半導体としては例えばインジウム、ガリウム、および亜鉛から構成される酸化物（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）が挙げられる。
〔画像転送システム１の特徴的な動作〕
画像転送システム１のＬＣＤコントローラ３では、ホストプロセッサ２から受け取った画像データを圧縮してフレームメモリ３１に書き込む。そのため、フレームメモリ３１の容量を小さくすることができる。
画像転送システム１のＬＣＤコントローラ３では、ホストプロセッサ２から受け取った画像データを圧縮してフレームメモリ３１に書き込む。そのため、フレームメモリ３１の容量を小さくすることができる。
本実施形態では、以下のような制約がある。圧縮部３３が用いる圧縮方式では、圧縮された画像データのサイズは、上限値Ｖｓｉｚｅ以下となる。また、ホストプロセッサ２から１フレーム分の画像データが転送されてくる期間は一定であり、ＬＣＤコントローラ３からＬＣＤ４へ１フレーム分の画像データを転送する期間も一定である。すなわち、１フレーム分の画像データをフレームメモリ３１へ書き込む期間（書き込み期間Ｔｉｎ）は一定であり、１フレーム分の画像データをフレームメモリ３１から読み出す期間（読み出し期間Ｔｏｕｔ）は一定である。しかしながら、画像のサイズが同じでも画像の内容によって、フレームメモリ３１への書き込み速度および読み出し速度が変化する。圧縮率が高いほど書き込み速度および読み出し速度が速い。また、書き込みまたは読み出しの途中で圧縮率が変化すると、それに応じて書き込み速度および読み出し速度が変化する。圧縮された画像データのサイズがＶｓｉｚｅである場合、書き込み期間Ｔｉｎにおける平均書き込み速度ｗｐは、Ｖｓｉｚｅ／Ｔｉｎである。フレームメモリ３１への書き込み速度は、最大書き込み速度αｗｐおよび最小書き込み速度βｗｐの間で変動しうる。なお、αおよびβは圧縮方式によってあらかじめ決まる係数である。また、圧縮された画像データのサイズがＶｓｉｚｅである場合、読み出し期間Ｔｏｕｔにおける平均読み出し速度ｒｐは、Ｖｓｉｚｅ／Ｔｏｕｔである。フレームメモリ３１からの読み出し速度は、最大読み出し速度αｒｐおよび最小読み出し速度βｒｐの間で変動しうる。書き込みおよび読み出しについて、最大速度の係数αおよび最小速度の係数βは共通である。なお、あるフレームの画像データの書き込み速度が遅い場合、該画像データを読み出す速度も同様に遅くなり、画像データの書き込み速度が速い場合、該画像データを読み出す速度も同様に速くなる。ただし、フレームが異なれば画像の内容が異なるので、異なるフレーム間では書き込み速度と読み出し速度との相関はないと考えられる。
ＬＣＤコントローラ３は、上記の制限の中で書き込み速度および読み出し速度が変化する場合でもティアリングが発生しないように、書き込み開始のタイミングを制御する。なお、書き込み期間Ｔｉｎおよび読み出し期間Ｔｏｕｔは画像転送システム１の仕様で決められるので、以下ではＴｉｎとＴｏｕｔの大小関係によって場合分けして、ＬＣＤコントローラ３の動作を説明する。
（書き込み期間Ｔｉｎ＞読み出し期間Ｔｏｕｔの場合）
図３は、書き込み期間Ｔｉｎが読み出し期間Ｔｏｕｔより長い場合における、フレームメモリ３１への書き込みおよび読み出しの様子を示す図である。すなわち、ホストプロセッサ２からの画像データの転送が、ＬＣＤ４への画像データの転送より遅い場合に対応する。図３において、横軸は時間、縦軸はフレームメモリ３１上の位置（アドレス）を示す。フレームメモリ３１の容量は、圧縮された画像データの最大サイズＶｓｉｚｅと同じである。
図３は、書き込み期間Ｔｉｎが読み出し期間Ｔｏｕｔより長い場合における、フレームメモリ３１への書き込みおよび読み出しの様子を示す図である。すなわち、ホストプロセッサ２からの画像データの転送が、ＬＣＤ４への画像データの転送より遅い場合に対応する。図３において、横軸は時間、縦軸はフレームメモリ３１上の位置（アドレス）を示す。フレームメモリ３１の容量は、圧縮された画像データの最大サイズＶｓｉｚｅと同じである。
図３において、まず第１フレームの画像データが左下の原点から書き込まれる。ここでは圧縮された画像データのサイズはＶｓｉｚｅである。圧縮部３３は、（圧縮された）画像データを書き込み期間Ｔｉｎをかけてフレームメモリ３１に書き込んでいく。書き込み期間Ｔｉｎにおける平均書き込み速度ｗｐは、Ｖｓｉｚｅ／Ｔｉｎであり、図３の一点鎖線で示される直線の傾きに相当する。最大書き込み速度αｗｐは、図３の破線で示される直線の傾きに相当する。最小書き込み速度βｗｐは、図３の実線で示される直線の傾きに相当する。これらの直線は、書き込みを行っている位置を示すライトポインタ（書き込みポインタ）が、ある時間にフレームメモリ３１上のどの位置にあるかを示している。
すなわち、最小書き込み速度βｗｐで書き込みが行われている場合、経路Ｌｗ１に沿ってライトポインタが推移する。ただし、１フレーム分の画像データは一定の書き込み期間Ｔｉｎで書き込まれるという制限を満たすために、経路Ｌｗ１ではある時点で書き込み速度が上昇する。経路Ｌｗ１は、ある時点まで最小書き込み速度βｗｐで書き込みが行われ、該時点から最大書き込み速度αｗｐで書き込みが行われる場合のライトポインタの推移を示す。経路Ｌｗ１は、書き込みが開始されてからライトポインタのフレームメモリ３１上での推移が最も遅れる、すなわち書き込みが最も遅れる場合を示す。
一方、書き込みの開始から最大書き込み速度αｗｐで書き込みが行われている場合も同様に、一定の書き込み期間Ｔｉｎをかけて書き込まれるという制限を満たすために、ある時点から最小書き込み速度βｗｐで書き込みが行われる。
図３において破線の書き込み経路および実線の書き込み経路（Ｌｗ１）で囲まれる平行四辺形の領域が、実際にライトポインタが推移しうる位置（範囲）である。つまり、ライトポインタの速度は一定ではなく、画像の内容によって、ライトポインタは平行四辺形の領域内の経路を推移しうる。
伸張部３４は、第１フレームの画像データの書き込み開始から、出力遅延期間Ｏｕｔｄｌｙ経過後に、第１フレームの画像データの読み出しを開始可能とする。第１フレームの画像データは、フレームメモリ３１上において書き込み開始された位置から書き込まれているので、読み出すときも同じ位置から読み出しが開始される。一定の読み出し期間Ｔｏｕｔをかけて１フレーム分の画像データの読み出しが行われる。そのため、読み出しを行っている位置を示すリードポインタ（読み出しポインタ）も、同様に、最大読み出し速度αｒｐおよび最小読み出し速度βｒｐの直線からなる平行四辺形の領域（図３における斜線部）の中を推移しうる。
ここで、画像データの書き込み速度が遅い場合は、該画像データの読み出し速度も遅くなり、画像データの書き込み速度が速い場合は、該画像データの読み出し速度も速くなる。すなわち、１つのフレームの画像データについて、ライトポインタｗｐ１とリードポインタｒｐ１とは同様の経路を辿る。すなわち、ある画像データについて、最大書き込み速度αｗｐで書き込みが始まる経路をライトポインタが推移した場合、リードポインタは、最大読み出し速度αｒｐで読み出しが始まる経路を推移する。一方、ある画像データについて、最小書き込み速度βｗｐで書き込みが始まる経路をライトポインタが推移した場合、リードポインタは、最小読み出し速度βｒｐで読み出しが始まる経路を推移する。
図３に示すように書き込みと読み出しとは同時に並行して進行することがあるが、出力遅延期間Ｏｕｔｄｌｙが、｜書き込み期間Ｔｉｎ−読み出し期間Ｔｏｕｔ｜と同じである場合、書き込み終了時点のライトポインタｗｐ１と読み出し終了時点のリードポインタｒｐ１とが重なる。それゆえ、出力遅延期間Ｏｕｔｄｌｙが、｜Ｔｉｎ−Ｔｏｕｔ｜より大きければ、読み出しが書き込みを追い越すことがない。すなわちティアリングが発生しないように書き込みの後の読み出しを行うことができる。
このように出力遅延期間Ｏｕｔｄｌｙを設定すれば、第１フレームの画像データについて経路Ｌｗ１に沿って書き込みが行われる場合であっても、第１フレームの画像データの読み出しは経路Ｌｒ１に沿って行われる。そのため、書き込み速度が遅い場合であっても、ティアリングが発生しない。なお、画像データの読み出し開始は、出力遅延期間Ｏｕｔｄｌｙ経過後よりさらに遅れる場合もある。その場合は、読み出し終了時点は、書き込み終了時点より読み出し開始が遅れた分だけ後になる。
図４は、書き込み期間Ｔｉｎが読み出し期間Ｔｏｕｔより長い場合における、フレームメモリ３１への書き込みおよび読み出しの様子を示す図である。図４は、第１フレームの画像データを読み出し開始した後、次の第２フレームの画像データを書き込む場合を表す図である。ここでは、第１フレームの画像データの書き込みは、第１フレームの画像データの読み出し開始より前に終了しているとする。
第１フレームの画像データの読み出しが最も遅れる場合は、最小読み出し速度βｒｐで読み出しが始まる経路Ｌｒ１に沿ってリードポインタｒｐ１が推移する場合である。第２フレームの画像データの書き込みが最も速くなる場合は、最大書き込み速度αｗｐで書き込みが始まる経路Ｌｗ２に沿ってライトポインタｗｐ２が推移する場合である。図４に示すように、第１フレームの画像データの読み出しが開始されてから所定の危険期間Ｔｄが経過した時点で第２フレームの画像データの書き込みを開始すると、第１フレームのリードポインタの経路Ｌｒ１と第２フレームのライトポインタの経路Ｌｗ２とが接する。すなわち、ある時点でリードポインタとライトポインタとが重なる。そこで、第１フレームの画像データの読み出しが開始されてから所定の危険期間Ｔｄが経過した後に第２フレームの画像データの書き込みを開始すれば、第２フレームのライトポインタｗｐ２が第１フレームのリードポインタｒｐ１を追い越すことがない。すなわち、ティアリングが発生しない。
書き込み期間Ｔｉｎ＞読み出し期間Ｔｏｕｔの場合、次式（式１）の危険期間Ｔｄは、図４から幾何的に求めることができる。
例えば、α＝４１／２４、β＝３／２４である圧縮方式の場合、Ｔｄ＝０．４４７×Ｔｏｕｔ−０．０３３×Ｔｉｎとなる。
それゆえ、書き込みが禁止される禁止期間Ｔｓは、上記危険期間Ｔｄ以上、かつ、読み出し期間Ｔｏｕｔ未満とすることができる。禁止期間Ｔｓを危険期間Ｔｄ以上とすることでティアリングを防止し、禁止期間Ｔｓを読み出し期間Ｔｏｕｔ未満とすることで書き込み開始を早くすることができる。禁止期間Ｔｓ＝危険期間Ｔｄとした場合、ティアリングを防止した上で、ホストプロセッサ２からのデータ転送を最も早く許可することができる。このように、本実施形態では、第１フレームにおけるリードポインタｒｐ１のフレームメモリ３１上の推移が最も遅れる場合におけるリードポインタｒｐ１の位置に、第２フレームのライトポインタｗｐ２のフレームメモリ３１上の推移が最も早まる場合におけるライトポインタｗｐ２の位置が追いつかないように、リードポインタｒｐ１の推移しうる範囲およびライトポインタｗｐ２の推移しうる範囲に基づいて、禁止期間Ｔｓをあらかじめ設定する。すなわち、ライトポインタｗｐ２とリードポインタｒｐ１とが重ならないように、禁止期間Ｔｓをあらかじめ設定する。
なお、圧縮された画像データのサイズが上限Ｖｓｉｚｅである場合、最も第１フレームのリードポインタに第２フレームのライトポインタが接近しうる。圧縮された画像データのサイズがＶｓｉｚｅ未満の場合も、第１フレームの画像データの読み出しが開始されてから上記危険期間Ｔｄが経過するまで、書き込み開始を禁止していれば、ティアリングが発生することはない。
なお、禁止期間Ｔｓにマージンを持たせてもよい。例えば、禁止期間Ｔｓを危険期間Ｔｄ以上、かつ、Ｔｄ×１１／１０以下に設定して、禁止期間Ｔｓに危険期間Ｔｄの１０％程度のマージンを持たせてもよい。
（書き込み期間Ｔｉｎ＜読み出し期間Ｔｏｕｔの場合）
図５は、書き込み期間Ｔｉｎが読み出し期間Ｔｏｕｔより短い場合における、フレームメモリ３１への書き込みおよび読み出しの様子を示す図である。すなわち、ホストプロセッサ２からの画像データの転送が、ＬＣＤ４への画像データの転送より速い場合に対応する。図５において、横軸は時間、縦軸はフレームメモリ３１上の位置（アドレス）を示す。フレームメモリ３１の容量はＶｓｉｚｅである。
図５は、書き込み期間Ｔｉｎが読み出し期間Ｔｏｕｔより短い場合における、フレームメモリ３１への書き込みおよび読み出しの様子を示す図である。すなわち、ホストプロセッサ２からの画像データの転送が、ＬＣＤ４への画像データの転送より速い場合に対応する。図５において、横軸は時間、縦軸はフレームメモリ３１上の位置（アドレス）を示す。フレームメモリ３１の容量はＶｓｉｚｅである。
図５において、まず第１フレームの画像データが左下の原点から書き込まれる。ここでは圧縮された画像データのサイズはＶｓｉｚｅである。圧縮部３３は、（圧縮された）画像データを書き込み期間Ｔｉｎをかけてフレームメモリ３１に書き込んでいく。符号の意味は図３、４と同じである。ただし、ＴｉｎおよびＴｏｕｔの大きさの関係が図３、４とは逆転している。
伸張部３４は、第１フレームの画像データの書き込み開始の直後から、第１フレームの画像データの読み出しを開始可能とする。第１フレームの画像データは、フレームメモリ３１上において書き込み開始された位置から書き込まれているので、読み出すときも同じ位置から読み出しが開始される。
ここで、画像データの書き込み速度が遅い場合は、該画像データの読み出し速度も遅くなり、画像データの書き込み速度が速い場合は、該画像データの読み出し速度も速くなる。すなわち、１つのフレームの画像データについて、ライトポインタｗｐ１とリードポインタｒｐ１とは同様の経路を辿る。すなわち、ある画像データについて、最大書き込み速度αｗｐで書き込みが始まる経路をライトポインタが推移した場合、リードポインタは、最大読み出し速度αｒｐで読み出しが始まる経路を推移する。一方、ある画像データについて、最小書き込み速度βｗｐで書き込みが始まる経路をライトポインタが推移した場合、リードポインタは、最小読み出し速度βｒｐで読み出しが始まる経路を推移する。
それゆえ、図５に示すように書き込み開始直後に読み出しを開始したとしても、最も書き込みが遅れる場合（経路Ｌｗ１）でも同様に読み出しも遅れる（経路Ｌｒ１）ので、読み出しが書き込みを追い越すことはない。Ｔｉｎ＜Ｔｏｕｔの場合、出力遅延期間Ｏｕｔｄｌｙを設ける必要はない。
図６は、書き込み期間Ｔｉｎが読み出し期間Ｔｏｕｔより短い場合における、フレームメモリ３１への書き込みおよび読み出しの様子を示す図である。図６は、第１フレームの画像データを読み出し開始した後、次の第２フレームの画像データを書き込む場合を表す図である。ここでは、第１フレームの画像データの書き込みは、第１フレームの画像データの読み出し開始より前に終了しているとする。
第１フレームの画像データの読み出しが最も遅れる場合は、最小読み出し速度βｒｐで読み出しが始まる経路Ｌｒ１に沿ってリードポインタｒｐ１が推移する場合である。第２フレームの画像データの書き込みが最も速くなる場合は、最大書き込み速度αｗｐで書き込みが始まる経路Ｌｗ２に沿ってライトポインタｗｐ２が推移する場合である。図６に示すように、第１フレームの画像データの読み出しが開始されてから所定の危険期間Ｔｄが経過した時点で第２フレームの画像データの書き込みを開始すると、第１フレームのリードポインタの経路Ｌｒ１と第２フレームのライトポインタの経路Ｌｗ２とが接する。すなわち、ある時点でリードポインタとライトポインタとが重なる。そこで、第１フレームの画像データの読み出しが開始されてから所定の危険期間Ｔｄが経過した後に第２フレームの画像データの書き込みを開始すれば、第２フレームのライトポインタｗｐ２が第１フレームのリードポインタｒｐ１を追い越すことがない。すなわち、ティアリングが発生しない。
書き込み期間Ｔｉｎ＜読み出し期間Ｔｏｕｔの場合、次式（式２）の危険期間Ｔｄは、図６から幾何的に求めることができる。
例えば、α＝４１／２４、β＝３／２４である圧縮方式の場合、Ｔｄ＝０．９６７×Ｔｏｕｔ−０．５５３×Ｔｉｎとなる。
なお、書き込みが禁止される禁止期間Ｔｓは、上記Ｔｄ以上、かつ、読み出し期間Ｔｏｕｔ未満とすることができる。禁止期間Ｔｓ＝危険期間Ｔｄとした場合、ティアリングを防止した上で、ホストプロセッサ２からのデータ転送を最も早く許可することができる。
なお、圧縮された画像データのサイズが上限Ｖｓｉｚｅである場合、最も第１フレームのリードポインタに第２フレームのライトポインタが接近しうる。圧縮された画像データのサイズがＶｓｉｚｅ未満の場合も、第１フレームの画像データの読み出しが開始されてから上記危険期間Ｔｄが経過するまで、書き込み開始を禁止していれば、ティアリングが発生することはない。
なお、上記式１および上記式２の危険期間Ｔｄは、１フレーム分の画像データをフレームメモリ３１に書き込む際の、フレームメモリ３１上の書き込み開始位置を、直前のフレームの画像データの書き込み終了位置の続きの位置とする場合のものである。
一方、書き込み開始位置を、常にフレームメモリ３１上の同じ位置（例えば最初の位置）とする条件下の場合、危険期間Ｔｄは、上記式１および上記式２より長くなる。この場合、Ｔｉｎ＞ＴｏｕｔかＴｉｎ＜Ｔｏｕｔかに関わらず、危険期間Ｔｄ＝Ｔｏｕｔ−（β／α）Ｔｉｎ、となる。なお上記条件下では、第１フレームにおける圧縮された画像データのサイズがβｒｐ×Ｔｏｕｔであり、かつ、第２フレームの書き込みが最大書き込み速度αｗｐで開始される場合が、ワーストケースである。
（タイミング制御のフロー）
図１０に基づき、ＬＣＤコントローラ３側のタイミング制御のフローの一例について説明する。図１０は、画像転送システム１の動作に関し、ＬＣＤコントローラ３側のタイミング制御の一例を示すフローチャートである。
図１０に基づき、ＬＣＤコントローラ３側のタイミング制御のフローの一例について説明する。図１０は、画像転送システム１の動作に関し、ＬＣＤコントローラ３側のタイミング制御の一例を示すフローチャートである。
遅延制御部３２は、画像データを受信した場合の書き込み開始時点が、禁止期間Ｔｓ内になるか否かを判定する（ステップＳ７１）。
書き込み開始時点が禁止期間Ｔｓ内になる場合（Ｓ７１でＹｅｓ）、ＬＣＤコントローラ３は、禁止期間Ｔｓであることを示すＬｏｗレベルのＴＥ（Tearing Effect）信号をホストプロセッサ２に送信する（Ｓ７２）。
ＬｏｗレベルのＴＥ信号を受信したホストプロセッサ２は、画像データの転送を待機する（Ｓ７３）。すなわち、ＬＣＤコントローラ３も、画像データの書き込みを待機する。その後、Ｓ７１からのフローを繰り返す。
書き込み開始時点が禁止期間Ｔｓ外になる場合（Ｓ７１でＮｏ）、ＬＣＤコントローラ３は、禁止期間Ｔｓではないことを示すＨｉｇｈレベルのＴＥ信号をホストプロセッサ２に送信する（Ｓ７４）。
ＨｉｇｈレベルのＴＥ信号を受信したホストプロセッサ２は、ＴＥ信号がＨｉｇｈレベルである期間において画像データの転送を開始する（Ｓ７５）。画像データを受信したＬＣＤコントローラ３は、画像データを圧縮し、圧縮された画像データのフレームメモリ３１への書き込みを開始する。
（ＴＥ信号による禁止期間の通知）
図１１は、禁止期間Ｔｓをホストに通知するＴＥ信号のタイミングを示す図である。ＴＥ信号は、ＬｏｗレベルおよびＨｉｇｈレベルの２値からなる信号であり、ＬＣＤコントローラ３によってホストプロセッサ２に伝送される。ＬｏｗレベルのＴＥ信号は禁止期間Ｔｓであることを示し、ＨｉｇｈレベルのＴＥ信号は禁止期間ではないことを示す。垂直同期信号Ｖｓｙｎｃは、ＬＣＤ４からＬＣＤコントローラ３に伝送される信号である。垂直同期信号ＶｓｙｎｃがＬｏｗレベル（Ｌｏｗパルス）になったタイミングで。画像データの読み出しが開始される。
図１１は、禁止期間Ｔｓをホストに通知するＴＥ信号のタイミングを示す図である。ＴＥ信号は、ＬｏｗレベルおよびＨｉｇｈレベルの２値からなる信号であり、ＬＣＤコントローラ３によってホストプロセッサ２に伝送される。ＬｏｗレベルのＴＥ信号は禁止期間Ｔｓであることを示し、ＨｉｇｈレベルのＴＥ信号は禁止期間ではないことを示す。垂直同期信号Ｖｓｙｎｃは、ＬＣＤ４からＬＣＤコントローラ３に伝送される信号である。垂直同期信号ＶｓｙｎｃがＬｏｗレベル（Ｌｏｗパルス）になったタイミングで。画像データの読み出しが開始される。
ホストプロセッサ２は、ＴＥ信号がＬｏｗレベルである間は画像データの転送を開始せず、ＴＥ信号がＨｉｇｈレベルである間に画像データをＬＣＤコントローラ３に転送を開始する。
（Ｔｉｎ＜Ｔｏｕｔの場合）
図１１の（ａ）は、Ｔｉｎ＜Ｔｏｕｔの場合におけるＴＥ信号を示す。ここでは第１フレームおよび第３フレームの画像データの書き込みは図示を省略している。第１フレームの画像データの読み出し開始の時点から、ＴＥ信号がＬｏｗレベルになる。ＴＥ信号がＬｏｗレベルになってから禁止期間Ｔｓ経過すると、ＴＥ信号がＨｉｇｈレベルになる。
図１１の（ａ）は、Ｔｉｎ＜Ｔｏｕｔの場合におけるＴＥ信号を示す。ここでは第１フレームおよび第３フレームの画像データの書き込みは図示を省略している。第１フレームの画像データの読み出し開始の時点から、ＴＥ信号がＬｏｗレベルになる。ＴＥ信号がＬｏｗレベルになってから禁止期間Ｔｓ経過すると、ＴＥ信号がＨｉｇｈレベルになる。
ＴＥ信号がＨｉｇｈレベルの間に、ホストプロセッサ２は、第２フレームの画像データの転送を行う。それとともに、ＬＣＤコントローラ３の圧縮部３３は、受信した画像データの圧縮とフレームメモリ３１への書き込み開始を行う。その後、垂直同期信号Ｖｓｙｎｃに基づいて第２フレームの画像データの読み出しが開始されると同時に、ＴＥ信号がＬｏｗレベルになる。
（Ｔｉｎ＞Ｔｏｕｔの場合）
図１１の（ｂ）は、Ｔｉｎ＞Ｔｏｕｔの場合におけるＴＥ信号を示す。ここでは第１フレームおよび第３フレームの画像データの書き込みは図示を省略している。（イ）は、ＬＣＤ４として酸化物半導体液晶パネルを用いた場合の信号の例を示し、（ロ）はＬＣＤ４としてＣＧＳ（Continuous Grain Silicon）液晶パネルを用いた場合の例を示す。
図１１の（ｂ）は、Ｔｉｎ＞Ｔｏｕｔの場合におけるＴＥ信号を示す。ここでは第１フレームおよび第３フレームの画像データの書き込みは図示を省略している。（イ）は、ＬＣＤ４として酸化物半導体液晶パネルを用いた場合の信号の例を示し、（ロ）はＬＣＤ４としてＣＧＳ（Continuous Grain Silicon）液晶パネルを用いた場合の例を示す。
酸化物半導体液晶パネル（イ）の場合、第１フレームの画像データの読み出し開始の時点から、ＴＥ信号がＬｏｗレベルになる。ＴＥ信号がＬｏｗレベルになってから禁止期間Ｔｓ経過すると、ＴＥ信号がＨｉｇｈレベルになる。
一方、ＣＧＳ液晶パネル（ロ）の場合、第１フレームの画像データの読み出し終了の時点から、ＴＥ信号がＬｏｗレベルになる。第２フレームの画像データの読み出し開始から禁止期間Ｔｓ経過すると、ＴＥ信号がＨｉｇｈレベルになる。
ホストプロセッサ２が画像データの転送を開始できる期間は、ＴＥ信号がＨｉｇｈレベルの期間である。酸化物半導体液晶パネルでは、リフレッシュレートを例えば６０Ｈｚから１Ｈｚ程度まで下げる（変更する）ことが可能であるため、画像データの読み出し開始を遅らせる（待たせる）ことができる。そのため、酸化物半導体液晶パネル（イ）では、ＣＧＳ液晶パネル（ロ）に比べて、画像データの転送を開始することができる期間を長く設定することができる。これにより、ホストプロセッサ２が画像データの転送を開始するタイミングの自由度が増えるため、ホストプロセッサ２の処理の遅延を低減することができる。それゆえ、ホストプロセッサ２で画像データの処理が行えなくなる事態を防止し、表示における画像のコマ落ちを回避することができる。
〔実施形態２〕
本発明の他の実施形態について、以下に説明する。本実施形態では、画像転送システムのブロック構成は実施形態１と同じであるが、フレームメモリ３１の容量および遅延制御部３２の動作が上述の実施形態とは異なる。
本発明の他の実施形態について、以下に説明する。本実施形態では、画像転送システムのブロック構成は実施形態１と同じであるが、フレームメモリ３１の容量および遅延制御部３２の動作が上述の実施形態とは異なる。
（フレームメモリ３１）
フレームメモリ３１の容量Ｖｍは、Ｖｓｉｚｅ＋Ｖａより大きい。追加容量Ｖａの下限値は、後述する方法で決定することができる。なおフレームメモリ３１の容量Ｖｍは、Ｖｓｉｚｅの２倍より小さい。
フレームメモリ３１の容量Ｖｍは、Ｖｓｉｚｅ＋Ｖａより大きい。追加容量Ｖａの下限値は、後述する方法で決定することができる。なおフレームメモリ３１の容量Ｖｍは、Ｖｓｉｚｅの２倍より小さい。
（遅延制御部３２）
遅延制御部３２は、Ｔｉｎ＞Ｔｏｕｔの場合、あるフレームの画像データをフレームメモリ３１に書き込み開始してからあらかじめ決められた出力遅延期間Ｏｕｔｄｌｙが経過する迄、該フレームの画像データをフレームメモリ３１から読み出すことを禁止するよう、伸張部３４による読み出し開始タイミングを制御する。
遅延制御部３２は、Ｔｉｎ＞Ｔｏｕｔの場合、あるフレームの画像データをフレームメモリ３１に書き込み開始してからあらかじめ決められた出力遅延期間Ｏｕｔｄｌｙが経過する迄、該フレームの画像データをフレームメモリ３１から読み出すことを禁止するよう、伸張部３４による読み出し開始タイミングを制御する。
〔画像転送システムの特徴的な動作〕
本実施形態では、実施形態１と同様の制約がある。圧縮部３３が用いる圧縮方式では、圧縮された画像データのサイズは、上限値Ｖｓｉｚｅ以下となる。書き込み期間Ｔｉｎおよび読み出し期間Ｔｏｕｔは一定である。圧縮率が高いほど書き込み速度および読み出し速度が速い。また、書き込みまたは読み出しの途中で圧縮率が変化すると、それに応じて書き込み速度および読み出し速度が変化する。フレームメモリ３１への書き込み速度は、最大書き込み速度αｗｐおよび最小書き込み速度βｗｐの間で変動しうる。フレームメモリ３１からの読み出し速度は、最大読み出し速度αｒｐおよび最小読み出し速度βｒｐの間で変動しうる。書き込みおよび読み出しについて、最大速度の係数αおよび最小速度の係数βは共通である。なお、あるフレームの画像データの書き込み速度が遅い場合、該画像データを読み出す速度も同様に遅くなり、画像データの書き込み速度が速い場合、該画像データを読み出す速度も同様に速くなる。また、１フレーム分の画像データをフレームメモリ３１に書き込む際の、フレームメモリ３１上の書き込み開始位置（フレームメモリ３１上のアドレス）は、直前のフレームの画像データの書き込み終了位置の続き（近傍）の位置とする。画像データは、書き込み開始位置からアドレス順にフレームメモリ３１上に書き込まれ、読み出し開始位置からアドレス順に読み出される。１フレーム分の画像データの読み出し開始位置は、直前の（当該フレームの）書き込み開始位置とする。フレームメモリ３１の最後の位置の次は、最初の位置に書き込み／読み出しがされる。フレームメモリ３１は、ＦＩＦＯ（First-in First-out）状に周期境界的に使用される。ここで周期境界的に使用されるとは「フレームメモリ３１の最後の位置（アドレス）まで書き込むと、続きはフレームメモリ３１の最初の位置（アドレス）から書き込まれる」ことを意味する。
本実施形態では、実施形態１と同様の制約がある。圧縮部３３が用いる圧縮方式では、圧縮された画像データのサイズは、上限値Ｖｓｉｚｅ以下となる。書き込み期間Ｔｉｎおよび読み出し期間Ｔｏｕｔは一定である。圧縮率が高いほど書き込み速度および読み出し速度が速い。また、書き込みまたは読み出しの途中で圧縮率が変化すると、それに応じて書き込み速度および読み出し速度が変化する。フレームメモリ３１への書き込み速度は、最大書き込み速度αｗｐおよび最小書き込み速度βｗｐの間で変動しうる。フレームメモリ３１からの読み出し速度は、最大読み出し速度αｒｐおよび最小読み出し速度βｒｐの間で変動しうる。書き込みおよび読み出しについて、最大速度の係数αおよび最小速度の係数βは共通である。なお、あるフレームの画像データの書き込み速度が遅い場合、該画像データを読み出す速度も同様に遅くなり、画像データの書き込み速度が速い場合、該画像データを読み出す速度も同様に速くなる。また、１フレーム分の画像データをフレームメモリ３１に書き込む際の、フレームメモリ３１上の書き込み開始位置（フレームメモリ３１上のアドレス）は、直前のフレームの画像データの書き込み終了位置の続き（近傍）の位置とする。画像データは、書き込み開始位置からアドレス順にフレームメモリ３１上に書き込まれ、読み出し開始位置からアドレス順に読み出される。１フレーム分の画像データの読み出し開始位置は、直前の（当該フレームの）書き込み開始位置とする。フレームメモリ３１の最後の位置の次は、最初の位置に書き込み／読み出しがされる。フレームメモリ３１は、ＦＩＦＯ（First-in First-out）状に周期境界的に使用される。ここで周期境界的に使用されるとは「フレームメモリ３１の最後の位置（アドレス）まで書き込むと、続きはフレームメモリ３１の最初の位置（アドレス）から書き込まれる」ことを意味する。
ＬＣＤコントローラ３は、あるフレームの読み出しが開始された直後から次のフレームの書き込み開始を許可する。その場合でもティアリングが発生しないように、フレームメモリ３１は、１フレーム分の圧縮された画像データの上限サイズＶｓｉｚｅに加えて、少なくとも追加容量Ｖａの容量を有する。ただし、フレームメモリ３１の容量Ｖｍは、１フレーム分の圧縮された画像データの上限サイズＶｓｉｚｅの２倍より小さい。
なお、書き込み期間Ｔｉｎおよび読み出し期間Ｔｏｕｔは画像転送システム１の仕様で決められるので、以下ではＴｉｎとＴｏｕｔの大小関係によって場合分けして、フレームメモリ３１に必要な追加容量について説明する。必要な追加容量は、ＴｉｎとＴｏｕｔの大小関係によって変わる。
（書き込み期間Ｔｉｎ＞読み出し期間Ｔｏｕｔの場合）
図７は、書き込み期間Ｔｉｎが読み出し期間Ｔｏｕｔより長い場合における、フレームメモリ３１への書き込みおよび読み出しの様子を示す図である。すなわち、ホストプロセッサ２からの画像データの転送が、ＬＣＤ４への画像データの転送より遅い場合に対応する。図７において、横軸は時間、縦軸はフレームメモリ３１上の位置（アドレス）を示す。図７では、フレームメモリ３１の容量Ｖｍは、圧縮された画像データの最大サイズＶｓｉｚｅより追加容量Ｖａ分大きいとする。
図７は、書き込み期間Ｔｉｎが読み出し期間Ｔｏｕｔより長い場合における、フレームメモリ３１への書き込みおよび読み出しの様子を示す図である。すなわち、ホストプロセッサ２からの画像データの転送が、ＬＣＤ４への画像データの転送より遅い場合に対応する。図７において、横軸は時間、縦軸はフレームメモリ３１上の位置（アドレス）を示す。図７では、フレームメモリ３１の容量Ｖｍは、圧縮された画像データの最大サイズＶｓｉｚｅより追加容量Ｖａ分大きいとする。
なお、実施形態１の図３の場合と同様に、出力遅延期間Ｏｕｔｄｌｙを設ければ、読み出しが書き込みを追い越すことがない。すなわちティアリングが発生しないように書き込みの後の読み出しを行うことができる。
ここでは、第１フレームの画像データを読み出し開始した後、次の第２フレームの画像データを書き込む場合について説明する。第１フレームの画像データの書き込み（経路Ｌｗ１）は、第１フレームの画像データの読み出し開始より前に終了しているとする。なお、第１フレームの（圧縮された）画像データおよび第２フレームの（圧縮された）画像データのサイズは、ともにＶｓｉｚｅであるとする。
第１フレームの画像データの読み出しが最も遅れる場合は、最小読み出し速度βｒｐで読み出しが始まる経路Ｌｒ１に沿ってリードポインタｒｐ１が推移する場合である。第２フレームの画像データの書き込みが最も速くなる場合は、最大書き込み速度αｗｐで書き込みが始まる経路Ｌｗ２に沿ってライトポインタｗｐ２が推移する場合である。図７は、第１フレームの画像データの読み出し開始の直後に第２フレームの画像データの書き込みが開始された場合を示す。第２フレームの画像データの書き込みは、直前の第１フレームの画像データの書き込みの終了位置から開始される。すなわち、第２フレームの画像データは、メモリ上においてＶｓｉｚｅの続きから書き込まれる。第２フレームの画像データは、追加容量Ｖａより大きいので、フレームメモリ３１の最後の位置（アドレス）まで書き込むと、続きはフレームメモリ３１の最初の位置（アドレス）から書き込まれる。図７では理解を助けるために容量Ｖｍを越えた部分も仮想的に描いている。
図７に示すように、容量Ｖｍ＝Ｖｓｉｚｅ＋Ｖａであると、ある時点で第１フレームのリードポインタの経路Ｌｒ１と第２フレームのライトポインタの経路Ｌｗ２とが接する。すなわち、ある時点でリードポインタとライトポインタとが重なる。そこで、容量Ｖｍ＞Ｖｓｉｚｅ＋Ｖａであれば、第２フレームのライトポインタｗｐ２が第１フレームのリードポインタｒｐ１を追い越すことがない。すなわち、ティアリングが発生しない。
書き込み期間Ｔｉｎ＞読み出し期間Ｔｏｕｔの場合、次式（式３）の追加容量Ｖａは、図７から幾何的に求めることができる。
例えば、α＝４１／２４、β＝３／２４である圧縮方式の場合、Ｖａ＝（０．７６４（Ｔｏｕｔ／Ｔｉｎ）−０．０５６）Ｖｓｉｚｅとなる。
それゆえ、フレームメモリ３１の容量Ｖｍは、Ｖｓｉｚｅ＋Ｖａより大きく、かつ、２×Ｖｓｉｚｅ未満とすることができる。このようにすれば、第１フレームの画像データの読み出し開始直後から第２フレームの画像データの書き込み開始を許可することができる。すなわち、禁止期間を設けることなくティアリングを防止することができる。そのため、ホストプロセッサ２からのデータ転送を早く許可することができる。このように、本実施形態では、第１フレームにおけるリードポインタｒｐ１のフレームメモリ３１上の推移が最も遅れる場合におけるリードポインタｒｐ１の位置に、第２フレームのライトポインタｗｐ２のフレームメモリ３１上の推移が最も早まる場合におけるライトポインタｗｐ２の位置が追いつかないように、リードポインタｒｐ１の推移しうる範囲およびライトポインタｗｐ２の推移しうる範囲に基づいて、フレームメモリ３１の容量を設定する。すなわち、ライトポインタｗｐ２とリードポインタｒｐ１とが重ならないように、フレームメモリ３１の容量を設定する。
なお、圧縮された画像データのサイズが上限Ｖｓｉｚｅである場合、最も第１フレームのリードポインタに第２フレームのライトポインタが接近しうる。圧縮された画像データのサイズがＶｓｉｚｅ未満の場合も、第１フレームの画像データの読み出しが開始された後に第２フレームの画像データの書き込みを開始すれば、ティアリングが発生することはない。
なお、フレームメモリ３１の容量に１０％程度のマージンを持たせてもよい。例えば、フレームメモリ３１の容量を、Ｖｓｉｚｅ＋Ｖａより大きく、かつ、（Ｖｓｉｚｅ＋Ｖａ）×１１／１０以下に設定してもよい。
（書き込み期間Ｔｉｎ＜読み出し期間Ｔｏｕｔの場合）
図８は、書き込み期間Ｔｉｎが読み出し期間Ｔｏｕｔより短い場合における、フレームメモリ３１への書き込みおよび読み出しの様子を示す図である。すなわち、ホストプロセッサ２からの画像データの転送が、ＬＣＤ４への画像データの転送より速い場合に対応する。図８では、フレームメモリ３１の容量Ｖｍは、圧縮された画像データの最大サイズＶｓｉｚｅより追加容量Ｖａ分大きいとする。
図８は、書き込み期間Ｔｉｎが読み出し期間Ｔｏｕｔより短い場合における、フレームメモリ３１への書き込みおよび読み出しの様子を示す図である。すなわち、ホストプロセッサ２からの画像データの転送が、ＬＣＤ４への画像データの転送より速い場合に対応する。図８では、フレームメモリ３１の容量Ｖｍは、圧縮された画像データの最大サイズＶｓｉｚｅより追加容量Ｖａ分大きいとする。
なお、実施形態１の図５の場合と同様に、書き込み開始の直後に読み出し開始を行っても、読み出しが書き込みを追い越すことがない。すなわちティアリングが発生しないように書き込みの後の読み出しを行うことができる。
ここでは、第１フレームの画像データを読み出し開始した後、次の第２フレームの画像データを書き込む場合について説明する。第１フレームの画像データの書き込みは、第１フレームの画像データの読み出し開始より前に終了しているとする。なお、第１フレームの（圧縮された）画像データおよび第２フレームの（圧縮された）画像データのサイズは、ともにＶｓｉｚｅであるとする。
第１フレームの画像データの読み出しが最も遅れる場合は、最小読み出し速度βｒｐで読み出しが始まる経路Ｌｒ１に沿ってリードポインタｒｐ１が推移する場合である。第２フレームの画像データの書き込みが最も速くなる場合は、最大書き込み速度αｗｐで書き込みが始まる経路Ｌｗ２に沿ってライトポインタｗｐ２が推移する場合である。図８は、第１フレームの画像データの読み出し開始の直後に第２フレームの画像データの書き込みが開始された場合を示す。第２フレームの画像データの書き込みは、直前の第１フレームの画像データの書き込みの終了位置から開始される。すなわち、第２フレームの画像データは、メモリ上においてＶｓｉｚｅの続きから書き込まれる。第２フレームの画像データは、追加容量Ｖａより大きいので、フレームメモリ３１の最後の位置（アドレス）まで書き込むと、続きはフレームメモリ３１の最初の位置（アドレス）から書き込まれる。図８では理解を助けるために容量Ｖｍを越えた部分も仮想的に描いている。
図８に示すように、容量Ｖｍ＝Ｖｓｉｚｅ＋Ｖａであると、ある時点で第１フレームのリードポインタの経路Ｌｒ１と第２フレームのライトポインタの経路Ｌｗ２とが接する。すなわち、ある時点でリードポインタとライトポインタとが重なる。そこで、容量Ｖｍ＞Ｖｓｉｚｅ＋Ｖａであれば、第２フレームのライトポインタｗｐ２が第１フレームのリードポインタｒｐ１を追い越すことがない。すなわち、ティアリングが発生しない。
書き込み期間Ｔｉｎ＜読み出し期間Ｔｏｕｔの場合、次式（式４）の追加容量Ｖａは、図８から幾何的に求めることができる。
例えば、α＝４１／２４、β＝３／２４である圧縮方式の場合、Ｖａ＝（０．７６４（Ｔｏｕｔ／Ｔｉｎ）−０．０５６）Ｖｓｉｚｅとなる。
それゆえ、フレームメモリ３１の容量Ｖｍは、Ｖｓｉｚｅ＋Ｖａより大きく、かつ、２×Ｖｓｉｚｅ未満とすることができる。このようにすれば、第１フレームの画像データの読み出し開始直後から第２フレームの画像データの書き込み開始を許可することができる。すなわち、禁止期間を設けることなくティアリングを防止することができる。そのため、ホストプロセッサ２からのデータ転送を早く許可することができる。
なお、圧縮された画像データのサイズが上限Ｖｓｉｚｅである場合、最も第１フレームのリードポインタに第２フレームのライトポインタが接近しうる。圧縮された画像データのサイズがＶｓｉｚｅ未満の場合も、第１フレームの画像データの読み出しが開始された後に第２フレームの画像データの書き込みを開始すれば、ティアリングが発生することはない。
〔危険期間Ｔｄおよび追加容量Ｖａのまとめ〕
図９は、上述の実施形態で説明した危険期間Ｔｄおよび追加容量Ｖａと、ＴｉｎおよびＴｏｕｔとの関係をまとめた図である。なお、図９には比較対象として画像データを圧縮せずに（非圧縮で）フレームメモリに書き込む場合の例を載せている。非圧縮の場合は画像データが圧縮されないので、非圧縮の欄におけるＶｓｉｚｅ（非圧縮の画像データのサイズ）は、圧縮の欄におけるＶｓｉｚｅ（圧縮された画像データのサイズ）より大きい点に注意が必要である。すなわち、非圧縮の場合は追加容量Ｖａ「０」となっていても、そもそも１フレーム分の画像データを格納するための必要な容量が、圧縮する場合に比べて大きい。
図９は、上述の実施形態で説明した危険期間Ｔｄおよび追加容量Ｖａと、ＴｉｎおよびＴｏｕｔとの関係をまとめた図である。なお、図９には比較対象として画像データを圧縮せずに（非圧縮で）フレームメモリに書き込む場合の例を載せている。非圧縮の場合は画像データが圧縮されないので、非圧縮の欄におけるＶｓｉｚｅ（非圧縮の画像データのサイズ）は、圧縮の欄におけるＶｓｉｚｅ（圧縮された画像データのサイズ）より大きい点に注意が必要である。すなわち、非圧縮の場合は追加容量Ｖａ「０」となっていても、そもそも１フレーム分の画像データを格納するための必要な容量が、圧縮する場合に比べて大きい。
〔禁止期間Ｔｓにおける書き込み禁止の変形例〕
次に、図１２〜図１４に基づき、禁止期間Ｔｓにおける書き込み禁止の変形例について説明する。
次に、図１２〜図１４に基づき、禁止期間Ｔｓにおける書き込み禁止の変形例について説明する。
上記の例では、ＴＥ信号を用いて書き込みを禁止したが、ここでは、その変形例について説明する。
図１に示すホストプロセッサ２およびＬＣＤコントローラ３間の所定のシーケンス制御において、後述する要求情報に対する、許可情報の授受を、禁止期間Ｔｓが経過する迄遅延させることで、書き込みを禁止しても良い。
「所定のシーケンス制御」とは、ホストプロセッサ２およびＬＣＤコントローラ３間で、書き込み動作の開始を要求する要求情報に対する、書き込み動作の開始を許可する許可情報の授受が完了すると、ホストプロセッサ２からＬＣＤコントローラ３へ画像データの転送が開始される制御のことである。より具体的には、制御レジスタ３５のポーリング（polling；handshakeフラグ）によるシーケンス制御、ＭＩＰＩコマンドモードのBusturnaround機能（ＢＴＡ；バス占有権）によるシーケンス制御、ＲＥＱ（Request）信号／ＡＣＫ（acknowledge）信号によるシーケンス制御、禁止期間Ｔｓで変化（トグル）しないＨＶＢＬＫパルス信号によるシーケンス制御、禁止期間Ｔｓをレベルで知らせるＨＶＢＬＫレベル信号によるシーケンス制御、非同期バスの場合における非同期バスウェイト機能によるシーケンス制御を用いて、ホストプロセッサ２からＬＣＤコントローラ３への画像データの転送動作の開始を待たせる制御を挙示できる。
また、「ポーリング（polling）」とは、通信やソフトウェアにおいて、競合を回避したり、送受信の準備状況を判断（監視）したり、処理を同期したりするために、複数の機器やプログラムに対して順番に定期的に問い合わせを行い、一定の条件を満たした場合に送受信や処理を行う通信および処理方式のことである。
さらに「要求情報／許可情報」の例としては、上述したhandshakeフラグ、バス占有権（ＢＴＡ）、ＲＥＱ信号／ＡＣＫ信号、ＨＶＢＬＫパルス信号、ＨＶＢＬＫレベル信号などを例示することができる。以下、これらの「要求情報／許可情報」の例の詳細について説明する。
（handshakeフラグ）
ホストプロセッサ２は画像データを転送しようとする時、制御レジスタ３５のhandshakeフラグの値を「０」から「１」に変化させ、ＬＣＤコントローラ３へ要求情報を伝達する。一方、要求情報を受け取ったＬＣＤコントローラ３は、ホストプロセッサ２からのデータ転送の準備ができた時に、制御レジスタ３５のhandshakeフラグを「１」から「０」に戻し、ホストプロセッサ２へ許可情報を伝達する。ホストプロセッサ２は、要求情報を伝達してから制御レジスタ３５のhandshakeフラグをポーリングにより監視し、許可情報を受け取ったと認識したら、ホストプロセッサ２は、ＬＣＤコントローラ３への画像データの転送を開始する。通常、handshakeフラグの値が「１」になってから「０」に戻るまでの期間を調整することで、書き込み動作の開始の時点〔ＤＳＩ（Display Serial Interface）入力の開始の時点〕を遅延させることができる（書き込みを禁止することができる）。
ホストプロセッサ２は画像データを転送しようとする時、制御レジスタ３５のhandshakeフラグの値を「０」から「１」に変化させ、ＬＣＤコントローラ３へ要求情報を伝達する。一方、要求情報を受け取ったＬＣＤコントローラ３は、ホストプロセッサ２からのデータ転送の準備ができた時に、制御レジスタ３５のhandshakeフラグを「１」から「０」に戻し、ホストプロセッサ２へ許可情報を伝達する。ホストプロセッサ２は、要求情報を伝達してから制御レジスタ３５のhandshakeフラグをポーリングにより監視し、許可情報を受け取ったと認識したら、ホストプロセッサ２は、ＬＣＤコントローラ３への画像データの転送を開始する。通常、handshakeフラグの値が「１」になってから「０」に戻るまでの期間を調整することで、書き込み動作の開始の時点〔ＤＳＩ（Display Serial Interface）入力の開始の時点〕を遅延させることができる（書き込みを禁止することができる）。
図１２の（ａ）は、ホストプロセッサ２側のハンドシェーク制御の一例（制御レジスタ３５の場合）を示すフローチャートであり、図１２の（ｂ）は、ＬＣＤコントローラ３側のハンドシェーク制御の一例（制御レジスタ３５の場合）を示すフローチャートである。
図１２の（ａ）に示すように画像データの更新（描画更新）を行いたい場合Ｓ１１に進む。Ｓ１１では、ホストプロセッサ２は制御レジスタ３５のhandshakeフラグの値を「０」から「１」に変化させ、要求情報をＬＣＤコントローラ３へ伝えＳ１２に進む。
Ｓ１２では、ホストプロセッサ２がhandshakeフラグの値が「１」か否かを確認する。その結果、handshakeフラグの値が「１」である場合には、Ｓ１２に戻る。一方、handshakeフラグの値が「１」でない場合（「０」の場合）には、Ｓ１３に進み、ＬＣＤコントローラ３への画像データの転送を開始する。
次に、図１２の（ｂ）に示すようにＳ２１で画像データの書き込み要求情報（handshakeフラグ＝「１」）になるまで待機し、要求情報が来たらＳ２２へ進む。
Ｓ２２では、遅延制御部３２は、禁止期間Ｔｓが経過する前は、書き込みを禁止し、Ｓ２２に戻る（ＹＥＳ）。一方、遅延制御部３２は、禁止期間Ｔｓが経過した後は、書き込みを許可し、Ｓ２３に進む（ＮＯ）。
Ｓ２３では、制御レジスタ３５がhandshakeフラグの値を「０」にして、ホストプロセッサ２に転送を許可する。
（ＢＴＡ）
ホストプロセッサ２は、画像データを転送しようとする時、ＢＴＡ機能を使ってバス占有権をＬＣＤコントローラ３に渡し、要求情報をＬＣＤコントローラ３に伝達する。要求情報を受け取ったＬＣＤコントローラ３は、ホストプロセッサ２からのデータ転送の準備ができた時に、ＴＥ（Tearing Effect）イベントをホストプロセッサ２に送信し、バス占有権をホストプロセッサ２に返し、許可情報を伝達する。ホストプロセッサ２は、許可情報を受け取ったと認識したら、データ転送を開始する。
ホストプロセッサ２は、画像データを転送しようとする時、ＢＴＡ機能を使ってバス占有権をＬＣＤコントローラ３に渡し、要求情報をＬＣＤコントローラ３に伝達する。要求情報を受け取ったＬＣＤコントローラ３は、ホストプロセッサ２からのデータ転送の準備ができた時に、ＴＥ（Tearing Effect）イベントをホストプロセッサ２に送信し、バス占有権をホストプロセッサ２に返し、許可情報を伝達する。ホストプロセッサ２は、許可情報を受け取ったと認識したら、データ転送を開始する。
図１３の（ａ）は、ホストプロセッサ２側のハンドシェーク制御の一例（ＢＴＡの場合）を示すフローチャートであり、図１３の（ｂ）は、ＬＣＤコントローラ３側のハンドシェーク制御の一例（ＢＴＡの場合）を示すフローチャートである。
図１３の（ａ）に示すように画像データの更新（描画更新）を行いたい場合Ｓ３１に進む。Ｓ３１では、ホストプロセッサ２は、バス占有権をＬＣＤコントローラ３に受け渡し、Ｓ３２に進む。
Ｓ３２では、ホストプロセッサ２がＬＣＤコントローラ３からＴＥイベントを受信したか否かを確認する。その結果、ホストプロセッサ２がＬＣＤコントローラ３からＴＥイベントを受信した場合は、Ｓ３３に進む（ＹＥＳ）。一方、ホストプロセッサ２がＬＣＤコントローラ３からＴＥイベントを受信していない場合は、Ｓ３２に戻る。
Ｓ３３では、ホストプロセッサ２がＬＣＤコントローラ３への画像データの転送を開始する。
次に、図１３の（ｂ）に示すようにＳ４１では、ＬＣＤコントローラ３は、ホストプロセッサ２からバス占有権を受け取るまで待機して、Ｓ４２に進む。
Ｓ４２では、遅延制御部３２は、禁止期間Ｔｓが経過する前は、書き込みを禁止し、Ｓ４２に戻る（ＹＥＳ）。一方、遅延制御部３２は、禁止期間Ｔｓが経過した後は、書き込みを許可し、Ｓ４３に進む（ＮＯ）。
Ｓ４３では、ＬＣＤコントローラ３が、ホストプロセッサ２にＴＥイベントを送信し、バス占有権をホストプロセッサ２に戻す。
（ＲＥＱ信号／ＡＣＫ信号）
次に、図１４に基づき、ＲＥＱ信号／ＡＣＫ信号を用いたハンドシェーク制御のフローについて説明する。
次に、図１４に基づき、ＲＥＱ信号／ＡＣＫ信号を用いたハンドシェーク制御のフローについて説明する。
図１４の（ａ）は、ホストプロセッサ２側のハンドシェーク制御の一例（ＲＥＱ信号／ＡＣＫ信号の場合）を示すフローチャートであり、図１４の（ｂ）は、ＬＣＤコントローラ３側のハンドシェーク制御の一例（ＲＥＱ信号／ＡＣＫ信号の場合）を示すフローチャートである。
図１４（ａ）に示すように画像データの更新（描画更新）を行いたい場合Ｓ５１に進む。Ｓ５１では、ホストプロセッサ２は、ＲＥＱ信号をＨｉｇｈ（ＲＥＱ＝Ｈｉｇｈ）レベルにしてＬＣＤコントローラ３に送信してＳ５２に進む。
Ｓ５２では、ホストプロセッサ２がＬＣＤコントローラ３からＡＣＫ信号がＬｏｗレベル（ＡＣＫ＝Ｌｏｗ）か否かを確認する。その結果、ＡＣＫ＝ＬｏｗならＳ５２に戻る（ＹＥＳ）。一方、ＡＣＫ≠Ｌｏｗ（すなわち、ＡＣＫ＝Ｈｉｇｈ）ならＳ５３に進む（ＮＯ）。
Ｓ５３では、ホストプロセッサ２がＲＥＱ＝Ｌｏｗに戻してＳ５４に進む。
Ｓ５４では、ホストプロセッサ２がＬＣＤコントローラ３への画像の転送を開始する。
次に、図１４の（ｂ）に示すようにＳ６１では、ＬＣＤコントローラ３は、ホストプロセッサ２からＲＥＱ＝Ｈｉｇｈを受け取るまで待機して、Ｓ６２に進む。
Ｓ６２で、ホストプロセッサ２からＲＥＱ＝Ｈｉｇｈを受け取ると、遅延制御部３２は、禁止期間Ｔｓが経過する前は、書き込みを禁止し、Ｓ６２に戻る（ＹＥＳ）。一方、遅延制御部３２は、禁止期間Ｔｓが経過した後は、書き込みを許可し、Ｓ６３に進む（ＮＯ）。
Ｓ６３では、ＬＣＤコントローラ３が、ＡＣＫ信号をＨｉｇｈ（ＡＣＫ＝Ｈｉｇｈ）レベルにしてホストプロセッサ２に送信してＳ６４に進む。
Ｓ６４では、ＬＣＤコントローラ３は、ホストプロセッサ２からのＶＳＳパケットの送信を待ち、Ｓ６５に進む。
Ｓ６５では、ＬＣＤコントローラ３が、ＡＣＫ信号をＬｏｗ（ＡＣＫ＝Ｌｏｗ）レベルに戻す。
（ＨＶＢＬＫパルス信号）
ＬＣＤコントローラ３は、Ｈｉｇｈの立ち上がりからＬｏｗに戻るまでの期間が極めて短時間の単発のＨＶＢＬＫパルス信号を予め定められた周期で出力し、禁止期間Ｔｓが経過する前はＨＶＢＬＫパルス信号＝Ｈｉｇｈを維持し、禁止期間Ｔｓ経過後は、ＨＶＢＬＫパルス信号＝Ｌｏｗに戻す。ホストプロセッサ２は、ＨＶＢＬＫパルス信号のエッジ（立下り）をまちレベルを確認してエッジ（Ｌｏｗレベル）が確認できたら画像データの転送を開始する。
ＬＣＤコントローラ３は、Ｈｉｇｈの立ち上がりからＬｏｗに戻るまでの期間が極めて短時間の単発のＨＶＢＬＫパルス信号を予め定められた周期で出力し、禁止期間Ｔｓが経過する前はＨＶＢＬＫパルス信号＝Ｈｉｇｈを維持し、禁止期間Ｔｓ経過後は、ＨＶＢＬＫパルス信号＝Ｌｏｗに戻す。ホストプロセッサ２は、ＨＶＢＬＫパルス信号のエッジ（立下り）をまちレベルを確認してエッジ（Ｌｏｗレベル）が確認できたら画像データの転送を開始する。
（ＨＶＢＬＫレベル信号）
ＬＣＤコントローラ３は、禁止期間Ｔｓが経過する前はＨＶＢＬＫレベル＝Ｈｉｇｈを維持し、禁止期間Ｔｓ経過後は、ＨＶＢＬＫレベル＝Ｌｏｗでレベル出力する。ホストプロセッサ２は、ＨＶＢＬＫレベルをポーリング（監視）し、ＨＶＢＬＫレベル＝Ｌｏｗであれば、画像データの転送を開始する。
ＬＣＤコントローラ３は、禁止期間Ｔｓが経過する前はＨＶＢＬＫレベル＝Ｈｉｇｈを維持し、禁止期間Ｔｓ経過後は、ＨＶＢＬＫレベル＝Ｌｏｗでレベル出力する。ホストプロセッサ２は、ＨＶＢＬＫレベルをポーリング（監視）し、ＨＶＢＬＫレベル＝Ｌｏｗであれば、画像データの転送を開始する。
〔まとめ〕
本発明の態様１に係るメモリ制御装置（ＬＣＤコントローラ３）は、所定の記録容量のフレームメモリ（３１）と、ホスト（ホストプロセッサ２）から転送される１フレーム分の画像データを上記記録容量以下に圧縮し、圧縮された画像データを上記フレームメモリに書き込む圧縮部（３３）と、上記フレームメモリから上記圧縮された画像データを読み出し、上記圧縮された画像データを伸張して表示制御部（ＬＣＤ４）に転送する伸張部（３４）と、第１フレームの圧縮された画像データの読み出し開始から、上記フレームメモリにおける読み出し位置の推移し得る範囲と書き込み位置の推移し得る範囲とが互いに重ならないように予め定められた禁止期間Ｔｓが経過する迄、上記第１フレームの次の第２フレームの圧縮された画像データの書き込み開始を禁止するタイミング制御部（遅延制御部３２）と、を備えている。
本発明の態様１に係るメモリ制御装置（ＬＣＤコントローラ３）は、所定の記録容量のフレームメモリ（３１）と、ホスト（ホストプロセッサ２）から転送される１フレーム分の画像データを上記記録容量以下に圧縮し、圧縮された画像データを上記フレームメモリに書き込む圧縮部（３３）と、上記フレームメモリから上記圧縮された画像データを読み出し、上記圧縮された画像データを伸張して表示制御部（ＬＣＤ４）に転送する伸張部（３４）と、第１フレームの圧縮された画像データの読み出し開始から、上記フレームメモリにおける読み出し位置の推移し得る範囲と書き込み位置の推移し得る範囲とが互いに重ならないように予め定められた禁止期間Ｔｓが経過する迄、上記第１フレームの次の第２フレームの圧縮された画像データの書き込み開始を禁止するタイミング制御部（遅延制御部３２）と、を備えている。
上記の構成によれば、画像データを圧縮してフレームメモリに記録するような場合でも、ティアリングを起こさないようにすることができる。
本発明の態様２に係るメモリ制御装置では、上記態様１において、上記第１フレームの圧縮された画像データの読み出し位置の上記フレームメモリ上の推移が最も遅れる場合における上記読み出し位置に、上記第２フレームの圧縮された画像データの書き込み位置の上記フレームメモリ上の推移が最も早まる場合における上記書き込み位置が追いつかないような上記禁止期間Ｔｓが、上記タイミング制御部に対して予め設定されていてもよい。
本発明の態様３に係るメモリ制御装置では、上記態様１または２において、上記圧縮部による最大書き込み速度が平均書き込み速度のα倍であり、上記圧縮部による最小書き込み速度が上記平均書き込み速度のβ倍であり、上記伸張部による最大読み出し速度が平均読み出し速度の上記α倍であり、上記伸張部による最小読み出し速度が上記平均読み出し速度の上記β倍であるとし、上記圧縮部による１フレーム分の上記圧縮された画像データを書き込む一定の期間を書き込み期間Ｔｉｎ、上記伸張部による１フレーム分の上記圧縮された画像データを読み出す一定の期間を読み出し期間Ｔｏｕｔとし、さらに、Ｔｉｎ＞Ｔｏｕｔの場合、上記式１で表され、Ｔｉｎ＜Ｔｏｕｔの場合、上記式２で表される期間を危険期間Ｔｄとするとき、上記禁止期間Ｔｓは、上記危険期間Ｔｄ以上、かつ、上記読み出し期間Ｔｏｕｔ未満である構成であってもよい。
上記の構成によれば、禁止期間Ｔｓを読み出し期間Ｔｏｕｔより短い期間としつつ、画像データを圧縮してフレームメモリに記録するような場合でも、ティアリングを起こさないようにすることができる。
本発明の態様４に係るメモリ制御装置では、上記態様１から３において、上記圧縮部は、上記１フレーム分の画像データをＶｓｉｚｅを上限値として圧縮し、上記所定の記録容量は、上記Ｖｓｉｚｅ以上、上記Ｖｓｉｚｅ×１１／１０以下である構成であってもよい。
上記の構成によれば、フレームメモリの記録容量を必要最低限にすることができる。
本発明の態様５に係るメモリ制御装置では、所定の記録容量のフレームメモリと、ホストから転送される１フレーム分の画像データをＶｓｉｚｅを上限値として圧縮し、圧縮された画像データを上記フレームメモリに書き込む圧縮部と、上記フレームメモリから上記圧縮された画像データを読み出し、上記圧縮された画像データを伸張して、表示制御部に転送する伸張部と、を備え、上記フレームメモリの記録容量は、上記フレームメモリにおける読み出し位置の推移し得る範囲と書き込み位置の推移し得る範囲とが互いに重ならないように定められている。
上記の構成によれば、画像データを圧縮してフレームメモリに記録するような場合でも、ティアリングを起こさないようにすることができる。
本発明の態様６に係るメモリ制御装置では、上記態様５において、上記圧縮部は、第２フレームの圧縮された画像データの書き込み開始位置を、上記第２フレームの直前の第１フレームの圧縮された画像データの書き込み終了位置の続きとし、上記第１フレームの圧縮された画像データの読み出し位置の上記フレームメモリ上の推移が最も遅れる場合における上記読み出し位置に、上記第２フレームの圧縮された画像データの書き込み位置の上記フレームメモリ上の推移が最も早まる場合における上記書き込み位置が追いつかないように上記フレームメモリの上記所定の記録容量が設定されている構成であってもよい。
本発明の態様７に係るメモリ制御装置では、上記態様５または６において、上記圧縮部による最大書き込み速度が平均書き込み速度のα倍であり、上記圧縮部による最小書き込み速度が上記平均書き込み速度のβ倍であり、上記伸張部による最大読み出し速度が平均読み出し速度の上記α倍であり、上記伸張部による最小読み出し速度が上記平均読み出し速度の上記β倍であるとし、上記圧縮部による１フレーム分の上記圧縮された画像データを書き込む一定の期間を書き込み期間Ｔｉｎ、上記伸張部による１フレーム分の上記圧縮された画像データを読み出す一定の期間を読み出し期間Ｔｏｕｔとし、さらに、Ｔｉｎ＞Ｔｏｕｔの場合、上記式３で表され、Ｔｉｎ＜Ｔｏｕｔの場合、上記式４で表される記録容量を追加容量Ｖａとするとき、上記フレームメモリの上記所定の記録容量は、上記Ｖｓｉｚｅ＋上記追加容量Ｖａより大きく、かつ、上記Ｖｓｉｚｅの２倍未満である構成であってもよい。
上記の構成によれば、フレームメモリの上記所定の記録容量をＶｓｉｚｅの２倍未満の記録容量としつつ、画像データを圧縮してフレームメモリに記録するような場合でも、ティアリングを起こさないようにすることができる。
本発明の態様８に係るメモリ制御装置では、上記態様７において、上記フレームメモリの所定の記録容量は、上記Ｖｓｉｚｅ＋上記追加容量Ｖａよりも大きく、（上記Ｖｓｉｚｅ＋上記追加容量Ｖａ）×１１／１０以下である構成であってもよい。
上記構成によれば、フレームメモリの記録容量を必要最低限にすることができる。
本発明の態様９に係るメモリ制御装置では、上記態様１または６において、上記フレームメモリ上における上記第２フレームの書き込み開始位置は、上記第１フレームの書き込み終了位置の近傍である構成であってもよい。
上記の構成によれば、フレームメモリを効率よく利用し、フレームメモリのサイズを小さくすることができる。
本発明の態様１０に係る携帯端末は、上記態様１から９のいずれかのメモリ制御装置を備えている。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
本発明は、メモリ制御装置、および携帯端末に利用することができる。
１ 画像転送システム
２ ホストプロセッサ（ホスト）
３ ＬＣＤコントローラ（メモリ制御装置）
４ ＬＣＤ（表示制御部）
１０ 携帯端末
３１ フレームメモリ
３２ 遅延制御部（タイミング制御部）
３３ 圧縮部
３４ 伸張部
３５ 制御レジスタ
２ ホストプロセッサ（ホスト）
３ ＬＣＤコントローラ（メモリ制御装置）
４ ＬＣＤ（表示制御部）
１０ 携帯端末
３１ フレームメモリ
３２ 遅延制御部（タイミング制御部）
３３ 圧縮部
３４ 伸張部
３５ 制御レジスタ
Claims (3)
- 所定の記録容量のフレームメモリと、
ホストから転送される１フレーム分の画像データを上記記録容量以下に圧縮し、圧縮された画像データを上記フレームメモリに書き込む圧縮部と、
上記フレームメモリから上記圧縮された画像データを読み出し、上記圧縮された画像データを伸張して表示制御部に転送する伸張部と、
第１フレームの圧縮された画像データの読み出し開始から、上記フレームメモリにおける読み出し位置の推移し得る範囲と書き込み位置の推移し得る範囲とが互いに重ならないように予め定められた禁止期間が経過する迄、上記第１フレームの次の第２フレームの圧縮された画像データの書き込み開始を禁止するタイミング制御部と、を備え、
上記圧縮部の圧縮方式は、圧縮された画像データのサイズを圧縮前の画像データのサイズで割った値を圧縮率とすると、１フレーム内で上記圧縮率が変化する方式であり、
上記圧縮部が画像データを上記フレームメモリに書き込む際の単位時間のアドレス変位量を書き込み速度と称し、上記伸張部がフレームメモリから画像データを読み出す際の単位時間のアドレス変位量を読み出し速度と称すると、
上記圧縮率の変化に伴って上記圧縮された画像データを上記フレームメモリへ書き込む際の上記書込み速度が、上記圧縮率が高いほど速くなるように最小書き込み速度と最大書き込み速度との間を変動し、
上記伸張部による上記読み出し速度が、上記圧縮率が高いほど速くなるように最小読み出し速度と最大読み出し速度との間を変動する場合、
上記第１フレームの圧縮された画像データの読み出し位置の上記フレームメモリ上の推移が最も遅れる場合における上記読み出し位置に、上記第２フレームの圧縮された画像データの書き込み位置の上記フレームメモリ上の推移が最も早まる場合における上記書き込み位置が追いつかないように、上記タイミング制御部が上記第２フレームの圧縮された画像データの書き込み開始のタイミングを制御することを特徴とするメモリ制御装置。 - 上記圧縮部は、上記１フレーム分の画像データをＶｓｉｚｅを上限値として圧縮し、
上記所定の記録容量は、上記Ｖｓｉｚｅ以上、上記Ｖｓｉｚｅ×１１／１０以下であることを特徴とする請求項１に記載のメモリ制御装置。 - 請求項１または２に記載のメモリ制御装置を備えていることを特徴とする携帯端末。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017126672A JP6266830B2 (ja) | 2017-06-28 | 2017-06-28 | メモリ制御装置、および携帯端末 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017126672A JP6266830B2 (ja) | 2017-06-28 | 2017-06-28 | メモリ制御装置、および携帯端末 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013094719A Division JP6199070B2 (ja) | 2013-04-26 | 2013-04-26 | メモリ制御装置、および携帯端末 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017201414A JP2017201414A (ja) | 2017-11-09 |
| JP6266830B2 true JP6266830B2 (ja) | 2018-01-24 |
Family
ID=60265085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017126672A Expired - Fee Related JP6266830B2 (ja) | 2017-06-28 | 2017-06-28 | メモリ制御装置、および携帯端末 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6266830B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4047316B2 (ja) * | 2003-09-25 | 2008-02-13 | キヤノン株式会社 | フレームレート変換装置、それに用いられる追い越し予測方法、表示制御装置及び映像受信表示装置 |
| JP5082240B2 (ja) * | 2005-12-28 | 2012-11-28 | セイコーエプソン株式会社 | 画像コントロールｉｃ |
| JP2010026394A (ja) * | 2008-07-23 | 2010-02-04 | Toshiba Microelectronics Corp | 表示制御装置 |
| JP2011158532A (ja) * | 2010-01-29 | 2011-08-18 | Seiko Epson Corp | 画像表示装置およびプログラム並びに画像表示制御方法 |
| US8355587B2 (en) * | 2010-04-11 | 2013-01-15 | Mediatek Inc. | Image processing apparatus capable of writing compressed data into frame buffer and reading buffered data from frame buffer alternately and related image processing method thereof |
-
2017
- 2017-06-28 JP JP2017126672A patent/JP6266830B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017201414A (ja) | 2017-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6199070B2 (ja) | メモリ制御装置、および携帯端末 | |
| US9799090B2 (en) | Memory control device, mobile terminal, and computer-readable recording medium | |
| US9691335B2 (en) | Memory control device, mobile terminal, and computer-readable recording medium | |
| EP2857930B1 (en) | Techniques to transmit commands to a target device | |
| JP6321213B2 (ja) | 表示制御装置、表示装置、および表示制御方法 | |
| JP6038475B2 (ja) | 表示装置、情報処理装置、表示駆動方法、表示駆動プログラムおよびコンピュータ読取可能な記録媒体 | |
| KR102516484B1 (ko) | 데이터 전송 장치 및 데이터 전송 방법 | |
| WO2023040593A1 (zh) | 图像数据传输方法、装置、终端及介质 | |
| KR102430738B1 (ko) | 싱크 요청을 사용한 리프레시 레이트 제어 기법 | |
| KR20070099486A (ko) | 이미지 데이터 디스플레이 제어 장치 및 방법 | |
| WO2014038449A1 (ja) | メモリ制御装置、携帯端末、メモリ制御プログラムおよびコンピュータ読み取り可能な記録媒体 | |
| JP6266830B2 (ja) | メモリ制御装置、および携帯端末 | |
| US9836811B2 (en) | Memory control device, mobile terminal, and computer-readable recording medium for controlling writing and reading of data to frame memory | |
| JP6554998B2 (ja) | 情報処理装置、電力制御方法、プログラムおよび情報処理システム | |
| JP4862395B2 (ja) | 情報処理装置及び情報処理装置の制御方法 | |
| JP2017067960A (ja) | 表示制御装置、表示制御装置の制御方法、及び表示制御プログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20170831 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170905 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171030 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171121 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6266830 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |