KR102516484B1 - 데이터 전송 장치 및 데이터 전송 방법 - Google Patents

데이터 전송 장치 및 데이터 전송 방법 Download PDF

Info

Publication number
KR102516484B1
KR102516484B1 KR1020170175920A KR20170175920A KR102516484B1 KR 102516484 B1 KR102516484 B1 KR 102516484B1 KR 1020170175920 A KR1020170175920 A KR 1020170175920A KR 20170175920 A KR20170175920 A KR 20170175920A KR 102516484 B1 KR102516484 B1 KR 102516484B1
Authority
KR
South Korea
Prior art keywords
data
image
buffer memory
ratio
valid
Prior art date
Application number
KR1020170175920A
Other languages
English (en)
Other versions
KR20180075403A (ko
Inventor
야유미 우에하라
Original Assignee
르네사스 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 르네사스 일렉트로닉스 가부시키가이샤 filed Critical 르네사스 일렉트로닉스 가부시키가이샤
Publication of KR20180075403A publication Critical patent/KR20180075403A/ko
Application granted granted Critical
Publication of KR102516484B1 publication Critical patent/KR102516484B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/236—Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
    • H04N21/23611—Insertion of stuffing data into a multiplex stream, e.g. to obtain a constant bitrate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/234—Processing of video elementary streams, e.g. splicing of video streams or manipulating encoded video stream scene graphs
    • H04N21/23406—Processing of video elementary streams, e.g. splicing of video streams or manipulating encoded video stream scene graphs involving management of server-side video buffer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1415—Digital output to display device ; Cooperation and interconnection of the display device with other functional units with means for detecting differences between the image stored in the host and the images displayed on the displays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1407—General aspects irrespective of display type, e.g. determination of decimal point position, display with fixed or driving decimal point, suppression of non-significant zeros
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/236—Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
    • H04N21/23605—Creation or processing of packetized elementary streams [PES]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/238—Interfacing the downstream path of the transmission network, e.g. adapting the transmission rate of a video stream to network bandwidth; Processing of multiplex streams
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2200/00—Indexing scheme for image data processing or generation, in general
    • G06T2200/28—Indexing scheme for image data processing or generation, in general involving image processing hardware
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
    • H04N2201/0077—Types of the still picture apparatus
    • H04N2201/0089—Image display device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Communication Control (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Bus Control (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Image Input (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

간이한 방식으로 효율적으로 화상 전송을 실행하는 것이 가능한 데이터 전송 장치를 제공한다. 화상 버퍼 메모리의 화상 데이터에 대하여 디스플레이에 전송하는 데이터 전송 장치로서, 화상 데이터를 유효 데이터로 하고, 유효 데이터와 더미 데이터를 포함하는 전송 패킷을 생성하고, 전송 패킷을 디스플레이에 전송하는 패킷 생성부와, 화상 버퍼 메모리의 데이터 축적량에 기초하여 전송 패킷의 유효 데이터와 더미 데이터의 비율을 조정하는 데이터 조정부를 구비한다.

Description

데이터 전송 장치 및 데이터 전송 방법{DATA TRANSFER APPARATUS AND DATA TRANSFER METHOD}
본 개시는, 데이터 전송 장치 및 데이터 전송 방법에 관한 것이며, 화상 데이터를 전송하는 방식에 관한 것이다.
일반적으로, 화상 데이터의 데이터양은 대용량이기 때문에, 시스템에 탑재된 내부 메모리 등에서는 용량이 부족하다. 따라서, 보존 장소로서 대용량의 외부 메모리가 공통 메모리로서 이용되는 경우가 많다.
그리고, 당해 공통 메모리에 대하여, 화상 데이터의 갱신이나, 다른 애플리케이션 처리가 실행된다. 또한, 공통 메모리에는 프로세서나 카메라 등의 다른 주변 모듈로부터도 액세스된다.
또한, 디스플레이 등에 화상 데이터를 전송하는 경우에는, 일반적으로 외부 메모리에서는, 리드 요구부터 리드 데이터 출력까지의 리스펀스가 느리기 때문에, 화상 데이터의 일부를 화상 버퍼 메모리에 버퍼링하는 것이 행해지고 있다.
그리고, 디스플레이 송신기는, 화상 버퍼 메모리에 버퍼링된 화상 데이터를 읽어들여, 디스플레이에 출력한다.
한편, 화상 버퍼 메모리가, 공통 메모리에 액세스를 행할 때, 다른 모듈과 액세스가 경합한 경우에는, 화상 버퍼 메모리의 데이터 액세스가 지연되어, 화상 버퍼 메모리의 버퍼링이 제시간에 되지 않아, 화상 버퍼 메모리의 언더플로우가 발생할 가능성이 있다. 이 화상 버퍼 메모리의 버퍼링의 지연에 의해 디스플레이의 화상 표시가 흐트러질 가능성이 있다.
일본 특허 공개 평6-175646호 공보에 있어서는, 버퍼링 방법을 고안하는 방식을 제안하고 있다.
일본 특허 공개 평6-175646호 공보
그러나, 상기 공보에 따르는 방식에서는, 디스플레이에의 화상 데이터의 전송 레이트는 고정되어 있어, 디스플레이의 표시가 흐트러지지 않도록 프레임 레이트를 유지하기 위해 디스플레이에의 화상 전송이 제시간에 되도록 시스템을 구축할 필요가 있었다.
본 개시는, 상기의 과제를 해결하기 위한 것으로서, 간이한 방식으로 효율적으로 화상 전송을 실행하는 것이 가능한 데이터 전송 장치 및 데이터 전송 방법을 실현하는 것을 목적으로 한다.
그 밖의 과제와 신규 특징은, 본 명세서의 기술 및 첨부 도면으로부터 명백하게 될 것이다.
일 실시예에 따르면, 화상 버퍼 메모리의 화상 데이터에 대하여 디스플레이에 전송하는 데이터 전송 장치로서, 화상 데이터를 유효 데이터로 하고, 유효 데이터와 더미 데이터를 포함하는 전송 패킷을 생성하고, 전송 패킷을 디스플레이에 전송하는 패킷 생성부와, 화상 버퍼 메모리의 데이터 축적량에 기초하여 전송 패킷의 유효 데이터와 더미 데이터의 비율을 조정하는 데이터 조정부를 구비한다.
일 실시예에 따르면, 간이한 방식으로 효율적으로 화상 전송을 실행하는 것이 가능하다.
도 1은 실시 형태 1에 기초하는 화상 시스템(1)을 설명하는 도면.
도 2는 실시 형태 1에 기초하는 디스플레이 포트 송신기(100)의 기능 블록도.
도 3은 실시 형태 1에 기초하는 화상 데이터의 구성을 설명하는 도면.
도 4는 1수평 라인 총 유효 데이터에 대하여 패킷 데이터 TU로 송신하는 경우의 처리의 흐름에 대하여 설명하는 도면.
도 5는 패킷 데이터의 유효 데이터의 비율의 조정에 대하여 설명하는 도면.
도 6은 실시 형태에 기초하는 패킷 생성부(108)에서 생성하는 패킷 데이터에 대하여 설명하는 도면.
도 7은 실시 형태 1에 기초하는 화상 버퍼 메모리(20)의 갱신 데이터의 축적량을 검출하는 방식에 대하여 설명하는 도면.
도 8은 실시 형태 1에 기초하는 화상 버퍼 메모리(20)의 갱신 데이터의 축적량을 검출하는 다른 방식에 대하여 설명하는 도면.
도 9는 실시 형태 2에 기초하는 패킷 데이터의 송신 방식에 대하여 설명하는 도면.
도 10은 실시 형태 3에 기초하는 화상 시스템(1A)을 설명하는 도면.
도 11은 실시 형태 3에 기초하는 디스플레이 포트 송신기(100A)의 기능 블록도.
도 12는 실시 형태 3에 기초하는 화상 시스템(1A)의 시퀀스를 설명하는 도면.
도 13은 실시 형태 3에 기초하는 유효 데이터수 설정 테이블에 대하여 설명하는 도면.
도 14는 실시 형태 4에 기초하는 화상 시스템(1B)을 설명하는 도면.
도 15는 실시 형태 5에 기초하는 화상 시스템(1B)의 시퀀스를 설명하는 도면.
실시 형태에 대하여 도면을 참조하면서 상세하게 설명한다. 또한, 도면 중 동일 또는 상당 부분에는 동일 부호를 붙이고, 그 설명은 반복하지 않는다.
(실시 형태 1)
도 1은 실시 형태 1에 기초하는 화상 시스템(1)을 설명하는 도면이다.
도 1에 도시된 바와 같이, 화상 시스템(1)은 화상 데이터 장치(10)와, 디스플레이(40)를 포함한다.
화상 데이터 장치(10)는 화상 데이터를 처리하는 장치이며, 정보 처리 장치의 1종이다.
화상 데이터 장치(10)는 공통 메모리(외부 메모리)(12)와, 공통 버스(14)와, 프로세서(16)와, 주변 모듈(18)과, 화상 버퍼 메모리(20)와, 디스플레이 포트 송신기(100)를 포함한다.
공통 메모리(외부 메모리)(12)는, 대용량의 메모리이며, 일례로서 RAM(Random Access Memory)을 사용하는 것이 가능하다.
공통 버스(14)는 각 부와 접속되어 있고, 서로 데이터의 수수가 가능하게 설치되어 있다.
프로세서(16)는 화상 데이터 장치(10) 전체를 제어한다.
주변 모듈(18)은 일례로서 카메라 모듈을 설치하는 경우에 대하여 설명한다. 당해 카메라 모듈에 의해 촬상된 촬상 데이터가 공통 메모리(12)에 저장된다.
화상 버퍼 메모리(20)는 공통 메모리(12)에 저장되어 있는 화상 데이터에 대하여 버퍼링 처리한 데이터를 저장하는 메모리이다.
디스플레이 포트 송신기(100)는 화상 버퍼 메모리(20)에 저장된 화상 데이터를 디스플레이(40)에 전송한다. 일례로서, 디스플레이 포트 송신기(100)는 디스플레이 포트 인터페이스를 통해 화상 데이터를 디스플레이(40)에 전송한다. 보다 구체적으로는, 디스플레이 포트 송신기(100)는 화상 버퍼 메모리(20)에 저장된 화상 데이터를 포함하는 전송 패킷을 생성하고, 디스플레이 포트 인터페이스를 통해 디스플레이(40)에 전송한다.
또한, 실시 형태 1의 디스플레이 포트 송신기(100)는 화상 버퍼 메모리(20)의 데이터 축적량 정보에 기초하여 전송 패킷(이하, 간단히 패킷이라고도 칭함)의 내용을 조정한다.
본 예에 있어서는, 전송 패킷은 유효 데이터와, 더미 데이터를 포함한다. 디스플레이 포트 송신기(100)는 화상 버퍼 메모리(20)의 데이터 축적량 정보에 기초하여 유효 데이터와 더미 데이터의 비율을 조정한다.
본 예에 있어서는, 데이터 축적량 정보는 데이터 축적량에 관한 정보이며, 데이터 축적의 많고 적음에 관한 정보이다. 또한, 당해 정보에 한정되지 않고, 연산에 의해 데이터 축적량을 파악하는 것이 가능한 정보여도 된다.
도 2는 실시 형태 1에 기초하는 디스플레이 포트 송신기(100)의 기능 블록도이다.
도 2를 참조하여, 디스플레이 포트 송신기(100)는 데이터 리드 제어부(102)와, 리드 데이터수 연산부(104)와, 데이터양 가감산부(106)와, 패킷 생성부(108)를 포함한다. 디스플레이 포트 송신기(100)는, 또한, 송신 데이터수 카운터(110)와, 1수평 라인 총 유효 데이터수 레지스터(112)와, 송신 패킷수 카운터(114)와, 1수평 라인 총 패킷수 레지스터(116)와, 1수평 라인 나머지 총 유효 데이터수 연산부(118)와, 1수평 라인 나머지 총 패킷수 연산부(120)와, 평균 데이터수 연산부(122)를 포함한다.
데이터 리드 제어부(102)는 화상 버퍼 메모리(20)에 대하여 데이터 판독(데이터 리드)을 지시하고(데이터 리드 액세스), 화상 버퍼 메모리(20)로부터 화상 데이터를 취득한다.
리드 데이터수 연산부(104)는 평균 유효 데이터수를 기준으로 하여 데이터양 가감산부(106)로부터의 지시에 따라서 증감한 것을 리드 데이터수로서 출력한다.
데이터양 가감산부(106)는 갱신 데이터 축적량에 따라서 리드 데이터수 연산부(104)에 대하여 전송 패킷에 포함시키는 유효 데이터의 데이터양의 가감산을 지시한다. 일례로서, 화상 버퍼 메모리(20)의 갱신 데이터 축적량이 많은 경우에는, 전송 패킷에 포함시키는 유효 데이터의 데이터양을 증가시키도록 지시하고, 갱신 데이터 축적량이 낮은 경우에는, 전송 패킷에 포함하는 유효 데이터의 데이터양을 감소시키도록 지시한다.
패킷 생성부(108)는 데이터 리드 제어부(102)로부터 출력된 리드 데이터를 포함하는 패킷 데이터 TU를 생성하여 출력한다.
패킷 데이터 TU의 구성에 대해서는 후술하지만, 패킷 생성부(108)는 패킷 데이터 TU의 구성으로서, 리드 데이터를 유효 데이터로 하고, 나머지를 더미 데이터로 하여 구성한다.
송신 데이터수 카운터(110)는 패킷 데이터 TU로서 송신한 유효 데이터수를 카운트한다.
1수평 라인 총 유효 데이터수 레지스터(112)에는, 미리 규정된 1수평 라인의 총 유효 데이터수가 설정된다.
1수평 라인 나머지 총 유효 데이터수 연산부(118)는 1수평 라인의 총 유효 데이터수로부터 송신한 유효 데이터수를 감산하여 나머지 유효 데이터수를 연산한다.
송신 패킷수 카운터(114)는 패킷 데이터 TU로서 송신한 패킷수를 카운트한다.
1수평 라인 총 패킷수 레지스터(116)에는, 미리 규정된 1수평 라인에서 유효 데이터를 송신하는 총 패킷수가 설정된다.
1수평 라인 나머지 총 패킷수 연산부(120)는 1수평 라인의 총 패킷수로부터 송신한 패킷수를 감산하여 나머지 패킷수를 연산한다.
평균 데이터수 연산부(122)는 나머지 유효 데이터수에 대하여 나머지 패킷수를 제산한다. 이에 의해, 앞으로 전송해야 할 1패킷 데이터 TU당의 평균 유효 데이터수를 산출한다. 즉, 평균 유효 데이터수는 패킷 데이터를 생성할 때마다 갱신되는 것이다.
평균 데이터수 연산부(122)는 당해 산출한 평균 유효 데이터수를 리드 데이터수 연산부(104)에 출력한다. 또한, 초기값은 미리 설정해 두는 것이 가능하고, 당해 초기값에 따라서 리드 데이터수 연산부(104)는 리드 데이터수를 데이터 리드 제어부(102)에 출력한다.
본 예에 있어서는, 데이터양 가감산부(106)는 갱신 데이터 축적량 정보에 따라서 리드 데이터수 연산부(104)에 대하여 리드 데이터수의 증감을 지시한다. 리드 데이터수 연산부(104)는 데이터양 가감산부(106)로부터의 지시에 따라, 평균 데이터수 연산부(122)로부터 출력된 평균 유효 데이터수로부터 증감시킨 것을 리드 데이터수로서 출력한다. 이와 같이 함으로써, 리드 데이터수 연산부(104)로부터 출력되는 리드 데이터수가 조정된다. 그리고, 데이터 리드 제어부(102)는 리드 데이터수 연산부(104)에서 연산된 리드 데이터수에 따라서, 화상 버퍼 메모리(20)로부터 화상 데이터를 취득한다.
데이터 리드 제어부(102)는 취득한 화상 데이터를 리드 데이터로서 패킷 생성부(108)에 출력한다. 패킷 생성부(108)는 취득한 리드 데이터를 유효 데이터로 하여 패킷 데이터 TU를 생성하여 출력한다.
따라서, 화상 버퍼 메모리(20)의 갱신 데이터 축적량이 감소된 경우에는, 취득되는 리드 데이터수가 조정되어, 1패킷 데이터 TU당의 유효 데이터가 적어진다.
한편, 화상 버퍼 메모리(20)의 갱신 데이터 축적량이 증가된 경우에는, 취득되는 리드 데이터수가 조정되어, 1패킷 데이터 TU당의 유효 데이터가 많아진다.
당해 방식에 의해, 화상 버퍼 메모리(20)의 갱신 데이터양 정보에 기초하여 1패킷 데이터 TU에 있어서의 유효 데이터와 더미 데이터의 비율이 조정된다.
따라서, 화상 버퍼 메모리(20)의 버퍼링의 지연이 발생하는 경우에는, 패킷 데이터 TU에 있어서의 유효 데이터의 비율을 조정하여, 유효 데이터의 비율을 내린다.
한편, 화상 버퍼 메모리(20)의 버퍼링의 지연이 해소된 경우에는, 패킷 데이터 TU에 있어서의 유효 데이터의 비율을 조정하여, 유효 데이터의 비율을 올린다.
이에 의해, 화상 버퍼 메모리(20)의 언더플로우가 발생하는 것을 억제하여, 디스플레이(40)의 화상 표시의 흐트러짐을 억제하는 것이 가능하다.
도 3은 실시 형태 1에 기초하는 화상 데이터의 구성을 설명하는 도면이다.
도 3에는 디스플레이 포트 송신기(100)로부터 디스플레이(40)에 송신되는 화상 데이터의 구성이 도시되어 있다.
도 3에 도시된 바와 같이, 디스플레이 포트 송신기(100)를 통해 디스플레이(40)에 보내지는 화상 데이터는, 블랭킹 데이터와 유효 화상 데이터를 포함한다. 유효 화상 데이터는, 화상 버퍼 메모리(20)에 저장되어 있고, 도 2에 도시된 디스플레이 포트 송신기(100)를 통해 디스플레이(40)에 전송된다. 블랭킹 데이터는, 도 2에는 도시하지 않지만, 디스플레이 포트 송신기(100)에 포함되는 블랭킹 데이터 생성 회로에 의해 수직 블랭킹 기간, 수평 블랭킹 기간에 생성되는 것이다.
구체적으로는, 제1 단계로서 수직 블랭킹 기간이 설정된다. 수직 블랭킹 기간은, 1수평 라인의 데이터가 모두 블랭킹 데이터이며, 당해 블랭킹 기간의 데이터가 디스플레이 포트 송신기(100)에 의해 생성되어 디스플레이(40)에 전송된다.
다음에, 제2 단계로서 수직 유효 화상 데이터 기간이 설정된다. 수직 유효 화상 데이터 기간은 2개의 영역으로 분할된다. 수직 유효 화상 데이터 기간 중 수평 블랭킹 기간은, 디스플레이 포트 송신기(100)에 의해 생성된 블랭킹 데이터이며, 수평 유효 화상 데이터 기간은, 화상 버퍼 메모리(20)로부터 판독한 유효 화상 데이터이다. 이들 데이터가 1수평 라인마다 디스플레이 포트 송신기(100)로부터 디스플레이(40)에 전송된다.
그리고, 제3 단계로서 수직 블랭킹 기간이 설정된다. 수직 블랭킹 기간은, 1수평 라인의 데이터가 모두 블랭킹 데이터이며, 당해 블랭킹 기간의 데이터가 디스플레이 포트 송신기(100)에 의해 생성되어 디스플레이(40)에 전송된다.
디스플레이 포트 송신기(100)로부터 전송되는 1수평 라인의 데이터는, 모두 복수의 패킷 데이터 TU를 포함한다.
본 예에 있어서는, 일례로서, 1수평 라인의 유효 화상 데이터를 전송하기 위한 패킷수로서 n개의 전송 패킷수가 설정되어 있는 경우가 나타나 있고, 일례로서 패킷 데이터 TU0∼TU(n)이 전송되는 경우가 나타나 있다. 또한, 다음 수평 라인 유효 화상 데이터로서 패킷 데이터 TU(n+1)∼…가 전송되는 경우가 나타나 있다.
그리고, 순차적으로, 패킷 데이터 TU가 송신되어, 모든 유효 화상 데이터 기간의 데이터 전송이 완료된다.
이것에 수반하여, 모든 패킷 데이터에 따라서 디스플레이(40)에 있어서의 화상이 표시된다.
또한, 패킷 데이터 TU는, 유효 데이터와, 더미 데이터의 개시를 나타내는 FS 심볼과, 더미 데이터와, 더미 데이터의 종료를 나타내는 FE 데이터를 포함한다.
도 4는 1수평 라인 총 유효 데이터에 대하여 패킷 데이터 TU로 송신하는 경우의 처리의 흐름에 대하여 설명하는 도면이다.
도 4에 도시된 바와 같이, 디스플레이(40)에서 표시에 사용되는 픽셀 클럭과, 패킷 데이터 TU를 송신하는 경우에 사용되는 전송 클럭이 도시되어 있다. 픽셀 클럭보다도 전송 클럭쪽이 주파수가 높기 때문에, 디스플레이(40)측의 1수평 라인의 수평 유효 화상 데이터 기간에 전송 가능한 총 패킷수로 1수평 라인 총 유효 데이터를 분할한다.
그리고, 분할한 각 유효 데이터 0∼(n)은 각 패킷 데이터 TU0∼TU(n)에 할당되고, 할당된 유효 데이터를 포함하는 패킷 데이터가 디스플레이(40)에 전송된다.
일례로서 패킷 데이터는 32∼64바이트 단위로 구성된다.
디스플레이 포트 규격에서는, 디스플레이(40)에 표시할 때의 픽셀 클럭보다도 전송 클럭에 의한 화상 데이터의 데이터 전송 속도쪽이 고속이다. 따라서, 디스플레이 포트 규격에서는, 유효 데이터에 일정량의 더미 데이터를 부가한 패킷 데이터가 형성되어, 유효 데이터의 데이터 전송 속도를 떨어뜨린 상태에서 전송한다.
디스플레이 포트 규격에서는, 1수평 라인의 유효한 총 데이터양은 화상 포맷의 형식에 따라서 설정된다.
도 5는 패킷 데이터의 유효 데이터의 비율의 조정에 대하여 설명하는 도면이다.
도 5에 도시된 바와 같이, 화상 버퍼 메모리(20)의 갱신 데이터의 축적량이 저하된 경우에는, 유효 데이터의 비율을 적게 하여 유효 데이터 전송 속도를 내린다.
한편, 화상 버퍼 메모리(20)의 갱신 데이터의 축적량이 회복(증가)된 경우에는, 유효 데이터의 비율을 많게 하여 유효 데이터 전송 속도를 올린다.
도 6은 실시 형태에 기초하는 패킷 생성부(108)에서 생성하는 패킷 데이터에 대하여 설명하는 도면이다.
도 6에는 상태가 상이한 복수의 패킷 데이터가 도시되어 있다. 도 2에서 설명한 바와 같이 먼저, 1수평 라인의 총 유효 데이터를 1수평 라인의 패킷수로 제산한 평균 유효 데이터수를 계산하고, 당해 평균 유효 데이터수가 포함되는 패킷 데이터를 생성한다(유효 데이터 전송 속도 평균).
다음에, 화상 버퍼 메모리(20)의 갱신 데이터의 축적량이 저하된 경우에는, 유효 데이터수를 평균 유효 데이터수로부터 감소시킨 패킷 데이터를 생성한다(유효 데이터 전송 속도 감소).
다음에, 화상 버퍼 메모리(20)의 갱신 데이터의 축적량이 회복(혹은 증가)된 경우에는, 유효 데이터수를 평균 유효 데이터수로부터 증가시킨 패킷 데이터를 생성한다(유효 데이터 전송 속도 증가).
실시 형태 1에 있어서는, 화상 버퍼 메모리(20)로부터 공통 메모리(12)에의 리드 액세스가, 프로세서(16)나 다른 모듈의 액세스와 경합하여, 화상 버퍼 메모리(20)의 갱신이 지연되어, 갱신 데이터양이 적어진 경우에는, 디스플레이 포트 송신기(100)는 화상 버퍼 메모리(20)로부터 통지되는 갱신 데이터양의 축적량이 저하된 상태를 검지하고, 패킷 데이터 TU의 더미 데이터양을 증가시키고, 유효 데이터의 비율을 적게 함으로써 일시적으로 디스플레이(40)에의 유효 데이터 전송 속도를 감소시킨다. 이에 의해 화상 버퍼 메모리(20)의 언더플로우를 회피한다.
그 후, 디스플레이 포트 송신기(100)는 화상 버퍼 메모리(20)로부터 통지되는 갱신 데이터양에 의해, 갱신 데이터가 충분히 축적된 것을 검지한 경우, 패킷 데이터 TU의 더미 데이터양을 저감시키고, 유효 데이터의 비율을 많게 함으로써 디스플레이(40)에의 유효 데이터 전송 속도를 증가시킨다. 이에 의해, 화상 전송 도중의 화상 버퍼 메모리(20)의 데이터 갱신 지연에 의한, 화상 버퍼 메모리의 언더플로우를 회피하여, 디스플레이(40)의 화상 표시의 흐트러짐을 방지하는 것이 가능해진다.
또한, 화상 버퍼 메모리(20)의 갱신 데이터의 축적량이 회복된 경우에, 패킷 데이터에 있어서의 유효 데이터수를 평균 유효 데이터수로부터 증가시키지 않고, 유효 데이터수를 평균 유효 데이터수로 해도 된다. 상술한 바와 같이, 평균 유효 데이터수는, 1패킷 데이터 TU가 생성될 때마다 나머지 유효 데이터수에 따라서 갱신되기 때문에, 나머지 유효 데이터수가 많으면 많을수록 평균 유효 데이터수의 값은 커진다. 따라서, 화상 버퍼 메모리(20)의 갱신 데이터의 축적량이 회복된 경우에, 패킷 데이터에 있어서의 유효 데이터수를 평균 유효 데이터수로 해도 1수평 라인의 총 유효 데이터를 전송할 수 있다.
도 7은 실시 형태 1에 기초하는 화상 버퍼 메모리(20)의 갱신 데이터의 축적량을 검출하는 방식에 대하여 설명하는 도면이다.
도 7에 도시된 바와 같이, 화상 버퍼 메모리(20)가 RAM을 포함하고 있는 경우에, 공통 메모리(12)로부터의 화상 데이터를 RAM에 기입할 때의 라이트 어드레스와, 디스플레이 포트 송신기(100)에 대하여 기입된 화상 데이터를 판독할 때의 리드 어드레스를 비교하고, 어드레스차로 갱신된 화상 버퍼 메모리(20)의 갱신 데이터의 축적량을 검출하도록 해도 된다.
구체적으로는, 라이트 어드레스와 리드 어드레스의 차가 소정의 역치 미만으로 된 경우에는, 갱신 데이터의 축적량이 저하되었다고 판단하고, 디스플레이 포트 송신기(100)에 통지하도록 해도 된다. 또한, 라이트 어드레스와 리드 어드레스의 차가 소정의 역치 이상으로 된 경우에, 갱신 데이터의 축적량이 회복되었다고 판단하고 디스플레이 포트 송신기(100)에 통지하도록 해도 된다.
또한, 비교 시에, 복수의 역치를 사용하여, 갱신 데이터의 축적량을 검출하도록 해도 된다.
구체적으로는, 라이트 어드레스와 리드 어드레스의 차가 소정의 제1 역치 미만으로 된 경우에는, 갱신 데이터의 축적량이 저하되었다고 판단하고, 디스플레이 포트 송신기(100)에 통지하도록 해도 된다. 또한, 라이트 어드레스와 리드 어드레스의 차가 소정의 제1 역치 이상, 제2 역치 미만(제1 역치<제2 역치)으로 된 경우에, 갱신 데이터의 축적량이 회복되었다고 판단하고 디스플레이 포트 송신기(100)에 통지하도록 해도 된다. 또한, 라이트 어드레스와 리드 어드레스의 차가 소정의 제2 역치 이상으로 된 경우에, 갱신 데이터의 축적량이 증가되었다고 판단하고 디스플레이 포트 송신기(100)에 통지하도록 해도 된다.
당해 통지에 따라서, 도 5에 도시된 바와 같이, 화상 버퍼 메모리(20)의 갱신 데이터의 축적량이 저하된 경우에는, 유효 데이터의 비율을 적게 하여 유효 데이터 전송 속도를 내린다. 한편, 화상 버퍼 메모리(20)의 갱신 데이터의 축적량이 회복(증가)된 경우에는, 유효 데이터의 비율을 많게 하여 유효 데이터 전송 속도를 올린다.
도 8은 실시 형태 1에 기초하는 화상 버퍼 메모리(20)의 갱신 데이터의 축적량을 검출하는 다른 방식에 대하여 설명하는 도면이다.
도 8에는, 화상 버퍼 메모리(20)로서 FIFO(First In First Out)를 포함하고 있는 경우에, 푸시(라이트) 명령의 횟수와, 팝(리드) 명령의 횟수를 카운트한다. 푸시 명령의 횟수와 팝 명령의 횟수를 카운트하고, 횟수차를 비교함으로써 갱신된 화상 버퍼 메모리(20)의 갱신 데이터의 축적량을 검출하도록 해도 된다.
구체적으로는, 푸시(라이트) 명령의 횟수와, 팝(리드) 명령의 횟수의 차가 소정의 역치 미만으로 된 경우에는, 갱신 데이터의 축적량이 저하되었다고 판단하고, 디스플레이 포트 송신기(100)에 통지하도록 해도 된다. 또한, 팝(리드) 명령의 횟수와의 차가 소정의 역치 이상으로 된 경우에, 갱신 데이터의 축적량이 회복되었다고 판단하고 디스플레이 포트 송신기(100)에 통지하도록 해도 된다.
복수의 역치를 사용하여, 갱신 데이터의 축적량을 검출하도록 해도 된다.
구체적으로는, 푸시(라이트) 명령의 횟수와, 팝(리드) 명령의 횟수의 차가 소정의 제1 역치 미만으로 된 경우에는, 갱신 데이터의 축적량이 저하되었다고 판단하고, 디스플레이 포트 송신기(100)에 통지하도록 해도 된다. 또한, 푸시(라이트) 명령의 횟수와, 팝(리드) 명령의 횟수의 차가 소정의 제1 역치 이상, 제2 역치 미만(제1 역치<제2 역치)으로 된 경우에, 갱신 데이터의 축적량이 회복되었다고 판단하고 디스플레이 포트 송신기(100)에 통지하도록 해도 된다. 또한, 푸시(라이트) 명령의 횟수와, 팝(리드) 명령의 횟수의 차가 소정의 제2 역치 이상으로 된 경우에, 갱신 데이터의 축적량이 증가되었다고 판단하고 디스플레이 포트 송신기(100)에 통지하도록 해도 된다.
당해 통지에 따라서, 도 5에 도시된 바와 같이, 화상 버퍼 메모리(20)의 갱신 데이터의 축적량이 저하된 경우에는, 유효 데이터의 비율을 적게 하여 유효 데이터 전송 속도를 내린다. 한편, 화상 버퍼 메모리(20)의 갱신 데이터의 축적량이 회복(증가)된 경우에는, 유효 데이터의 비율을 많게 하여 유효 데이터 전송 속도를 올린다.
(실시 형태 2)
도 9는 실시 형태 2에 기초하는 패킷 데이터의 송신 방식에 대하여 설명하는 도면이다.
도 9에 도시된 바와 같이, 실시 형태 1의 패킷 데이터에 관해서는 1수평 라인의 수평 유효 화상 데이터 기간에 전송 가능한 총 패킷수로 1수평 라인의 총 유효 데이터를 분할하고, 분할한 데이터를 각 패킷에 배분하는 방식으로 하였다.
실시 형태 2에서는, 공통 메모리(12)에 대해, 프로세서(16)나 다른 주변 모듈(18)의 액세스가 없어, 화상 버퍼 메모리(20)가 공통 메모리(12)에 대한 리드 액세스의 대역을 충분히 확보할 수 있는 경우에 대하여 설명한다. 또한, 화상 버퍼 메모리(20)의 갱신된 데이터 축적량이 충분한 경우에, 디스플레이 포트 송신기(100)는 패킷 데이터 TU의 더미 데이터의 비율을 내림으로써 유효 데이터 전송 속도를 올린다. 구체적으로는, 유효 데이터의 비율을 많게 하여 유효 데이터 전송 속도를 올린다.
이에 의해, 1수평 라인에 있어서의 유효 데이터의 전송 기간을 단축하는 것이 가능하다.
1수평 라인에 있어서의 유효 데이터의 전송 기간을 단축함으로써, 종래보다도 빠른 타이밍에서 화상 버퍼 메모리(20)의 갱신을 하는 것이 가능해진다.
따라서, 공통 메모리(12)에의 리드 액세스가, 프로세서(16)나 다른 주변 모듈(18)의 액세스에 의한 경합에 의해, 지연되었다고 해도, 유효 데이터의 전송 기간을 단축할 수 있기 때문에, 언더플로우가 발생할 가능성을 억제하는 것이 가능하다.
또한, 1수평 라인에 있어서의 화상 데이터의 전송 기간을 단축함으로써, 공통 메모리(12)로부터 화상 버퍼 메모리(20)에의 리드 데이터의 데이터 전송 속도도 올리는 것이 가능하고, 화상 버퍼 메모리(20)에 의한 공통 메모리나, 공통 버스(14)의 점유 기간을 단축하는 것이 가능해지기 때문에 시스템 전체의 성능 향상을 도모하는 것도 가능하다.
(실시 형태 3)
도 10은 실시 형태 3에 기초하는 화상 시스템(1A)을 설명하는 도면이다.
도 10에 도시된 바와 같이, 화상 시스템(1A)은, 화상 시스템(1)과 비교하여 화상 데이터 장치(10)를 화상 데이터 장치(10A)로 치환한 점이 상이하다.
화상 데이터 장치(10A)는, 화상 데이터 장치(10)와 비교하여 디스플레이 포트 송신기(100)를 디스플레이 포트 송신기(100A)로 치환한 점이 상이하다. 그 밖의 구성에 대해서는 상기에서 설명한 것과 마찬가지이므로 그 상세한 설명에 대해서는 반복하지 않는다.
디스플레이 포트 송신기(100A)는, 화상 버퍼 메모리(20)로부터 화상 데이터를 취득한다. 본 예에 있어서의 디스플레이 포트 송신기(100A)는, 갱신 데이터 축적량 정보의 입력을 받지 않는다.
도 11은 실시 형태 3에 기초하는 디스플레이 포트 송신기(100A)의 기능 블록도이다.
도 11을 참조하여, 디스플레이 포트 송신기(100A)는, 데이터 리드 제어부(102)와, 패킷 생성부(108)와, 송신 패킷수 카운터(114)와, 유효 데이터 설정부(132)를 포함한다.
데이터 리드 제어부(102)는 화상 버퍼 메모리(20)에 대하여 데이터 판독(데이터 리드)을 지시하고(데이터 리드 액세스), 화상 버퍼 메모리(20)로부터 화상 데이터를 취득한다.
패킷 생성부(108)는 데이터 리드 제어부(102)로부터 출력된 리드 데이터를 유효 데이터로 하여 패킷 데이터 TU를 생성하여 출력한다.
송신 패킷수 카운터(114)는 패킷 데이터 TU로서 송신한 패킷수를 카운트한다.
유효 데이터 설정부(132)는 송신 패킷수 카운터(114)의 카운터값 및 유효 데이터수 설정 테이블에 따라서 패킷 데이터마다 유효 데이터수를 설정한다.
본 실시 형태 3에 따르는 방식은, 각 패킷 데이터마다 미리 유효 데이터수를 설정해 두는 방식이다.
도 12는 실시 형태 3에 기초하는 화상 시스템(1A)의 시퀀스를 설명하는 도면이다.
도 12에 도시된 바와 같이, 공통 메모리(12)에 대하여 주변 모듈 혹은 화상 버퍼 메모리가 액세스한다.
시각 T1부터 T2까지의 구간에 있어서는, 주변 모듈(18)은 공통 메모리(12)에 액세스하지 않는 것이 상정된다.
또한, 시각 T2부터 시각 T3까지의 구간에 있어서는, 주변 모듈(18)은 공통 메모리(12)에 액세스하는 것이 상정된다.
또한, 시각 T3부터 시각 T4까지의 구간에 있어서는, 주변 모듈(18)은 공통 메모리(12)에 액세스하지 않는 것이 상정된다.
본 실시 형태 3에 있어서는, 화상 시스템(1A)의 시퀀스 처리에 있어서의 소정 구간을 고속 전송 구간과, 저속 전송 구간으로 분류한다.
고속 전송 구간이란, 미리 디스플레이 포트 송신기(100A)가 공통 메모리(12)에의 액세스를 점유 가능한 것이 상정되는 구간이다. 즉, 다른 주변 모듈(18)로부터 공통 메모리(12)에의 액세스가 상정되기 어려운 구간이다.
저속 전송 구간이란, 미리 디스플레이 포트 송신기(100A)가 공통 메모리(12)에의 액세스를 점유할 수 없는 것이 상정되는 구간이다. 즉, 다른 주변 모듈(18)로부터 공통 메모리(12)에의 액세스가 상정되는 구간이다.
예를 들어, 주변 모듈(18)인 카메라 모듈에 의해 촬상한 촬상 화상을 디스플레이(40)에 표시하는 시스템에 있어서는, 카메라 모듈이 촬상한 촬상 화상을 공통 메모리(12)에 저장하는 기간과, 공통 메모리(12)에 저장된 촬상 화상을 디스플레이(40)에 표시하는 기간이 미리 설정되어 있는 경우가 있다. 그와 같은 케이스에 있어서는, 카메라 모듈이 촬상한 촬상 화상을 공통 메모리(12)에 저장하는 기간, 즉, 주변 모듈이 공통 메모리(12)에 액세스하는 기간을 저속 전송 구간으로 하고, 그 이외의 기간을 고속 전송 구간으로 해도 된다.
실시 형태 3에 있어서는, 미리 상정되는 화상 시스템(1A)의 시퀀스 처리에 있어서 구간을 분류하고, 분류한 구간에 따라서 패킷 데이터의 유효 데이터의 비율을 조정한다.
고속 전송 구간에 전송하는 위치의 패킷 데이터에 대해서는, 유효 데이터수를 많게 하고, 더미 데이터를 적게 한 패킷 데이터를 전송한다.
한편, 저속 전송 구간에 전송하는 위치의 패킷 데이터에 대해서는, 유효 데이터수를 적게 하고, 더미 데이터를 많게 한 패킷 데이터를 전송한다.
도 13은 실시 형태 3에 기초하는 유효 데이터수 설정 테이블에 대하여 설명하는 도면이다.
도 13에 도시된 바와 같이, 유효 데이터수 설정 테이블에는, 패킷 데이터 TU마다의 유효 데이터수의 설정값이 저장되어 있다.
구체적으로는, 고속 전송 구간에 전송하는 위치의 패킷 데이터 TU0∼TU(n)에 각각 대응하여 유효 데이터수가 설정되어 있다.
또한, 저속 전송 구간에 전송하는 위치의 패킷 데이터 TU(n+1)∼(n+o)에 각각 대응하여 유효 데이터수가 설정되어 있다.
또한, 고속 전송 구간에 전송하는 위치의 패킷 데이터 TU(n+o+1)∼TU(n+o+p)에 각각 대응하여 유효 데이터수가 설정되어 있다.
실시 형태 3에 있어서는, 테이블 포인터(카운터값)에 따라서 유효 데이터수 설정 테이블에 저장되어 있는 유효 데이터수의 설정값이 순차적으로 판독되어, 리드 데이터수로서 데이터 리드 제어부(102)에 출력된다.
구체적으로는, 최초의 고속 전송 구간에 있어서, 테이블 포인터에 따라서 패킷 데이터 TU0∼TUn의 유효 데이터수가 판독되어 데이터 리드 제어부(102)에 출력된다.
다음에, 저속 전송 구간에 있어서, 테이블 포인터에 따라서, 패킷 데이터 TU(n+1)∼(n+o)의 유효 데이터수가 판독되어 데이터 리드 제어부(102)에 출력된다.
다음에, 고속 전송 구간에 있어서, 테이블 포인터에 따라서, 패킷 데이터 TU(n+o+1)∼(n+o+p)의 유효 데이터수가 판독되어 데이터 리드 제어부(102)에 출력된다.
미리 고속 전송 구간 및 저속 전송 구간을 분류하고, 당해 각각의 구간에 전송하는 위치의 패킷 데이터의 유효 데이터수를 조정한다. 당해 방식에 의해 공통 메모리(12)에의 리드 액세스가, 프로세서(16)나 다른 주변 모듈(18)의 액세스에 의한 경합하는 구간에는 저속 전송 구간을 실행하고, 그 이외의 경합하지 않는 구간에 있어서 고속 전송 구간을 실행함으로써, 언더플로우의 발생을 억제하는 것이 가능하다.
또한, 당해 방식에 의해, 화상 버퍼 메모리(20)로부터의 갱신 데이터 축적량의 정보의 통지 없음으로 제어하는 것이 가능해진다.
또한, 본 예에 있어서는, 각 패킷 데이터마다의 유효 데이터수를 설정하는 유효 데이터수 설정 테이블을 설치한 구성에 대하여 설명하였지만, 모든 패킷 데이터마다의 유효 데이터수를 설정하는 것이 아니라, 고속 전송 구간으로부터 저속 전송 구간으로 혹은, 저속 전송 구간으로부터 고속 전송 구간으로 전환할 때의 패킷 데이터의 번호를 정보로서 저장하도록 해도 된다.
그리고, 테이블 데이터 포인터(카운터값)와 당해 정보를 비교하여, 유효 데이터수의 값을 조정하도록 해도 된다. 당해 방식에 의해 테이블의 용량을 작게 하는 것이 가능하다.
(실시 형태 4)
도 14는 실시 형태 4에 기초하는 화상 시스템(1B)을 설명하는 도면이다.
도 14에 도시된 바와 같이, 화상 시스템(1B)은, 화상 시스템(1)과 비교하여 화상 데이터 장치(10)를 화상 데이터 장치(10B)로 치환한 점이 상이하다.
화상 데이터 장치(10B)는, 화상 데이터 장치(10)와 비교하여 디스플레이 포트 송신기(100)를 디스플레이 포트 송신기(100B)로 치환한 점이 상이하다. 그 밖의 구성에 대해서는 상기에서 설명한 것과 마찬가지이므로 그 상세한 설명에 대해서는 반복하지 않는다.
디스플레이 포트 송신기(100B)는, 화상 버퍼 메모리(20)로부터 화상 데이터를 취득한다. 또한, 프로세서(16)로부터 시스템 인터럽트 통지를 받는다.
실시 형태 4에 따른 디스플레이 포트 송신기(100B)는, 프로세서(16)로부터의 시스템 인터럽트 처리 통지에 따라서 패킷 데이터의 유효 데이터의 비율을 조정한다.
구체적으로는, 프로세서(16)로부터의 인터럽트 처리의 통지에 따라서, 유효 데이터의 비율을 내리고, 더미 데이터의 비율을 올린다.
한편, 프로세서(16)로부터의 인터럽트 처리의 종료의 통지에 따라서, 유효 데이터의 비율을 올리고, 더미 데이터의 비율을 내린다.
도 15는 실시 형태 5에 기초하는 화상 시스템(1B)의 시퀀스를 설명하는 도면이다.
도 15에 도시된 바와 같이, 다른 애플리케이션의 인터럽트 처리가 발생한 경우에는, 저속 전송 구간으로서, 유효 데이터의 비율을 내린다.
한편, 다른 애플리케이션의 인터럽트 처리가 종료된 경우에는, 고속 전송 구간으로서, 유효 데이터의 비율을 올린다.
당해 시스템에 의해, 인터럽트 처리가 발생한 경우에는, 화상 버퍼 메모리(20)의 공통 메모리(12)에의 우선도를 내리고, 다른 주변 모듈(18)의 공통 메모리 및 공통 버스(14)의 액세스를 우선시키는 것이 가능해진다. 즉, 시스템 인터럽트 통지는, 공통 메모리(12)에 액세스하는 우선도가 변경된 것을 나타내는 것이다. 당해 처리에 의해, 시스템 인터럽트 처리가 발생한 경우에는, 저속 전송 구간을 실행하고, 그 이외의 경합하지 않는 구간에 있어서 고속 전송 구간을 실행함으로써, 언더플로우의 발생을 억제하는 것이 가능하다.
이상, 본 개시를 실시 형태에 기초하여 구체적으로 설명하였지만, 본 개시는, 실시 형태에 한정되는 것은 아니고, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능한 것은 물론이다.
1, 1A, 1B : 화상 시스템
10, 10A, 10B : 화상 데이터 장치
12 : 공통 메모리
14 : 공통 버스
16 : 프로세서
18 : 주변 모듈
20 : 화상 버퍼 메모리
40 : 디스플레이
100, 100A, 100B : 디스플레이 포트 송신기
102 : 데이터 리드 제어부
104 : 리드 데이터수 연산부
106 : 데이터양 가감산부
108 : 패킷 생성부
110 : 송신 데이터수 카운터
112 : 1수평 라인 총 유효 데이터수 레지스터
114 : 송신 패킷수 카운터
116 : 1수평 라인 총 패킷수 레지스터
118 : 1수평 라인 나머지 총 유효 데이터수 연산부
120 : 1수평 라인 나머지 총 패킷수 연산부
122 : 평균 데이터수 연산부
132 : 유효 데이터 설정부

Claims (10)

  1. 화상 버퍼 메모리의 화상 데이터에 대하여 디스플레이에 전송하는 데이터 전송 장치로서,
    상기 화상 데이터를 유효 데이터로 하고, 상기 유효 데이터와 더미 데이터를 포함하는 전송 패킷을 생성하고, 상기 전송 패킷을 상기 디스플레이에 전송하는 패킷 생성부와,
    상기 화상 버퍼 메모리의 데이터 축적량에 기초하여 상기 전송 패킷의 상기 유효 데이터와 상기 더미 데이터의 비율을 조정하는 데이터 조정부를 구비하고,
    상기 데이터 조정부는,
    상기 화상 버퍼 메모리의 데이터 축적량이 저하되어 있는지 여부를 판단하고,
    상기 데이터 축적량이 저하되어 있다고 판단한 경우에는, 상기 유효 데이터의 비율을 내리고, 상기 더미 데이터의 비율을 올리고,
    1수평 라인에서 송신하는 전체의 화상 데이터의 정보와, 이미 송신된 화상 데이터의 정보에 기초하여 나머지 화상 데이터를 취득하고,
    상기 1수평 라인에서 송신하는 전체의 전송 패킷수와, 이미 송신된 전송 패킷수에 기초하여 나머지 전송 패킷수를 취득하고,
    상기 나머지 화상 데이터와, 상기 나머지 전송 패킷수에 기초하여 1전송 패킷으로 전송하는 화상 데이터의 평균값을 산출하고,
    상기 화상 버퍼 메모리의 데이터 축적량과 상기 화상 데이터의 평균값에 기초하여 상기 전송 패킷의 상기 유효 데이터와 상기 더미 데이터의 비율을 조정하는 데이터 전송 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 데이터 조정부는,
    상기 화상 버퍼 메모리의 데이터 축적량이 증가되어 있는지 여부를 판단하고,
    상기 데이터 축적량이 증가되어 있다고 판단한 경우에는, 상기 유효 데이터의 비율을 올리고, 상기 더미 데이터의 비율을 내리는 데이터 전송 장치.
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 데이터 조정부는, 메모리에 저장된 화상 데이터를 상기 화상 버퍼 메모리에 대하여 기입하는 경우의 기입 화상 데이터에 관한 어드레스 정보와, 상기 버퍼 메모리에 기입된 화상 데이터를 판독하는 경우의 판독 화상 데이터에 관한 어드레스 정보에 기초하여 상기 화상 버퍼 메모리의 데이터 축적량이 저하되어 있는지 여부를 판단하는 데이터 전송 장치.
  7. 제1항에 있어서,
    상기 화상 버퍼 메모리는, 푸시 명령 및 팝 명령에 따라서 데이터의 입출력이 실행되고,
    상기 데이터 조정부는, 상기 푸시 명령의 횟수 및 상기 팝 명령의 횟수에 기초하여 상기 화상 버퍼 메모리의 데이터 축적량이 저하되어 있는지 여부를 판단하는 데이터 전송 장치.
  8. 화상 버퍼 메모리의 화상 데이터에 대하여 디스플레이에 전송하는 데이터 전송 장치로서,
    상기 디스플레이에 전송하는, 유효 데이터와 더미 데이터를 포함하는 전송 패킷을 생성하는 패킷 생성부와,
    상기 전송 패킷의 상기 유효 데이터와 상기 더미 데이터의 비율을 조정하는 데이터 조정부를 구비하고,
    공통 메모리에 액세스하여 상기 화상 버퍼 메모리로 데이터를 저장할 때, 패킷 데이터의 시퀀스에 상기 공통 메모리에 액세스하기 쉬운 고속 전송 구간과, 상기 공통 메모리에 액세스하기 어려운 저속 전송 구간이 미리 설정되고,
    상기 데이터 조정부는,
    상기 고속 전송 구간에 있어서 상기 유효 데이터의 비율을 올리고, 상기 더미 데이터의 비율을 내리고,
    상기 저속 전송 구간에 있어서 상기 유효 데이터의 비율을 내리고, 상기 더미 데이터의 비율을 올리는 데이터 전송 장치.
  9. 제8항에 있어서,
    상기 데이터 조정부는,
    상기 데이터 조정부의 외부의 프로세서로부터의 인터럽트 처리의 통지에 따라서, 상기 유효 데이터의 비율을 내리고, 상기 더미 데이터의 비율을 올리고,
    상기 프로세서로부터의 상기 인터럽트 처리의 종료에 따라서, 상기 유효 데이터의 비율을 올리고, 상기 더미 데이터의 비율을 내리는 데이터 전송 장치.
  10. 화상 버퍼 메모리의 화상 데이터에 대하여 디스플레이에 전송하는 데이터 전송 방법으로서,
    상기 화상 데이터를 유효 데이터로 하고, 상기 유효 데이터와 더미 데이터를 포함하는 전송 패킷을 생성하는 스텝과,
    상기 전송 패킷을 상기 디스플레이에 전송하는 스텝과,
    상기 화상 버퍼 메모리의 데이터 축적량에 기초하여 상기 전송 패킷의 상기 유효 데이터와 상기 더미 데이터의 비율을 조정하는 스텝을 구비하고,
    상기 조정하는 스텝은,
    상기 화상 버퍼 메모리의 데이터 축적량이 저하되어 있는지 여부를 판단하는 스텝과,
    상기 데이터 축적량이 저하되어 있다고 판단한 경우에는, 상기 유효 데이터의 비율을 내리고, 상기 더미 데이터의 비율을 올리는 스텝과,
    1수평 라인에서 송신하는 전체의 화상 데이터의 정보와, 이미 송신된 화상 데이터의 정보에 기초하여 나머지 화상 데이터를 취득하는 스텝과,
    상기 1수평 라인에서 송신하는 전체의 전송 패킷수와, 이미 송신된 전송 패킷수에 기초하여 나머지 전송 패킷수를 취득하는 스텝과,
    상기 나머지 화상 데이터와, 상기 나머지 전송 패킷수에 기초하여 1전송 패킷으로 전송하는 화상 데이터의 평균값을 산출하는 스텝과,
    상기 화상 버퍼 메모리의 데이터 축적량과 상기 화상 데이터의 평균값에 기초하여 상기 전송 패킷의 상기 유효 데이터와 상기 더미 데이터의 비율을 조정하는 스텝을 구비하는 데이터 전송 방법.
KR1020170175920A 2016-12-26 2017-12-20 데이터 전송 장치 및 데이터 전송 방법 KR102516484B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-250776 2016-12-26
JP2016250776A JP2018105958A (ja) 2016-12-26 2016-12-26 データ転送装置およびデータ転送方法

Publications (2)

Publication Number Publication Date
KR20180075403A KR20180075403A (ko) 2018-07-04
KR102516484B1 true KR102516484B1 (ko) 2023-04-03

Family

ID=60937497

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170175920A KR102516484B1 (ko) 2016-12-26 2017-12-20 데이터 전송 장치 및 데이터 전송 방법

Country Status (6)

Country Link
US (1) US10664944B2 (ko)
EP (1) EP3340635B1 (ko)
JP (2) JP2018105958A (ko)
KR (1) KR102516484B1 (ko)
CN (1) CN108241477B (ko)
TW (1) TWI753063B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10915444B2 (en) * 2018-12-27 2021-02-09 Micron Technology, Inc. Garbage collection candidate selection using block overwrite rate
US11375253B2 (en) * 2019-05-15 2022-06-28 Intel Corporation Link bandwidth improvement techniques
EP4036774A4 (en) * 2019-09-25 2023-09-20 Hitachi, Ltd. COMPUTER SYSTEM, DATA CONTROL METHOD AND STORAGE MEDIUM
US11893698B2 (en) * 2020-11-04 2024-02-06 Samsung Electronics Co., Ltd. Electronic device, AR device and method for controlling data transfer interval thereof
JP2023084529A (ja) * 2021-12-07 2023-06-19 株式会社デンソーテン 情報処理装置、および情報処理方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006276221A (ja) * 2005-03-28 2006-10-12 Seiko Epson Corp 表示ドライバ及び電子機器
JP4825265B2 (ja) * 2006-03-30 2011-11-30 富士通株式会社 データ転送装置およびデータ転送方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4692894A (en) * 1984-12-18 1987-09-08 Advanced Micro Devices, Inc. Overflow/Underflow detection for elastic buffer
US5107457A (en) * 1989-04-03 1992-04-21 The Johns Hopkins University Stack data cache having a stack management hardware with internal and external stack pointers and buffers for handling underflow and overflow stack
FR2653953A1 (fr) * 1989-10-27 1991-05-03 Philips Electronique Lab Dispositif de codage comportant un codeur a mots de longueur variable et dispositif de decodage associe.
JPH05227192A (ja) * 1992-02-14 1993-09-03 Fujitsu Ltd バッフア蓄積量計数回路
JPH0652100A (ja) * 1992-07-30 1994-02-25 Nec Corp ファーストイン・ファーストアウト・メモリ制御装置
US5321809A (en) 1992-09-11 1994-06-14 International Business Machines Corporation Categorized pixel variable buffering and processing for a graphics system
US5534937A (en) * 1994-04-14 1996-07-09 Motorola, Inc. Minimum-delay jitter smoothing device and method for packet video communications
US5802068A (en) * 1995-06-30 1998-09-01 Nippon Steel Corporation Multiplexing apparatus of a plurality of data having different bit rates
JPH0946691A (ja) * 1995-07-31 1997-02-14 Victor Co Of Japan Ltd 情報蓄積出力方法及び情報蓄積出力装置
US6219381B1 (en) * 1997-05-26 2001-04-17 Kabushiki Kaisha Toshiba Image processing apparatus and method for realizing trick play
US6141055A (en) * 1997-07-10 2000-10-31 Aitech Int'l Corporation Method and apparatus for reducing video data memory in converting VGA signals to TV signals
JP3134818B2 (ja) * 1997-07-31 2001-02-13 日本電気株式会社 パケット多重化装置、パケット多重化方法、及びパケット多重化装置の制御プログラムを記録した媒体
JP2000165821A (ja) * 1998-11-30 2000-06-16 Fujitsu Ltd 画像フォーマット変換装置及び画像フォーマット変換方法
JP2000174735A (ja) * 1998-12-07 2000-06-23 Nec Corp 同期装置及び方法
EP1267580A3 (en) 2001-05-28 2009-06-03 Panasonic Corporation Data transfer device
US7589737B2 (en) * 2001-10-31 2009-09-15 Hewlett-Packard Development Company, L.P. System and method for communicating graphics image data over a communication network
WO2005006688A1 (ja) * 2003-07-10 2005-01-20 Fujitsu Limited 通信システム
TWI229528B (en) * 2003-10-31 2005-03-11 Benq Corp Method of controlling dataflow for a media player system
JP2006050263A (ja) * 2004-08-04 2006-02-16 Olympus Corp 画像生成方法および装置
JP4444861B2 (ja) * 2005-03-17 2010-03-31 富士フイルム株式会社 画像送信装置及び画像送信方法
JP5538792B2 (ja) 2009-09-24 2014-07-02 キヤノン株式会社 画像処理装置、その制御方法、及びプログラム
EP2744196A1 (en) 2011-08-11 2014-06-18 Panasonic Corporation Hybrid broadcast and communication system, data generation device, and receiver
US10136127B2 (en) * 2011-11-25 2018-11-20 Maxell Ltd. Image transmission device, image transmission method, image reception device, and image reception method
WO2013147807A1 (en) * 2012-03-29 2013-10-03 Intel Corporation Techniques for forwarding or receiving data segments associated with a large data packet
JP5535267B2 (ja) * 2012-04-16 2014-07-02 株式会社ソニー・コンピュータエンタテインメント サーバ、クライアント装置、データ配信方法、およびデータ配信システム
JP5935484B2 (ja) * 2012-04-25 2016-06-15 富士通株式会社 演算処理装置及び演算処理装置の制御方法
KR101573637B1 (ko) * 2014-11-03 2015-12-01 현대자동차주식회사 데이터량 증대로 통신속도 개선을 위한 ｃａｎ 통신 방법 및 데이터 프레임 구조

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006276221A (ja) * 2005-03-28 2006-10-12 Seiko Epson Corp 表示ドライバ及び電子機器
JP4825265B2 (ja) * 2006-03-30 2011-11-30 富士通株式会社 データ転送装置およびデータ転送方法

Also Published As

Publication number Publication date
US10664944B2 (en) 2020-05-26
KR20180075403A (ko) 2018-07-04
US20180182064A1 (en) 2018-06-28
EP3340635B1 (en) 2023-05-31
CN108241477A (zh) 2018-07-03
JP2018105958A (ja) 2018-07-05
CN108241477B (zh) 2024-01-12
EP3340635A1 (en) 2018-06-27
TW201830374A (zh) 2018-08-16
JP7142741B2 (ja) 2022-09-27
TWI753063B (zh) 2022-01-21
JP2021119386A (ja) 2021-08-12

Similar Documents

Publication Publication Date Title
KR102516484B1 (ko) 데이터 전송 장치 및 데이터 전송 방법
US10241721B2 (en) Image processing device and image processing method
US7457892B2 (en) Data communication flow control device and methods thereof
US7936350B2 (en) Display control circuit and display system
CN104268113B (zh) Dpi接口的lcd控制器以及其自适应带宽的方法
CN101794263B (zh) 存储器的访问方法和访问控制器
WO2016201793A1 (zh) 一种数据处理方法及装置
JP5396169B2 (ja) データアクセス制御装置
CN113205779B (zh) 适用于电子墨水屏的多屏同步控制方法、装置及系统
US9026697B2 (en) Data processing apparatus
US20120042110A1 (en) Bus bandwidth monitoring device and bus bandwidth monitoring method
CN113625986B (zh) 刷屏方法及计算机可读存储介质
US10346323B2 (en) Data transfer device and data transfer method for smoothing data to a common bus
JP2007199816A (ja) バンクコントローラ、情報処理装置、撮像装置、および制御方法
JP5155221B2 (ja) メモリ制御装置
CN111225268A (zh) 一种视频数据的传输方法及终端
JP4850504B2 (ja) 信号処理装置、撮像装置およびデータ転送方法
US20120144150A1 (en) Data processing apparatus
US11961584B2 (en) Readout integrated circuit and operation method thereof
JP5736753B2 (ja) データ転送方法及び画像形成装置
CN116016998A (zh) 视频数据的传输方法、车辆和计算机可读存储介质
JP6015804B2 (ja) データ転送方法及び画像形成装置
US20050140799A1 (en) Memory access control unit and network camera apparatus
JP2007011884A (ja) データ転送装置
JP2015102912A (ja) バス制御装置及び方法、並びに、撮像装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant