JP2023084529A - 情報処理装置、および情報処理方法 - Google Patents

Abstract

【課題】ある程度の大きさの領域が表示装置の画面上に表示可能なデータ転送を行いつつ、上記領域内の構成の変更等を実施するときのデータ転送エラーを抑制する情報処理装置及び情報処理方法を提供する。【解決手段】情報処理装置１は、制御部（マイコン１１）と、画像処理部（映像ＩＣ１２）と、画像処理部を介して表示部（表示装置１４）に出力する画面のデータを記憶する記憶部（フラッシュメモリ１３）と、を備える。制御部は、画像処理部が表示部に出力する画面を切り替えるときに、記憶部から画像処理部にデータを転送する転送速度を、画面を切り替える前の転送速度よりも遅い転送速度に設定し、記憶部から画像処理部へのデータの転送を起動し、切り替え後の画面の表示部への出力が開始されるまでのブランク期間中に画像処理部に、出力される画面を変更させる。【選択図】図１

Description

本開示は、情報処理装置、および情報処理方法に関するものである。

情報処理装置には、On-Screen Display（ＯＳＤ）機能を有するものがある。ＯＳＤ機
能は、表示装置の画面上の少なくとも一部に、さらに表示領域（ＯＳＤ）を表示する機能である。ＯＳＤは、情報処理装置による処理結果またはカメラからの映像等、情報処理装置からユーザに提供される画像等に重ねて表示され、情報処理装置自体に対する設定または操作等のために利用される。

ＯＳＤの表示と非表示、ＯＳＤに表示される構成の変更等が一画面の描画期間から、次の一画面の描画期間までのブランク期間に実施されるものがある。また、このようなＯＳＤの表示と非表示、ＯＳＤの構成の変更等のため、ＯＳＤに表示されるデータを記憶する画像用の記憶装置から、ＯＳＤを処理する画像処理装置へのデータ転送がDirect Memory Access(ＤＭＡ)で実施されるものがある。

特開２００９－３０１４２８号公報

表示装置が高解像度となり、ＯＳＤのように、画面上に表示される領域の寸法がある程度の大きさになると、問題が生じることがある。例えば、画像用の記憶装置から画像処理装置へのデータ転送がその画面寸法に応じたデータ転送速度で実施されないと、領域の表示が間に合わない事態となる。

一方、領域の表示を間に合わせるため、画像用の記憶装置から画像処理装置へのデータ転送速度が高速になると、データ転送エラーが問題となる。特に、画面上に表示される領域の構成変更等のため、領域に表示されるデータの一部を画像用の記憶装置から画像処理装置へデータ転送するときに問題が生じ易い。

本開示の側面は、ある程度の大きさの領域が表示装置の画面上に表示可能なデータ転送を行いつつ、上記領域内の構成の変更等を実施するときのデータ転送エラーを抑制することである。

開示の実施形態は、情報処理装置によって例示される。本情報処理装置は、制御部と、画像処理部と、前記画像処理部を介して表示部に出力する画面のデータを記憶する記憶部と、を備える。制御部は、前記画像処理部が前記表示部に出力する画面を切り替えるときに、前記記憶部から前記画像処理部にデータを転送する転送速度を、前記画面を切り替える前の転送速度よりも遅い転送速度に設定する。そして、制御部は、前記記憶部から前記画像処理部へのデータの転送を起動し、切り替え後の画面の前記表示部への出力が開始されるまでのブランク期間中に前記画像処理部に、出力される画面を変更させる。

本情報処理装置によれば、ある程度の大きさの領域が表示装置の画面上に表示可能なデ
ータ転送を行いつつ、上記領域内の構成の変更等を実施するときのデータ転送エラーを抑制することができる。

図１は第１実施形態の情報処理装置を例示する図である。 図２は、映像ＩＣの詳細構成を例示する図である。 図３は、情報処理装置の処理を例示するフローチャートである。 図４は、映像ＩＣによるＤＭＡ転送と画面の切り替え処理の詳細を例示するフローチャーチである。

以下、図面を参照して、本実施形態の情報処理装置、および情報処理方法を説明する。

＜第１実施形態＞（システム構成）
図１は、第１実施形態の情報処理装置１を例示する図である。図１では、情報処理装置１とともに、ヘッドユニット２が例示されている。情報処理装置１は、例えば、車両に搭載されるRear Seat Entertainment system（ＲＳＥ）と呼ばれる装置である。ＲＳＥは、車室の後席でテレビジョン放送、Digital Versatile Disc（ＤＶＤ）等の媒体から再生された映像、音等のコンテンツを乗員に提供する。そして、ヘッドユニット２は、前席において、乗員に、映像、音、ナビゲーション機能等を提供する装置である。

図１のように、情報処理装置１は、マイコン１１と、映像Integrated Circuit（以下、映像ＩＣ１２）と、Serial Peripheral Interface（ＳＰＩ）付フラッシュメモリ（以下
、フラッシュメモリ１３）と、表示装置１４とを有する。

マイコン１１は、マイクロコントローラまたはマイクロコンピュータと呼ばれる。マイコン１１は、例えば、Central Processing Unit（ＣＰＵ）と、主記憶部とを有する。Ｃ
ＰＵは、主記憶部に実行可能に展開されたコンピュータプログラムを実行し、情報処理装置１の機能を提供する。主記憶部は、ＣＰＵが実行するコンピュータプログラム、ＣＰＵが処理するデータ等を記憶する。ＣＰＵはプロセッサとも呼ばれる。ただし、ＣＰＵは、単一のプロセッサに限定される訳ではなく、マルチプロセッサ構成であってもよい。また、ＣＰＵは、単一のソケットで接続される単一のプロセッサであって、マルチコア構成のものであってもよい。マイコン１１は、これらの処理によって、乗員であるユーザからの操作を受け付け、ユーザからの操作に対応して様々な機能をユーザに提供する。マイコン１１は、制御部の一例である。

映像ＩＣ１２は、マイコン１１と連携し、ユーザにＲＳＥによる様々なコンテンツを提供する。映像ＩＣ１２は、例えば、ヘッドユニット２で受信されたテレビジョン放送またはヘッドユニット２で再生された映像等を表示装置１４に出力する。また、映像ＩＣ１２は、フラッシュメモリ１３からＯＳＤの画面データを取得し、受信されたテレビジョン放送または再生された映像等に重畳して表示装置１４に出力する。

本実施形態では、映像ＩＣ１２は、例えば、Low Voltage Differential Signal（ＬＶ
ＤＳ）インターフェースにより、映像信号を表示装置１４に供給する。ただし、映像ＩＣ１２と表示装置１４との間のインターフェースがＬＶＤＳに限定される訳ではない。映像ＩＣ１２と表示装置１４との間は、例えば、ディジタルＲＧＢ、アナログＲＧＢ、または、Digital Visual Interface（ＤＶＩ）等によって接続されてもよい。すなわち、映像ＩＣ１２と表示装置１４との間では、接続されるインターフェースの種類が限定される訳ではない。映像ＩＣ１２によって処理されたデータが表示装置１４に出力できるものであれば、映像ＩＣ１２と表示装置１４とは、どのようなインターフェースで接続されてもよい
。映像ＩＣ１２は、画像処理部の一例である。

フラッシュメモリ１３は、映像ＩＣ１２に提供するＯＳＤの画面データおよびＯＳＤの画面データの構成を変更するパラメータ等を記憶する。本実施形態では、フラッシュメモリ１３は、ＳＰＩを介して、映像ＩＣ１２と通信し、ＯＳＤの画面データ、パラメータ等のデータを映像ＩＣ１２に提供する。ただし、本実施形態において、ＯＳＤの画面データおよび画面データの構成を変更するパラメータ等を記憶するものがフラッシュメモリ１３に限定される訳ではない。情報処理装置１は、フラッシュメモリ１３に代えて、Electrically Erasable Programmable Read-Only Memory（ＥＥＰＲＯＭ）と呼ばれる一般的な不
揮発性メモリを備えてもよい。フラッシュメモリ１３は、記憶部の一例である。

また、本実施形態の情報処理装置１において、フラッシュメモリ１３と映像ＩＣ１２との接続がＳＰＩに限定される訳ではない。フラッシュメモリ１３と映像ＩＣ１２との接続は、例えば、Inter－Integrated Circuit（Ｉ２Ｃ）、Peripheral Component Interconnect（ＰＣＩ） Ｅｘｐｒｅｓｓ等であってもよい。また、フラッシュメモリ１３と映像ＩＣ１２との接続は、パラレルバスで接続されてもよい。すなわち、本実施形態において、フラッシュメモリ１３と映像ＩＣ１２との間では、接続されるインターフェースまたはバスの種類が限定される訳ではない。フラッシュメモリ１３に記憶されたデータが映像ＩＣ１２に転送できるものであれば、フラッシュメモリ１３と映像ＩＣ１２とは、どのようなインターフェースまたはどのようなバスで接続されてもよい。

表示装置１４は、映像ＩＣ１２から出力される画面データを表示する。表示装置１４は、例えば、Organic Electroluminescent Display（ＯＥＬＤ、有機ＥＬディスプレイ）、液晶ディスプレイ（ＬＣＤ）等である。表示装置１４は、表示用のApplication Specific
Integrated Circuit（ＡＳＩＣ１４１）を有している。ＡＳＩＣ１４１は、映像ＩＣ１
２からの映像信号等を入力され、ＯＥＬＤ、ＬＣＤ等を駆動する駆動信号を出力する。

なお、本実施形態において、ヘッドユニット２は必須の構成ではなく、ヘッドユニット２はなくても構わない。また、本実施形態において、情報処理装置１は、ＲＳＥに限定される訳ではなく、家庭に設置されるテレビジョン装置、映像再生装置、音再生装置、パーソナルコンピュータ等であってもよい。この場合、ヘッドユニット２に代えて、ＤＶＤ、ブルーレイディスク等の再生装置が情報処理装置に接続されてもよい。情報処理装置１は、ヘッドユニット２等のコンテンツを供給する装置からの画面データにＯＳＤを重畳してＯＥＬＤ、ＬＣＤ等のディスプレイに出力するものであればよい。

図２は、映像ＩＣ１２の詳細構成を例示する図である。図２には、マイコン１１、フラッシュメモリ１３および表示装置１４も併せて例示されている。図２のように、映像ＩＣ１２は、ＳＰＩ回路１２１、読み出し部１２２、Ｉ２Ｃ回路１２３、レジスタ群１２４、コンテンツ出力部１２５、合成回路１２６、および、ディスプレイ駆動回路１２７を有している。図２の各部は、基本的には、ハードウェア回路によって形成される。ただし、図２の構成の少なくとも一部は、メモリ上に展開されたプログラムとプロセッサによって提供されてもよい。

ＳＰＩ回路１２１は、読み出し部１２２の指示にしたがって、フラッシュメモリ１３に内蔵されるＳＰＩ回路と通信し、フラッシュメモリ１３からＯＳＤの画面データ等を取得する。ＳＰＩ回路１２１は、フラッシュメモリ１３から取得したデータを読み出し部１２２に引き渡す。

読み出し部１２２は、ＳＰＩ回路１２１を通じて、フラッシュメモリ１３からデータを取得する。読み出し部１２２は、取得したＯＳＤの画面データ等を合成回路１２６に供給
する。

コンテンツ出力部１２５は、例えば、ヘッドユニット２からテレビジョン放送による映像データ、ＤＶＤ等から再生された映像データ（コンテンツデータともいう）を取得し、合成回路１２６に供給する。

１２Ｃ回路１２３は、マイコン１１と通信し、マイコン１１からの設定値をレジスタ群１２４に格納する。レジスタ群１２４には、様々な制御用のパラメータを格納するレジスタが含まれる。例えば、レジスタ群１２４には、マイコン１１が映像ＩＣによる処理を起動するレジスタ、ＳＰＩ回路１２１がフラッシュメモリ１３からデータ転送を受けるときのクロック周波数を指定するレジスタ、ＯＳＤの構成を指定するレジスタ等が含まれる。ＯＳＤの構成を指定するレジスタは、例えば、ＯＳＤ上のつまみ、スイッチ、ボリューム、インジケータ等の位置、または、色などの設定値を保持する。

フラッシュメモリ１３とＳＰＩ回路１２１とは、レジスタ群１２４中のクロック周波数を指定するレジスタに指定されたパラメータに応じたクロック周波数でＳＰＩを介してデータを転送する。合成回路１２６は、読み出し部１２２から取得されるＯＳＤの画面において、レジスタ群１２４のパラメータまたはコマンドにしたがってＯＳＤの画面の構成を変更する。

レジスタ群１２４のレジスタのうち、ＯＳＤの構成を指定するレジスタの少なくとも一部には、映像ＩＣ１２とフラッシュメモリ１３との間のDirect Memory Access（ＤＭＡ）転送によりデータが設定される。ＤＭＡ転送では、マイコン１１を介在させないで、フラッシュメモリ１３から取得されるデータがレジスタ群１２４のレジスタに取り込まれる。なお、フラッシュメモリ１３からのデータを、ＳＰＩ回路を介して読み出し部１２２に引き渡す処理もＤＭＡ転送による処理の一種である。

ただし、読み出し部１２２に引き渡すデータは、ＯＳＤの画面のデータを一まとまりのブロック単位で取り込む処理である点で、レジスタ群１２４のレジスタにデータ（制御用のパラメータ）を取り込む処理とは異なる。このため、フラッシュメモリ１３からのデータ転送速度がある程度以上の高速になっても、読み出し部１２２を介したデータ転送にはデータ転送エラー（通信エラーともいう）が生じにくい。一方、レジスタ群１２４のレジスタへのデータ（制御用のパラメータ）設定には、データ転送エラーが生じやすい。例えば、表示装置１４がフルハイビジョン（ＦＨＤ）のディスプレイである場合、フラッシュメモリ１３からのデータ転送速度は、ＦＨＤ以外よりも高速となり、データ転送エラーが生じやすい。

なお、レジスタ群１２４のうち、ＯＳＤの構成を指定するレジスタにデータを取り込み、合成回路１２６でＯＳＤの画面構成を変更する処理は、表示装置１４におけるＯＥＬＤ等のディスプレイのデータ出力のないブランク期間に実行される。ここで、ブランク期間は、画面上の各画素を描画するリフレッシュ期間と、次のリフレッシュ期間の間の期間であり、画面上の各画素を構成する素子が駆動されていない期間である。

ディスプレイのブランク期間は、ディスプレイ駆動回路１２７から表示装置１４に送信される信号のうち、垂直同期信号（V-Sync）によって検知できる。そこで、レジスタ群１２４には、ディスプレイ駆動回路１２７からの垂直同期信号（V-Sync）が一部分岐して供給される。なお、より具体的には、垂直同期信号（V-Sync）は、レジスタ群１２４にデータを設定する制御回路に供給される。レジスタ群１２４には、垂直同期信号（V-Sync）によって検出されるブランク期間の開始と終了が指示される。そして、このブランク期間において、合成回路１２は、ＯＳＤの画面の切り替え、すなわち、ＯＳＤの画面構成の変更
を実行する。

合成回路１２６は、コンテンツ出力部１２５からのコンテンツデータに、読み出し部１２２から供給されるＯＳＤの画面データ等を合成する。より具体的には、コンテンツデータが占有する画面の画素のうち、ＯＳＤの画面データが占有する領域の画素をＯＳＤの画面データで入れ替える。また、上記ブランク期間において、合成回路１２６はレジスタ群１２４に含まれるＯＳＤの各部を指定するパラメータにしたがって、ＯＳＤ上の各部の位置または構成を変更する。ＯＳＤ上の各部の位置または構成とは、ＯＳＤに表示されるつまみ、ボタン、ボリューム等の操作状態、インジケータの表示状態等である。

合成回路１２は、合成したデータをディスプレイ駆動回路１２７に出力する。ディスプレイ駆動回路１２７は、合成回路１２６で合成された画面データを例えばＬＶＤＳインターフェースに合致するデータに変換し、表示装置１４に出力する。

（処理フロー）
図３は、本実施形態における情報処理装置１の処理を例示するフローチャートである。これらの処理は、マイコン１１および映像ＩＣ１２によって実行される。なお、映像ＩＣ１２の処理は、ハードウェア回路による処理である。ただし、映像ＩＣ１２の処理をプロセッサがメモリ上のプログラムにしたがって実行してもよい。

この処理では、まず、マイコン１１がＩ２Ｃ回路１２３を介してレジスタ群１２４のSPI CLK設定用レジスタにクロック周波数を現在のクロック周波数より遅く設定する。そして、マイコン１１は、映像ＩＣ１２によるＤＭＡ転送を起動する（Ｓ３１）。ここで、現在のクロック周波数は、映像ＩＣ１２がフラッシュメモリ１３からＯＳＤの画面データを取得し、表示装置１４に表示するために十分に高速なクロック周波数である。この現在のクロック周波数は、ＯＳＤの画面の大きさ、例えば、横方向の長さ、１ラインのデータ量等から決定される適正値である。また、この現在のクロック周波数は、ＯＳＤの画面に対応する通常描画時のクロック周波数である。このクロック周波数の設定に応じて、フラッシュメモリ１３と映像ＩＣ１２との間のデータ転送速度が決定される。Ｓ３１の処理は、画面を切り替えるときに、フラッシュメモリ１３（記憶部）から映像ＩＣ１２（画像処理部）にデータを転送する転送速度を、画面を切り替える前の転送速度よりも遅い転送速度に設定する処理の一例である。また、Ｓ３１の処理は、フラッシュメモリ１３（記憶部）から映像ＩＣ１２（画像処理部）へのデータの転送を起動することの一例でもある。

一方、Ｓ３１で設定される適正値より遅いクロック周波数は、映像ＩＣ１２がフラッシュメモリ１３からＤＭＡでデータを取得し、取得したデータをレジスタ群のレジスタに設定するときに通信エラーの発生が低減される値である。また、Ｓ３１で設定される適正値より遅いクロック周波数は、映像ＩＣが表示装置１４にＯＳＤ画面を正常にリフレッシュできるクロック周波数でもある。すなわち、適正値より遅いクロック周波数は、非ブランク期間である画面リフレッシュの期間に、映像ＩＣがフラッシュメモリ１３からＯＳＤ画面のデータを取得し、表示装置１４にＯＳＤ画面を描画させることが可能な周波数でもある。この適正値より遅いクロック周波数により、適正値より遅い転送速度でデータ転送が実行される。そして、この適正値よりも遅い転送速度であっても、映像ＩＣ１２は、フラッシュメモリ１３からＯＳＤ画面のデータを取得し、正常に表示装置１４に描画させる。つまり、適正値より遅い転送速度は、この遅い転送速度に設定後に表示部である表示装置１４に出力する画面の乱れが抑制される転送速度であると言える。すなわち、この適正値よりも遅いクロック周波数は、ＯＳＤの画面の大きさ、例えば、横方向の長さ、１ラインのデータ量等から決定される、ＯＳＤ画面の描画可能範囲での遅い値であると言える。

このような通常動作時の適正値であるクロック周波数と、Ｓ３１で設定される適正値よ
り遅いクロック周波数は、いずれも、実験的、経験的に決定されてもよい。例えば、このクロック周波数は、情報処理装置１の仕様または情報処理装置１でのＤＭＡ転送エラーの発生状況から、実験的、経験的に調整され、決定されてもよい。表示装置１４にヘッドユニット２等からのコンテンツを表示する画面を第１の画面とする。また、ＯＳＤの画面は、第１の画面内の少なくとも一部の領域に重畳して形成される第２の画面ということができる。適正値より遅い転送速度は、ＯＳＤの画面、すなわち、第２の画面に応じて設定されると言える。

Ｓ３１の設定によって、映像ＩＣ１２は、上記適正値よりも遅いクロック周波数でＯＳＤの画面を描画するとともに、ＤＭＡを実行し、表示装置１４における画面リフレッシュの間のブランク期間に画面を切り替える（Ｓ３２）。Ｓ３２の処理は、マイコン１１（制御部）が切り替え後の画面の表示装置１４（表示部）への出力が開始されるまでのブランク期間中に映像ＩＣ１２（画像処理部）に、出力される画面を変更させることの一例である。

そして、映像ＩＣ１２による画面の切り替えが完了すると、マイコン１１は、SPI CLK設定用レジスタに元のクロック周波数、すなわち、より速い適正値のクロック周波数を設定する（Ｓ３３）。なお、マイコン１１は、映像ＩＣによる画面の切り替えの完了をレジスタ群１２４等に含まれる処理完了を示すレジスタの値から判断する。また、マイコン１１は、映像ＩＣによる画面の切り替えの完了を表示装置１４での垂直同期信号（V-Sync）で判定してもよい。以上のように、情報処理装置１は、フラッシュメモリ１３からレジスタ群１２４へのデータ転送時に通信エラーが発生しやすいＤＭＡ転送時に限定して、SPI
CLKを通常値よりも遅く設定する。そして、情報処理装置１は、ＤＭＡ転送を実行後、SPI CLKを通常値に戻すのである。これによって、ＤＭＡ転送時以外は、通常のSPI CLK
、すなわち、通常のデータ転送速度でフラッシュメモリ１３と映像ＩＣ１２との間でデータ転送が実行される。

図４は、映像ＩＣによるＤＭＡ転送と画面の切り替え処理（図３のＳ３２）の詳細を例示するフローチャーチである。図３で述べたように、これらの処理は、ハードウェア回路による処理である。ただし、映像ＩＣ１２の処理の処理をプロセッサがメモリ上のプログラムにしたがって実行してもよい。

図４の処理はマイコン１１の指示で起動される。なお、このとき、マイコン１１の設定により、ＳＰＩのクロック周波数は遅いクロック周波数に設定されている。図４の処理が起動されると、映像ＩＣ１２は、表示装置１４を駆動する垂直同期信号から、ブランク期間に入ったか否かを判定する（Ｓ４１）。Ｓ４１の判定がブランク期間中でない場合（ＮＯの判定）、映像ＩＣ１２は、通常のＯＳＤ画面を表示する（Ｓ４２）。通常のＯＳＤ画面は、フラッシュメモリ１３から取得される画面であり、ＯＳＤ画面上の構成に変更がない画面である。Ｓ４３の処理は、ＯＳＤ画面の変更がない場合に実行される通常処理ということができる。

Ｓ４１の判定がブランク期間中である場合（ＹＥＳの判定）、映像ＩＣ１２は、ＤＭＡ転送により、ＯＳＤ画面の変更を指定するレジスタ値を取得する（Ｓ４３）。映像ＩＣ１２は、ＯＳＤ画面の構成をレジスタ値にしたがって変更し、ディスプレイ駆動回路１２７に出力する（Ｓ４４）。すなわち、映像ＩＣ１２は、表示装置１４のブランク期間中に、レジスタの設定にしたがって、ＯＳＤ画面を変更後の画面に切り替える。この処理は、切り替え後の画面に変更する処理ということもできる。

（実施形態の効果）
以上述べたように、本実施形態の情報処理装置１では、Ｓ３２の処理でＯＳＤ画面の構
成を変更して切り替えるときに、マイコン１１がＳＰＩのクロック周波数を通常の適正値（通常値）よりも遅く設定する。このため、フラッシュメモリ１３からＤＭＡ転送が通常値よりも遅いデータ転送速度で実行される。その結果、レジスタ群１２４のレジスタにデータが設定されるときのデータ転送エラーが低減される。すなわち、情報処理装置１は、例えば、ユーザの操作にしたがってＯＳＤ画面の構成を変更する場合に、データ転送時の通信エラーを低減して、ディスプレイのブランク期間に画面を変更し、変更後のＯＳＤ画面に切り替えることができる。

また、本実施形態の情報処理装置１では、通常値よりも遅いクロック周波数は、第２の画面であるＯＳＤの画面の大きさ、例えば、横方向の長さ、１ラインのデータ量等から決定される範囲での遅い値であると言える。このため、本実施形態では、ＯＳＤ画面に応じた適正なクロック周波数（通常値）と通常値よりも遅いクロック周波数が設定可能である。また、本実施形態では、ＯＳＤ画面に応じた適正なＳＰＩのデータ転送速度（通常値）と通常値よりも遅いデータ転送速度が設定可能である。本実施形態では、情報処理装置１は、以上のような遅いクロック周波数の設定により、データ転送エラーを低減できる。

さらに、本本実施形態の情報処理装置１では、通常値よりも遅いクロック周波数においても、非ブランク期間である画面リフレッシュの期間に、映像ＩＣがフラッシュメモリ１３からＯＳＤ画面のデータを取得し、表示装置１４に表示可能である。したがって、本本実施形態の情報処理装置１は、ＯＳＤ画面の変更に伴うレジスタ設定時のデータ転送エラーを低減するとともに、ＯＳＤ画面の乱れを抑制して、正常に描画できる。

１ 情報処理装置
２ ヘッドユニット
１１ マイコン
１２ 映像ＩＣ
１３ フラッシュメモリ
１４ 表示装置
１２１ ＳＰＩ回路
１２２ 読み出し部
１２３ Ｉ２Ｃ回路
１２４ レジスタ群
１２５ コンテンツ出力部
１２６ 合成回路
１２７ ディスプレイ駆動回路

Claims (5)

1. 制御部と、
   画像処理部と、
   前記画像処理部を介して表示部に出力する画面のデータを記憶する記憶部と、を備え、
   前記制御部は、前記画像処理部が前記表示部に出力する画面を切り替えるときに、前記記憶部から前記画像処理部にデータを転送する転送速度を、前記画面を切り替える前の転送速度よりも遅い転送速度に設定し、前記記憶部から前記画像処理部へのデータの転送を起動し、切り替え後の画面の前記表示部への出力が開始されるまでのブランク期間中に前記画像処理部に、出力される画面を変更させる情報処理装置。
2. 前記画面は前記制御部を介して出力される第１の画面内の少なくとも一部の領域に重畳して形成される第２の画面であり、
   前記遅い転送速度は、前記第２の画面に応じて設定される請求項１に記載の情報処理装置。
3. 前記遅い転送速度は、前記制御部を通らずに前記記憶部から前記画像処理部にデータを転送するときに通信エラーの発生が低減される転送速度である請求項１または２に記載の情報処理装置。
4. 前記遅い転送速度は、前記遅い転送速度に設定後に前記表示部に出力する前記第２の画面の乱れが抑制される転送速度である請求項２に記載の情報処理装置。
5. コンピュータが、画像処理部が表示部に出力する画面を切り替えるときに、記憶部から前記画像処理部にデータを転送する転送速度を、前記画面を切り替える前の転送速度よりも遅い転送速度に設定し、前記記憶部から前記画像処理部へのデータ転送を起動し、切り替え後の画面の前記表示部への出力が開始されるまでのブランク期間中に前記画像処理部に、出力される画面を変更させる情報処理方法。

Images