JPH05227192A - バッフア蓄積量計数回路 - Google Patents
バッフア蓄積量計数回路Info
- Publication number
- JPH05227192A JPH05227192A JP4027602A JP2760292A JPH05227192A JP H05227192 A JPH05227192 A JP H05227192A JP 4027602 A JP4027602 A JP 4027602A JP 2760292 A JP2760292 A JP 2760292A JP H05227192 A JPH05227192 A JP H05227192A
- Authority
- JP
- Japan
- Prior art keywords
- address pointer
- storage amount
- buffer storage
- circuit
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Information Transfer Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【目的】 先入先出メモリ１への書込みアドレスポイン
タをバッフア蓄積量の値迄カウントするとキャリアウト
し又１からカウントを始める書込みアドレスポインタカ
ウンタ２のカウント値と、先入先出メモリ１より読出し
アドレスポインタをバッフア蓄積量の値迄カウントする
とキャリアウトし又１からカウントを始める読出しアド
レスポインタカウンタ３とのカウント値との差を差演算
回路４にて演算し、バッフア蓄積量を求めるバッフア蓄
積量計数回路に関し、回路規模の小さいバッフア蓄積量
計数回路の提供を目的とする。 【構成】 書込みアドレスポインタカウンタ２がオーバ
フローすると、その時点の差演算回路４にての演算値を
書込みアドレスポインタカウンタ２にロード値としてロ
ードすると共に読出しアドレスポインタカウンタ３をリ
セットするようにし、差演算回路４の演算値をバッフア
蓄積量として出力する構成とする。
タをバッフア蓄積量の値迄カウントするとキャリアウト
し又１からカウントを始める書込みアドレスポインタカ
ウンタ２のカウント値と、先入先出メモリ１より読出し
アドレスポインタをバッフア蓄積量の値迄カウントする
とキャリアウトし又１からカウントを始める読出しアド
レスポインタカウンタ３とのカウント値との差を差演算
回路４にて演算し、バッフア蓄積量を求めるバッフア蓄
積量計数回路に関し、回路規模の小さいバッフア蓄積量
計数回路の提供を目的とする。 【構成】 書込みアドレスポインタカウンタ２がオーバ
フローすると、その時点の差演算回路４にての演算値を
書込みアドレスポインタカウンタ２にロード値としてロ
ードすると共に読出しアドレスポインタカウンタ３をリ
セットするようにし、差演算回路４の演算値をバッフア
蓄積量として出力する構成とする。
Description
【０００１】
【産業上の利用分野】本発明は、ＡＴＭ（Ａｓｙｎｃｒ
ｏｎｏｕｓ，Ｔｒａｎｃｅｆｅｒ，Ｍｏｄｅ）交換方式
におけるセル多重・分離部のクロスポイントセルバッフ
ア型スイッチの先入先出メモリ（以下ＦＩＦＯメモリと
称す）のバッフア蓄積量を求める場合等に用いるバッフ
ア蓄積量計数回路の改良に関する。
ｏｎｏｕｓ，Ｔｒａｎｃｅｆｅｒ，Ｍｏｄｅ）交換方式
におけるセル多重・分離部のクロスポイントセルバッフ
ア型スイッチの先入先出メモリ（以下ＦＩＦＯメモリと
称す）のバッフア蓄積量を求める場合等に用いるバッフ
ア蓄積量計数回路の改良に関する。
【０００２】図２は１例のクロスポイントセルバッフア
型スイッチの概要を示すブロック図、図３は１例のＡＴ
Ｍ交換方式の多重・分離部のクロスポイントセルバッフ
ア型スイッチの概要を示すブロック図、図４は１例のク
ロスポイントセルバッフア部のブロック図である。
型スイッチの概要を示すブロック図、図３は１例のＡＴ
Ｍ交換方式の多重・分離部のクロスポイントセルバッフ
ア型スイッチの概要を示すブロック図、図４は１例のク
ロスポイントセルバッフア部のブロック図である。
【０００３】図２に示す如く高速入力信号線６０〜６３
と、高速出力信号線７０〜７３のクロスポイントにクロ
スポイントセルバッフア部２０〜２３，３０〜３３，４
０〜４３，５０〜５３を持つクロスポンントセルバッフ
ア型スイッチは、バッフア部にＦＩＦＯメモリを採用す
ることによりメモリへの書込み，読出しが独立動作で出
来、制御の簡素化が計れ、且つビルディングブロック的
に規模の拡張が可能である特徴を持つているので、ＡＴ
Ｍ交換方式の多重・分離部に用いられる。
と、高速出力信号線７０〜７３のクロスポイントにクロ
スポイントセルバッフア部２０〜２３，３０〜３３，４
０〜４３，５０〜５３を持つクロスポンントセルバッフ
ア型スイッチは、バッフア部にＦＩＦＯメモリを採用す
ることによりメモリへの書込み，読出しが独立動作で出
来、制御の簡素化が計れ、且つビルディングブロック的
に規模の拡張が可能である特徴を持つているので、ＡＴ
Ｍ交換方式の多重・分離部に用いられる。
【０００４】図３はＡＴＭ交換方式の多重・分離部にク
ロスポイントセルバッフア部２０，２１、３０，３１を
持つクロスポンントセルバッフア型スイッチを用いた場
合のブロック図で、クロスポイントセルバッフア部２
０，２１、３０，３１のＦＩＦＯメモリ１へのバッフア
蓄積量をバッフア蓄積量計数回路１０にて計数し、クロ
スポンントセルバッフア部２０と３０にての計数値を競
合制御部８０に送り、又クロスポイントセルバッフア部
２１と３１にての計数値を競合制御部８１に送り、夫々
バッフア蓄積量の多い方のクロスポイントセルバッフア
部のＦＩＦＯメモリより読出し高速出力信号線より出力
させるようにしている。
ロスポイントセルバッフア部２０，２１、３０，３１を
持つクロスポンントセルバッフア型スイッチを用いた場
合のブロック図で、クロスポイントセルバッフア部２
０，２１、３０，３１のＦＩＦＯメモリ１へのバッフア
蓄積量をバッフア蓄積量計数回路１０にて計数し、クロ
スポンントセルバッフア部２０と３０にての計数値を競
合制御部８０に送り、又クロスポイントセルバッフア部
２１と３１にての計数値を競合制御部８１に送り、夫々
バッフア蓄積量の多い方のクロスポイントセルバッフア
部のＦＩＦＯメモリより読出し高速出力信号線より出力
させるようにしている。
【０００５】クロスポイントセルバッフア部の詳細を示
すと図４に示す如くで、セル単位の入力信号が入力する
と、アドレスルーチング部９０にて、セル単位の信号の
ヘッダ部の、クロスポイントセルバッフア部のアドレス
を読み、該当するクロスポイントセルバッフア部であれ
ば、書込み制御部９１にてＦＩＦＯメモリ１をライトイ
ネーブルとしてセル単位の信号を書き込ませると共にラ
イトイネーブル信号をバッフア蓄積量計数回路１０に送
り書込みアドレスポインタを計数させる。
すと図４に示す如くで、セル単位の入力信号が入力する
と、アドレスルーチング部９０にて、セル単位の信号の
ヘッダ部の、クロスポイントセルバッフア部のアドレス
を読み、該当するクロスポイントセルバッフア部であれ
ば、書込み制御部９１にてＦＩＦＯメモリ１をライトイ
ネーブルとしてセル単位の信号を書き込ませると共にラ
イトイネーブル信号をバッフア蓄積量計数回路１０に送
り書込みアドレスポインタを計数させる。
【０００６】又競合制御部より読出し指令がくると読出
し制御部９２にてＦＩＦＯメモリ１をリードイネーブル
とし、セル単位の信号を読み出すと共にリードイネーブ
ル信号をバッフア蓄積量計数回路１０に送り読出しアド
レスポインタを計数させ、書込みアドレスポインタ計数
値より減ずるようにしてＦＩＦＯメモリ１のバッフア蓄
積量を求めるようにしている。
し制御部９２にてＦＩＦＯメモリ１をリードイネーブル
とし、セル単位の信号を読み出すと共にリードイネーブ
ル信号をバッフア蓄積量計数回路１０に送り読出しアド
レスポインタを計数させ、書込みアドレスポインタ計数
値より減ずるようにしてＦＩＦＯメモリ１のバッフア蓄
積量を求めるようにしている。
【０００７】尚バッフア蓄積量がバッフアの蓄積量Ｂ
（バッフアの深さ）になると書込み制御部９１にての書
込み制御を止める。このバッフア蓄積量計数回路１０は
回路規模が小さいものであることが要望されている。
（バッフアの深さ）になると書込み制御部９１にての書
込み制御を止める。このバッフア蓄積量計数回路１０は
回路規模が小さいものであることが要望されている。
【０００８】
【従来の技術】図５は従来例のバッフア蓄積量計数回路
のブロック図である。図５の、ＦＩＦＯメモリ１の蓄積
量Ｂ（バッフアの深さ）迄カウントするとキャリアウト
する書込みアドレスポインタカウンタ２には、ＦＩＦＯ
メモリ１にセル単位の信号を書き込む度にライトイネー
ブル信号が入力し、カウントアップし、書込みアドレス
ポインタカウント値（以下ＷＡＰと称す）を差演算回路
４に入力する。
のブロック図である。図５の、ＦＩＦＯメモリ１の蓄積
量Ｂ（バッフアの深さ）迄カウントするとキャリアウト
する書込みアドレスポインタカウンタ２には、ＦＩＦＯ
メモリ１にセル単位の信号を書き込む度にライトイネー
ブル信号が入力し、カウントアップし、書込みアドレス
ポインタカウント値（以下ＷＡＰと称す）を差演算回路
４に入力する。
【０００９】又ＦＩＦＯメモリ１の蓄積量Ｂ（バッフア
の深さ）迄カウントするとキャリアウトする読出しアド
レスポインタカウンタ３には、ＦＩＦＯメモリ１よりセ
ル単位の信号を読み出す度にリードイネーブル信号が入
力し、カウントアップし、読出しアドレスポインタカウ
ント値（以下ＲＡＰと称す）を差演算回路４に入力す
る。
の深さ）迄カウントするとキャリアウトする読出しアド
レスポインタカウンタ３には、ＦＩＦＯメモリ１よりセ
ル単位の信号を読み出す度にリードイネーブル信号が入
力し、カウントアップし、読出しアドレスポインタカウ
ント値（以下ＲＡＰと称す）を差演算回路４に入力す
る。
【００１０】差演算回路４ではＷＡＰとＲＡＰの差Ｐを
求め、セレクタ６及びＰ＋Ｂ演算回路７に送る。Ｐ＋Ｂ
演算回路７ではＰとバッフアの深さＢとの和を求めセレ
クタ６に送る。
求め、セレクタ６及びＰ＋Ｂ演算回路７に送る。Ｐ＋Ｂ
演算回路７ではＰとバッフアの深さＢとの和を求めセレ
クタ６に送る。
【００１１】一方書込みアドレスポインタカウンタ２は
オーバフローするとキャリアウトを出力すると共にリセ
ットしカウント値を０とする。すると読出しアドレスポ
インタカウンタ３がオーバフローする迄の間はＷＡＰは
ＲＡＰより小さい状態が発生する。
オーバフローするとキャリアウトを出力すると共にリセ
ットしカウント値を０とする。すると読出しアドレスポ
インタカウンタ３がオーバフローする迄の間はＷＡＰは
ＲＡＰより小さい状態が発生する。
【００１２】この場合のＦＩＦＯメモリ１のバッフア量
は〔Ｂ−（ＲＡＰ−ＷＡＰ）〕＝Ｐ＋Ｂとなる為に、キ
ャリアウト出力により、ＪＫＦＦ（フリップフロップ）
５をセットし、読出しアドレスポインタカウンタ３がオ
ーバフローし、キャリアウトを出力しＪＫＦＦ５がリセ
ットする迄セレクタ６では、差演算回路４側を選択して
いたものを、Ｐ＋Ｂ演算回路７側を選択するようにし、
セレクタ６よりバッフア蓄積量を出力するようにしてい
る。
は〔Ｂ−（ＲＡＰ−ＷＡＰ）〕＝Ｐ＋Ｂとなる為に、キ
ャリアウト出力により、ＪＫＦＦ（フリップフロップ）
５をセットし、読出しアドレスポインタカウンタ３がオ
ーバフローし、キャリアウトを出力しＪＫＦＦ５がリセ
ットする迄セレクタ６では、差演算回路４側を選択して
いたものを、Ｐ＋Ｂ演算回路７側を選択するようにし、
セレクタ６よりバッフア蓄積量を出力するようにしてい
る。
【００１３】
【発明が解決しようとする課題】しかしながら、従来の
バッフア蓄積量計数回路では、ＷＡＰ＜ＲＡＰの状態が
発生するので、ＷＡＰ＜ＲＡＰとなった状態を判定する
ＪＫＦＦ５及びＰ＋Ｂ演算回路７及びセレクタ６が必要
で回路規模が大きくなる問題点がある。
バッフア蓄積量計数回路では、ＷＡＰ＜ＲＡＰの状態が
発生するので、ＷＡＰ＜ＲＡＰとなった状態を判定する
ＪＫＦＦ５及びＰ＋Ｂ演算回路７及びセレクタ６が必要
で回路規模が大きくなる問題点がある。
【００１４】本発明は回路規模が小さいバッフア蓄積量
計数回路の提供を目的としている。
計数回路の提供を目的としている。
【００１５】
【課題を解決するための手段】図１は本発明の実施例の
バッフア蓄積量計数回路のブロック図である。図１に示
す如く、ＦＩＦＯメモリ１への書込みアドレスポインタ
をバッフア蓄積量の値迄カウントするとキャリアウトし
又１からカウントを始める書込みアドレスポインタカウ
ンタ２のカウント値と、該ＦＩＦＯメモリ１より読出し
アドレスポインタをバッフア蓄積量の値迄カウントする
とキャリアウトし又１からカウントを始める読出しアド
レスポインタカウンタ３とのカウント値との差を差演算
回路４にて演算し、バッフア蓄積量を求めるバッフア蓄
積量計数回路において、該書込みアドレスポインタカウ
ンタ２がオーバフローすると、その時点の差演算回路４
にての演算値を該書込みアドレスポインタカウンタ２に
ロード値としてロードすると共に該読出しアドレスポイ
ンタカウンタ３をリセットするようにし、該差演算回路
４の演算値をバッフア蓄積量として出力する構成とす
る。
バッフア蓄積量計数回路のブロック図である。図１に示
す如く、ＦＩＦＯメモリ１への書込みアドレスポインタ
をバッフア蓄積量の値迄カウントするとキャリアウトし
又１からカウントを始める書込みアドレスポインタカウ
ンタ２のカウント値と、該ＦＩＦＯメモリ１より読出し
アドレスポインタをバッフア蓄積量の値迄カウントする
とキャリアウトし又１からカウントを始める読出しアド
レスポインタカウンタ３とのカウント値との差を差演算
回路４にて演算し、バッフア蓄積量を求めるバッフア蓄
積量計数回路において、該書込みアドレスポインタカウ
ンタ２がオーバフローすると、その時点の差演算回路４
にての演算値を該書込みアドレスポインタカウンタ２に
ロード値としてロードすると共に該読出しアドレスポイ
ンタカウンタ３をリセットするようにし、該差演算回路
４の演算値をバッフア蓄積量として出力する構成とす
る。
【００１６】
【作用】本発明によれば、書込みアドレスポインタカウ
ンタ２がオーバフローすると、その時点の差演算回路４
にての演算値ＷＡＰ−ＲＡＰを該書込みアドレスポイン
タカウンタ２にロード値としてロードすると共に該読出
しアドレスポインタカウンタ３をリセットしカウント値
を０とし両者の相対値は保存した儘、夫々カウントアッ
プするようにし、差演算回路４の演算値をバッフア蓄積
量として出力する。
ンタ２がオーバフローすると、その時点の差演算回路４
にての演算値ＷＡＰ−ＲＡＰを該書込みアドレスポイン
タカウンタ２にロード値としてロードすると共に該読出
しアドレスポインタカウンタ３をリセットしカウント値
を０とし両者の相対値は保存した儘、夫々カウントアッ
プするようにし、差演算回路４の演算値をバッフア蓄積
量として出力する。
【００１７】即ちＲＡＰがＷＡＰより大きくなることが
なくなるので、図１に示す如く、従来は必要であった図
５のＪＫＦＦ５，セレクタ６，Ｐ＋Ｂ演算回路７は不要
となるので、回路規模を小さくすることが出来る。
なくなるので、図１に示す如く、従来は必要であった図
５のＪＫＦＦ５，セレクタ６，Ｐ＋Ｂ演算回路７は不要
となるので、回路規模を小さくすることが出来る。
【００１８】
【実施例】図１は本発明の実施例のバッフア蓄積量計数
回路のブロック図である。図１では、書込みアドレスポ
インタカウンタ２がオーバフローするとキャリアウト信
号を出力しノット回路９０にて反転し、書込みアドレス
ポインタカウンタ２のロード端子に入力し、その時点の
差演算回路４にての演算値ＷＡＰ−ＲＡＰの値をロード
値としてロードし又ノット回路９０の出力を読出しアド
レスポインタカウンタ３のリセット端子に入力しカウン
ト値を０とし両者の相対値は保存した儘、夫々カウント
アップするようにし、差演算回路４の演算値をバッフア
蓄積量として出力する。
回路のブロック図である。図１では、書込みアドレスポ
インタカウンタ２がオーバフローするとキャリアウト信
号を出力しノット回路９０にて反転し、書込みアドレス
ポインタカウンタ２のロード端子に入力し、その時点の
差演算回路４にての演算値ＷＡＰ−ＲＡＰの値をロード
値としてロードし又ノット回路９０の出力を読出しアド
レスポインタカウンタ３のリセット端子に入力しカウン
ト値を０とし両者の相対値は保存した儘、夫々カウント
アップするようにし、差演算回路４の演算値をバッフア
蓄積量として出力する。
【００１９】即ちＲＡＰがＷＡＰより大きくなることが
なくなるので、図１に示す如く、従来は必要であった図
５のＪＫＦＦ５，セレクタ６，Ｐ＋Ｂ演算回路７は不要
となるので、回路規模を小さくすることが出来る。
なくなるので、図１に示す如く、従来は必要であった図
５のＪＫＦＦ５，セレクタ６，Ｐ＋Ｂ演算回路７は不要
となるので、回路規模を小さくすることが出来る。
【００２０】
【発明の効果】以上詳細に説明せる如く本発明によれ
ば、回路規模が小さいバッフア蓄積量計数回路が得られ
る効果がある。
ば、回路規模が小さいバッフア蓄積量計数回路が得られ
る効果がある。
【図１】は本発明の実施例のバッフア蓄積量計数回路の
ブロック図、
ブロック図、
【図２】は１例のクロスポイントセルバッフア型スイッ
チの概要を示すブロック図、
チの概要を示すブロック図、
【図３】は１例のＡＴＭ交換方式の多重・分離部のクロ
スポイントセルバッフア型スイッチの概要を示すブロッ
ク図、
スポイントセルバッフア型スイッチの概要を示すブロッ
ク図、
【図４】は１例のクロスポイントセルバッフア部のブロ
ック図、
ック図、
【図５】は従来例のバッフア蓄積量計数回路のブロック
図である。
図である。
１は先入先出メモリ、２は書込みアドレスポインタカウ
ンタ、３は読出しアドレスポインタカウンタ、４は差演
算回路、５はＪＫフリップフロップ、６はセレクタ、７
はＰ＋Ｂ演算回路、１０はバッフア蓄積量計数回路、２
０〜２３，３０〜３３，４０〜４３，５０〜５３はクロ
スポイントセルバッフア部、６０〜６３は高速入力信号
線、７０〜７３は高速出力信号線、８０，８１は競合制
御部、９０はアドレスルーチング部、９１は書込み制御
部、９２は読出し制御部を示す。
ンタ、３は読出しアドレスポインタカウンタ、４は差演
算回路、５はＪＫフリップフロップ、６はセレクタ、７
はＰ＋Ｂ演算回路、１０はバッフア蓄積量計数回路、２
０〜２３，３０〜３３，４０〜４３，５０〜５３はクロ
スポイントセルバッフア部、６０〜６３は高速入力信号
線、７０〜７３は高速出力信号線、８０，８１は競合制
御部、９０はアドレスルーチング部、９１は書込み制御
部、９２は読出し制御部を示す。
Claims (1)
- 【請求項１】 先入先出メモリ（１）への書込みアドレ
スポインタをバッフア蓄積量の値迄カウントするとキャ
リアウトし又１からカウントを始める書込みアドレスポ
インタカウンタ（２）のカウント値と、該先入先出メモ
リ（１）より読出しアドレスポインタをバッフア蓄積量
の値迄カウントするとキャリアウトし又１からカウント
を始める読出しアドレスポインタカウンタ（３）とのカ
ウント値との差を差演算回路（４）にて演算し、バッフ
ア蓄積量を求めるバッフア蓄積量計数回路において、 該書込みアドレスポインタカウンタ（２）がオーバフロ
ーすると、その時点の差演算回路（４）にての演算値を
該書込みアドレスポインタカウンタ（２）にロード値と
してロードすると共に該読出しアドレスポインタカウン
タ（３）をリセットするようにし、該差演算回路（４）
の演算値をバッフア蓄積量として出力することを特徴と
するバッフア蓄積量計数回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4027602A JPH05227192A (ja) | 1992-02-14 | 1992-02-14 | バッフア蓄積量計数回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4027602A JPH05227192A (ja) | 1992-02-14 | 1992-02-14 | バッフア蓄積量計数回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05227192A true JPH05227192A (ja) | 1993-09-03 |
Family
ID=12225476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4027602A Withdrawn JPH05227192A (ja) | 1992-02-14 | 1992-02-14 | バッフア蓄積量計数回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05227192A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180075403A (ko) * | 2016-12-26 | 2018-07-04 | 르네사스 일렉트로닉스 가부시키가이샤 | 데이터 전송 장치 및 데이터 전송 방법 |
-
1992
- 1992-02-14 JP JP4027602A patent/JPH05227192A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180075403A (ko) * | 2016-12-26 | 2018-07-04 | 르네사스 일렉트로닉스 가부시키가이샤 | 데이터 전송 장치 및 데이터 전송 방법 |
| JP2018105958A (ja) * | 2016-12-26 | 2018-07-05 | ルネサスエレクトロニクス株式会社 | データ転送装置およびデータ転送方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1291806C (en) | Switching system and method of construction thereof | |
| US5774453A (en) | Input/output buffer type ATM switch | |
| EP0385429A2 (en) | Self-routing switching system having dual self-routing switch module network structure | |
| JPH1117708A (ja) | Ａｔｍスイッチシステムの入力バッファ制御装置及び論理バッファサイズ決定方法 | |
| JPH1141258A (ja) | Ａｔｍスイッチシステムの入力許容値設定方法 | |
| JPH07202942A (ja) | パケット交換機 | |
| EP0778719B1 (en) | Multi-stage message channel switch | |
| KR100216371B1 (ko) | 고장 감내형 대용량 ATM 스위치 및 2nXn 다중화스위치에서의 셀프라우팅 방법 | |
| US6002666A (en) | Traffic shaping apparatus with content addressable memory | |
| JP2628701B2 (ja) | 優先順位付き情報パケット用交換装置 | |
| KR19980084053A (ko) | 2 n X n 다중화 스위치 구조 | |
| US6349101B1 (en) | Cell buffer circuit for an ATM cells to SDH-based data conversion system | |
| JPH05227192A (ja) | バッフア蓄積量計数回路 | |
| JP2725475B2 (ja) | セル交換装置のバッファ回路 | |
| JP2899609B2 (ja) | セル送出装置 | |
| JPH0364228A (ja) | Ａｔｍ階層バッファメモリの構成法 | |
| JPH06224932A (ja) | パケット変換装置 | |
| GB2306076A (en) | ATM network switch | |
| JP2802400B2 (ja) | 回線切換方式 | |
| JP3887747B2 (ja) | 信号断検出装置及び信号断検出方法 | |
| JPH06284453A (ja) | Ａｔｍセルスイッチ | |
| JPH0496546A (ja) | 待ち行列バッファ構成方式 | |
| JPH04369139A (ja) | Ａｔｍトラヒック制御方式 | |
| JPH06244858A (ja) | Ａｔｍ網のバッファ閾値制御システム | |
| JPH1168776A (ja) | シェーピング装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |