JPH06244858A - Ａｔｍ網のバッファ閾値制御システム - Google Patents
Ａｔｍ網のバッファ閾値制御システムInfo
- Publication number
- JPH06244858A JPH06244858A JP2414093A JP2414093A JPH06244858A JP H06244858 A JPH06244858 A JP H06244858A JP 2414093 A JP2414093 A JP 2414093A JP 2414093 A JP2414093 A JP 2414093A JP H06244858 A JPH06244858 A JP H06244858A
- Authority
- JP
- Japan
- Prior art keywords
- atm
- buffer
- threshold value
- cell
- queue length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【目的】 本発明はＡＴＭ網のバッファ閾値制御システ
ムに関し、高品質ＡＴＭセルの廃棄をなるべく少なくす
ることができるＡＴＭ網のバッファ閾値制御システムを
提供することを目的としている。 【構成】 到着したＡＴＭセルを蓄積するバッファ１０
と、該バッファ１０のキュー長を測定するキュー長測定
手段１１と、該キュー長測定手段１１の出力と別途入力
される閾値とを比較する比較手段１２と、該比較手段１
２の比較結果に応じてバッファ１０に到着するＡＴＭセ
ルの廃棄制御を行うセル廃棄手段１３と、信号メッセー
ジから与えられる情報を基に、１つの呼を受付ける毎に
最適な閾値を前記比較手段１２に与える制御部２０とに
より構成される。
ムに関し、高品質ＡＴＭセルの廃棄をなるべく少なくす
ることができるＡＴＭ網のバッファ閾値制御システムを
提供することを目的としている。 【構成】 到着したＡＴＭセルを蓄積するバッファ１０
と、該バッファ１０のキュー長を測定するキュー長測定
手段１１と、該キュー長測定手段１１の出力と別途入力
される閾値とを比較する比較手段１２と、該比較手段１
２の比較結果に応じてバッファ１０に到着するＡＴＭセ
ルの廃棄制御を行うセル廃棄手段１３と、信号メッセー
ジから与えられる情報を基に、１つの呼を受付ける毎に
最適な閾値を前記比較手段１２に与える制御部２０とに
より構成される。
Description
【０００１】
【産業上の利用分野】本発明はＡＴＭ網のバッファ閾値
制御システムに関する。近年、ＡＴＭ網を用いた交換シ
ステムが各メーカで開発が精力的に行われるようになっ
てきた。しかしながら、ＡＴＭ網は非同期の交換システ
ムで、しかもあらゆる種類のデータを同時に処理でき
る。そこで、音声等のような比較的低品質のセルと、デ
ータ乃至は動画のような高品質のセルとを全く同等に扱
うことはできないことから、セルの廃棄にもそれ相当の
制御が必要となってくる。
制御システムに関する。近年、ＡＴＭ網を用いた交換シ
ステムが各メーカで開発が精力的に行われるようになっ
てきた。しかしながら、ＡＴＭ網は非同期の交換システ
ムで、しかもあらゆる種類のデータを同時に処理でき
る。そこで、音声等のような比較的低品質のセルと、デ
ータ乃至は動画のような高品質のセルとを全く同等に扱
うことはできないことから、セルの廃棄にもそれ相当の
制御が必要となってくる。
【０００２】
【従来の技術】図４は２×２のＡＴＭスイッチの概念図
である。図において、１，２はそれぞれＡＴＭセルを受
けるセレクタ、３，４は各セレクタ１，２の出力を受け
るＦＩＦＯ（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ）
バッファ（以下単にバッファという）である。セレクタ
１，２はＡＴＭセルのＶＣＩビットを参照して、それぞ
れの方路に振り分ける。このようにして、各セレクタ
１，２の出力はバッファ３，４に蓄積され、一定の手順
に従って、順次ＦＩＦＯ形式でデータ線上に出力され
る。実際のＡＴＭ交換機は、図に示すようなＡＴＭスイ
ッチユニットがマトリクス上に複数配置されて構成され
る。
である。図において、１，２はそれぞれＡＴＭセルを受
けるセレクタ、３，４は各セレクタ１，２の出力を受け
るＦＩＦＯ（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ）
バッファ（以下単にバッファという）である。セレクタ
１，２はＡＴＭセルのＶＣＩビットを参照して、それぞ
れの方路に振り分ける。このようにして、各セレクタ
１，２の出力はバッファ３，４に蓄積され、一定の手順
に従って、順次ＦＩＦＯ形式でデータ線上に出力され
る。実際のＡＴＭ交換機は、図に示すようなＡＴＭスイ
ッチユニットがマトリクス上に複数配置されて構成され
る。
【０００３】この種のＡＴＭスイッチでは、バッファ
３，４が待たされている時に、ＡＴＭセルがどんどん到
着すると、そのうちあふれてしまう。そこで、図５に示
すように、バッファに閾値ＴＨを設けておき、バッファ
に蓄積されているＡＴＭセルの数（キュー長）がこの閾
値ＴＨを越えたら、廃棄するようになっている。
３，４が待たされている時に、ＡＴＭセルがどんどん到
着すると、そのうちあふれてしまう。そこで、図５に示
すように、バッファに閾値ＴＨを設けておき、バッファ
に蓄積されているＡＴＭセルの数（キュー長）がこの閾
値ＴＨを越えたら、廃棄するようになっている。
【０００４】
【発明が解決しようとする課題】前述した従来のＡＴＭ
スイッチにおいて、バッファに到着するＡＴＭセルは音
声信号のようにある程度セルが廃棄されてもよいもの
（低品質）から、動画やデータのように、セルが廃棄さ
れると困るもの（高品質）とが混合されて入ってくる。
従って、高品質のＡＴＭセルが到着する時に、閾値ＴＨ
を小さくしておくと、セルが廃棄されるおそれがある。
このため、閾値ＴＨを大きくしておくと、低品質データ
が多量に入ってきた時、そのままバッファに蓄積され、
その後に到着する高品質セルが廃棄されるという問題が
生じる。
スイッチにおいて、バッファに到着するＡＴＭセルは音
声信号のようにある程度セルが廃棄されてもよいもの
（低品質）から、動画やデータのように、セルが廃棄さ
れると困るもの（高品質）とが混合されて入ってくる。
従って、高品質のＡＴＭセルが到着する時に、閾値ＴＨ
を小さくしておくと、セルが廃棄されるおそれがある。
このため、閾値ＴＨを大きくしておくと、低品質データ
が多量に入ってきた時、そのままバッファに蓄積され、
その後に到着する高品質セルが廃棄されるという問題が
生じる。
【０００５】本発明はこのような課題に鑑みてなされた
ものであって、高品質ＡＴＭセルの廃棄をなるべく少な
くすることができるＡＴＭ網のバッファ閾値制御システ
ムを提供することを目的としている。
ものであって、高品質ＡＴＭセルの廃棄をなるべく少な
くすることができるＡＴＭ網のバッファ閾値制御システ
ムを提供することを目的としている。
【０００６】
【課題を解決するための手段】図１は本発明の原理ブロ
ック図である。図において、１０は到着したＡＴＭセル
を蓄積するバッファ、１１は該バッファ１０のキュー長
（ＡＴＭセル数）を測定するキュー長測定手段、１２は
該キュー長測定手段１１の出力と別途入力される閾値と
を比較する比較手段、１３は該比較手段１２の比較結果
に応じてバッファ１０に到着するＡＴＭセルの廃棄制御
を行うセル廃棄手段、２０は信号メッセージから与えら
れる情報を基に、１つの呼を受付ける毎に最適なキュー
長閾値を前記比較手段１２に与える制御部である。
ック図である。図において、１０は到着したＡＴＭセル
を蓄積するバッファ、１１は該バッファ１０のキュー長
（ＡＴＭセル数）を測定するキュー長測定手段、１２は
該キュー長測定手段１１の出力と別途入力される閾値と
を比較する比較手段、１３は該比較手段１２の比較結果
に応じてバッファ１０に到着するＡＴＭセルの廃棄制御
を行うセル廃棄手段、２０は信号メッセージから与えら
れる情報を基に、１つの呼を受付ける毎に最適なキュー
長閾値を前記比較手段１２に与える制御部である。
【０００７】
【作用】前記制御部２０から与えられるキュー長の閾値
により、高品質クラスのＡＴＭセルが到着した時には、
バッファ１０に空きがある限り、そのセルを蓄積する
が、低品質クラスのＡＴＭセルが到着した時には、キュ
ー長が閾値を越えているならば、セル廃棄手段１３によ
りそのＡＴＭセルを廃棄する。更に、呼受付け制御時に
申告されたパラメータを基に、低品質クラスのセルの割
合が多くなるにつれて、前記制御部２０は閾値を小さく
するように閾値を設定する。このような処理を行うこと
により、高品質ＡＴＭセルの廃棄をなるべく少なくする
ことができる。
により、高品質クラスのＡＴＭセルが到着した時には、
バッファ１０に空きがある限り、そのセルを蓄積する
が、低品質クラスのＡＴＭセルが到着した時には、キュ
ー長が閾値を越えているならば、セル廃棄手段１３によ
りそのＡＴＭセルを廃棄する。更に、呼受付け制御時に
申告されたパラメータを基に、低品質クラスのセルの割
合が多くなるにつれて、前記制御部２０は閾値を小さく
するように閾値を設定する。このような処理を行うこと
により、高品質ＡＴＭセルの廃棄をなるべく少なくする
ことができる。
【０００８】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図２は本発明の一実施例を示す構成ブロッ
ク図である。図１と同一のものは、同一の符号を付して
示す。図において、制御部２０は、信号メッセージを受
けてＣＬＰ（セルロス・プライオリティ・ビット）を検
出するＣＬＰ検出部２１と、該ＣＬＰ検出部２１の出力
を受けて閾値制御を行うＣＰＵ２２と、該ＣＰＵ２２と
接続されるメモリ２３から構成されている。２３ａはメ
モリ２３内に設けられた閾値テーブルである。その他の
構成は、図１と同じである。このように構成されたシス
テムの動作を説明すれば、以下のとおりである。
に説明する。図２は本発明の一実施例を示す構成ブロッ
ク図である。図１と同一のものは、同一の符号を付して
示す。図において、制御部２０は、信号メッセージを受
けてＣＬＰ（セルロス・プライオリティ・ビット）を検
出するＣＬＰ検出部２１と、該ＣＬＰ検出部２１の出力
を受けて閾値制御を行うＣＰＵ２２と、該ＣＰＵ２２と
接続されるメモリ２３から構成されている。２３ａはメ
モリ２３内に設けられた閾値テーブルである。その他の
構成は、図１と同じである。このように構成されたシス
テムの動作を説明すれば、以下のとおりである。
【０００９】入力ラインからはＡＴＭセルと信号メッセ
ージが入力される。ＣＬＰ検出部２１は、信号メッセー
ジを受けてＣＬＰビットを検出し、“１”であるか
“０”であるかをセル毎に検出する。例えばＣＬＰビッ
トが“１”の場合には、廃棄されてもようセル、“０”
の場合には廃棄されたら困るセルであるというように、
予め決められている。
ージが入力される。ＣＬＰ検出部２１は、信号メッセー
ジを受けてＣＬＰビットを検出し、“１”であるか
“０”であるかをセル毎に検出する。例えばＣＬＰビッ
トが“１”の場合には、廃棄されてもようセル、“０”
の場合には廃棄されたら困るセルであるというように、
予め決められている。
【００１０】ＣＬＰ検出部２１はＡＴＭセル毎にＣＬＰ
ビットの値を検出してＣＰＵ２２に通知する。ＣＰＵ２
２は、１つの呼毎にＣＬＰビットの“１”の数と“０”
の数を合計する。そして、“１”の数と“０”の数の割
合に応じて、閾値テーブル２３ａを参照する。該閾値テ
ーブル２３ａには、ＣＬＰビットの“１”の数と“０”
の数の割合に応じた閾値が書き込まれている。
ビットの値を検出してＣＰＵ２２に通知する。ＣＰＵ２
２は、１つの呼毎にＣＬＰビットの“１”の数と“０”
の数を合計する。そして、“１”の数と“０”の数の割
合に応じて、閾値テーブル２３ａを参照する。該閾値テ
ーブル２３ａには、ＣＬＰビットの“１”の数と“０”
の数の割合に応じた閾値が書き込まれている。
【００１１】ＣＰＵ２２は閾値テーブル２３ａから対応
する閾値を読出してキュー長閾値として比較手段１２の
入力に与える。このような構成をとることにより、呼毎
に最適な閾値が求まる。従って、本発明によれば低品質
クラスのＡＴＭセルが多く到着する場合には、閾値を小
さくなるようにし、高品質クラスのＡＴＭセルが多く到
着する場合には、閾値を大きくするようにする。従っ
て、高品質ＡＴＭセルの廃棄をなるべく少なくすること
ができる。
する閾値を読出してキュー長閾値として比較手段１２の
入力に与える。このような構成をとることにより、呼毎
に最適な閾値が求まる。従って、本発明によれば低品質
クラスのＡＴＭセルが多く到着する場合には、閾値を小
さくなるようにし、高品質クラスのＡＴＭセルが多く到
着する場合には、閾値を大きくするようにする。従っ
て、高品質ＡＴＭセルの廃棄をなるべく少なくすること
ができる。
【００１２】なお、制御部２０は最初の閾値として呼受
付制御時に申告された値を最初の閾値として比較手段１
２に与える。この閾値の初期値としては、例えばバッフ
ァ１０のセル長の１／２程度の値に設定される。そし
て、低品質クラスのＡＴＭセルの割合が多くなるにつれ
て、閾値は徐々に小さくされ、低品質クラスのＡＴＭセ
ルを廃棄するようにする。
付制御時に申告された値を最初の閾値として比較手段１
２に与える。この閾値の初期値としては、例えばバッフ
ァ１０のセル長の１／２程度の値に設定される。そし
て、低品質クラスのＡＴＭセルの割合が多くなるにつれ
て、閾値は徐々に小さくされ、低品質クラスのＡＴＭセ
ルを廃棄するようにする。
【００１３】図３は本発明の他の実施例を示す構成ブロ
ック図である。図１と同一のものは、同一の符号を付し
て示す。図において、３０は到着セルのＣＬＰビットを
検出するＣＬＰ検出手段、３１は該ＣＬＰ検出手段３０
の出力を受けて、一定期間毎に到着するセル数をクラス
毎に観測し、その結果に応じてキュー長閾値をダイナミ
ックに変更する品質別到着頻度測定手段である。３２は
閾値を保持する閾値レジスタで、その出力は比較手段１
２の一方の入力に入っている。３３は信号メッセージを
受けて、最初のキュー長閾値を初期値として閾値レジス
タ３２に設定するＣＰＵである。その他の構成は、図１
と同じである。このように、構成されたシステムの動作
を説明すれば、以下のとおりである。
ック図である。図１と同一のものは、同一の符号を付し
て示す。図において、３０は到着セルのＣＬＰビットを
検出するＣＬＰ検出手段、３１は該ＣＬＰ検出手段３０
の出力を受けて、一定期間毎に到着するセル数をクラス
毎に観測し、その結果に応じてキュー長閾値をダイナミ
ックに変更する品質別到着頻度測定手段である。３２は
閾値を保持する閾値レジスタで、その出力は比較手段１
２の一方の入力に入っている。３３は信号メッセージを
受けて、最初のキュー長閾値を初期値として閾値レジス
タ３２に設定するＣＰＵである。その他の構成は、図１
と同じである。このように、構成されたシステムの動作
を説明すれば、以下のとおりである。
【００１４】最初の呼受付時に、ＣＰＵ３３は信号メッ
セージから与えられるキュー長閾値の初期値を閾値レジ
スタ３２に保持する。初期値としては、例えばキュー長
の１／２程度が用いられる。品質別到着頻度測定手段３
１は、高品質クラスのＡＴＭが到着した時には、バッフ
ァ１０に空きがある限りそのＡＴＭセルを蓄積するが、
低品質クラスのＡＴＭセルが到着した時にはキュー長が
閾値を越えているならそのＡＴＭセルをセル廃棄手段１
３により廃棄する。また、一定期間に到着するセル数を
品質クラス毎の観測結果を基に、クラス毎のセル到着率
を把握し、低品質クラスのＡＴＭセルの到着率の割合が
多くなるにつれて、その閾値を小さくし、高品質クラス
のＡＴＭセルの到着率の割合が多くなるにつれて、その
閾値を大きくするようにして、使用状況に応じてキュー
長閾値をダイナミックに変化させる。
セージから与えられるキュー長閾値の初期値を閾値レジ
スタ３２に保持する。初期値としては、例えばキュー長
の１／２程度が用いられる。品質別到着頻度測定手段３
１は、高品質クラスのＡＴＭが到着した時には、バッフ
ァ１０に空きがある限りそのＡＴＭセルを蓄積するが、
低品質クラスのＡＴＭセルが到着した時にはキュー長が
閾値を越えているならそのＡＴＭセルをセル廃棄手段１
３により廃棄する。また、一定期間に到着するセル数を
品質クラス毎の観測結果を基に、クラス毎のセル到着率
を把握し、低品質クラスのＡＴＭセルの到着率の割合が
多くなるにつれて、その閾値を小さくし、高品質クラス
のＡＴＭセルの到着率の割合が多くなるにつれて、その
閾値を大きくするようにして、使用状況に応じてキュー
長閾値をダイナミックに変化させる。
【００１５】例えば、今キュー長の閾値が最初５０であ
ったものとする。その後の呼受付時に、品質別到着頻度
測定手段３１は、一定期間毎にＣＬＰ検出手段３０から
のＣＬＰ信号を受信して、ビット“１”のＣＬＰが多く
なった時には、前記閾値５０を１だけ減じて４９にす
る。逆に、ビット“０”のＣＬＰが多くなった時には、
閾値５０に１を加算して５１にする。このように、一定
期間毎にキュー閾値を１だけ減じ、または１だけ加算す
る操作をダイナミックに行なうようにする。このような
動作により、キュー長閾値がダイナミックに変化する結
果、その時の呼の状態に応じた最適なキュー長閾値を設
定することができ、高品質クラスのＡＴＭセルの廃棄を
減らすことができる。
ったものとする。その後の呼受付時に、品質別到着頻度
測定手段３１は、一定期間毎にＣＬＰ検出手段３０から
のＣＬＰ信号を受信して、ビット“１”のＣＬＰが多く
なった時には、前記閾値５０を１だけ減じて４９にす
る。逆に、ビット“０”のＣＬＰが多くなった時には、
閾値５０に１を加算して５１にする。このように、一定
期間毎にキュー閾値を１だけ減じ、または１だけ加算す
る操作をダイナミックに行なうようにする。このような
動作により、キュー長閾値がダイナミックに変化する結
果、その時の呼の状態に応じた最適なキュー長閾値を設
定することができ、高品質クラスのＡＴＭセルの廃棄を
減らすことができる。
【００１６】
【発明の効果】以上、詳細に説明したように、本発明に
よれば高品質ＡＴＭセルの廃棄をなるべく少なくするこ
とができるＡＴＭ網のバッファ閾値制御システムを提供
することができ、実用上の効果が大きい。
よれば高品質ＡＴＭセルの廃棄をなるべく少なくするこ
とができるＡＴＭ網のバッファ閾値制御システムを提供
することができ、実用上の効果が大きい。
【図１】本発明の原理ブロック図である。
【図２】本発明の一実施例を示す構成ブロック図であ
る。
る。
【図３】本発明の他の実施例を示す構成ブロック図であ
る。
る。
【図４】２×２のＡＴＭセルスイッチの概念図である。
【図５】ＦＩＦＯバッファの動作概念図である。
１０ バッファ １１ キュー長測定手段 １２ 比較手段 １３ セル廃棄手段 ２０ 制御部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 江崎 裕 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 武智 竜一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (5)
- 【請求項１】 到着したＡＴＭセルを蓄積するバッファ
（１０）と、 該バッファ（１０）のキュー長を測定するキュー長測定
手段（１１）と、 該キュー長測定手段（１１）の出力と別途入力される閾
値とを比較する比較手段（１２）と、 該比較手段（１２）の比較結果に応じてバッファ（１
０）に到着するＡＴＭセルの廃棄制御を行うセル廃棄手
段（１３）と、 信号メッセージから与えられる情報を基に、１つの呼を
受付ける毎に最適な閾値を前記比較手段（１２）に与え
る制御部（２０）とにより構成されたＡＴＭ網のバッフ
ァ閾値制御システム。 - 【請求項２】 前記制御部（２０）から与えられるキュ
ー長の閾値により、高品質クラスのＡＴＭセルが到着し
た時には、バッファ（１０）に空きがある限り、そのセ
ルを蓄積するが、低品質クラスのＡＴＭセルが到着した
時には、キュー長が閾値を越えているならば、セル廃棄
手段（１３）によりそのＡＴＭセルを廃棄し、更に、呼
受付け制御時に申告されたパラメータを基に、低品質ク
ラスのセルの割合が多くなるにつれて、前記制御部（２
０）は閾値を小さくするようにしたことを特徴とする請
求項１記載のＡＴＭ網のバッファ閾値制御システム。 - 【請求項３】 前記制御部（２０）は、信号メッセージ
のＣＬＰビットを検出して、その値が“１”の数と
“０”の数の合計を求め、その合計に応じた閾値が格納
されている閾値テーブル（２３ａ）から基準閾値を読出
し、比較手段（１２）に閾値として与えるようにしたこ
とを特徴とする請求項２記載のＡＴＭ網のバッファ閾値
制御システム。 - 【請求項４】 到着したＡＴＭセルを蓄積するバッファ
（１０）と、 該バッファ（１０）のキュー長を測定するキュー長測定
手段（１１）と、 該キュー長測定手段（１１）の出力と別途入力される閾
値とを比較する比較手段（１２）と、 該比較手段（１２）の比較結果に応じてバッファ（１
０）に到着するＡＴＭセルの廃棄制御を行うセル廃棄手
段（１３）と、 到着セルのＣＬＰビットを検出するＣＬＰ検出手段（３
０）と、 該ＣＬＰ検出手段（３０）の出力を受けて、一定期間毎
に到着するセル数をクラス毎に観測し、その結果に応じ
てキュー長閾値をダイナミックに変更する品質別到着頻
度測定手段（３１）とにより構成されたＡＴＭ網のバッ
ファ閾値制御システム。 - 【請求項５】 前記品質別到着頻度測定手段（３１）
は、高品質クラスのＡＴＭが到着した時には、バッファ
（１０）に空きがある限りそのＡＴＭセルを蓄積する
が、低品質クラスのＡＴＭセルが到着した時にはキュー
長が閾値を越えているならそのＡＴＭセルをセル廃棄手
段（１３）により廃棄し、 一定期間に到着するセル数を品質クラス毎の観測結果を
基に、クラス毎のセル到着率を把握し、 低品質クラスのＡＴＭセルの到着率の割合が多くなるに
つれて、その閾値を小さくし、高品質クラスのＡＴＭセ
ルの到着率の割合が多くなるにつれて、その閾値を大き
くするようにして、使用状況に応じてキュー長閾値をダ
イナミックに変化させるようにしたことを特徴とする請
求項４記載のＡＴＭ網のバッファ閾値制御システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2414093A JP3154854B2 (ja) | 1993-02-12 | 1993-02-12 | Ａｔｍ網のバッファ閾値制御システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2414093A JP3154854B2 (ja) | 1993-02-12 | 1993-02-12 | Ａｔｍ網のバッファ閾値制御システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06244858A true JPH06244858A (ja) | 1994-09-02 |
| JP3154854B2 JP3154854B2 (ja) | 2001-04-09 |
Family
ID=12130020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2414093A Expired - Fee Related JP3154854B2 (ja) | 1993-02-12 | 1993-02-12 | Ａｔｍ網のバッファ閾値制御システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3154854B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5959991A (en) * | 1995-10-16 | 1999-09-28 | Hitachi, Ltd. | Cell loss priority control method for ATM switch and ATM switch controlled by the method |
| WO2001001634A1 (fr) * | 1999-06-24 | 2001-01-04 | Fujitsu Limited | Gestionnaire de canal virtuel dynamique |
| KR20010058256A (ko) * | 1999-12-27 | 2001-07-05 | 오길록 | 두개의 임계치를 갖는 패킷 폐기 알고리즘을 이용한 망수율 개선 방법 및 그 제어 장치 |
-
1993
- 1993-02-12 JP JP2414093A patent/JP3154854B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5959991A (en) * | 1995-10-16 | 1999-09-28 | Hitachi, Ltd. | Cell loss priority control method for ATM switch and ATM switch controlled by the method |
| WO2001001634A1 (fr) * | 1999-06-24 | 2001-01-04 | Fujitsu Limited | Gestionnaire de canal virtuel dynamique |
| US7058061B2 (en) | 1999-06-24 | 2006-06-06 | Fujitsu Limited | Dynamic virtual channel management apparatus |
| KR20010058256A (ko) * | 1999-12-27 | 2001-07-05 | 오길록 | 두개의 임계치를 갖는 패킷 폐기 알고리즘을 이용한 망수율 개선 방법 및 그 제어 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3154854B2 (ja) | 2001-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5412648A (en) | Packet switching system for forwarding packets from input buffers using idle/busy status of output buffers | |
| US6625121B1 (en) | Dynamically delisting and relisting multicast destinations in a network switching node | |
| US5822540A (en) | Method and apparatus for discarding frames in a communications device | |
| US7260104B2 (en) | Deferred queuing in a buffered switch | |
| JPH08511142A (ja) | 情報ネットワーク用の選択的混雑制御機構 | |
| JPH10327171A (ja) | キュー管理システム | |
| KR100258157B1 (ko) | 가상 회로의 우선 순위 제어 방법 및 그 장치 | |
| JPH02234543A (ja) | デイジタル交換装置、メツセージ・コンバイニング・スイツチ及びその動作方法 | |
| JPH1132055A (ja) | バッファ制御装置及びバッファ制御方法 | |
| CA2361655C (en) | Apparatus and method for limiting data bursts in atm switch utilizing shared bus | |
| US20040202178A1 (en) | Packet switching apparatus | |
| US6747954B1 (en) | Asynchronous transfer mode switch providing pollstate status information | |
| JP3154854B2 (ja) | Ａｔｍ網のバッファ閾値制御システム | |
| EP0870415B1 (en) | Switching apparatus | |
| JPH10322347A (ja) | ネットワーク通信装置 | |
| US6445708B1 (en) | ATM switch with VC priority buffers | |
| JP2756766B2 (ja) | セル優先処理装置 | |
| US6226298B1 (en) | Method and apparatus for detecting disabled physical devices and deleting undeliverable cells | |
| JP3039840B2 (ja) | バーチャルチャネル多重化装置 | |
| JPH0697958A (ja) | セル転送品質制御方法 | |
| JPH04369139A (ja) | Ａｔｍトラヒック制御方式 | |
| JP2899609B2 (ja) | セル送出装置 | |
| JP2768587B2 (ja) | パケット集線装置 | |
| JPH1168776A (ja) | シェーピング装置 | |
| JP2003298601A (ja) | パケット並替装置、オーバーフロー処理方法、プログラム、及び記憶媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010116 |
|
| LAPS | Cancellation because of no payment of annual fees |