JPH1117708A - Ａｔｍスイッチシステムの入力バッファ制御装置及び論理バッファサイズ決定方法 - Google Patents
Ａｔｍスイッチシステムの入力バッファ制御装置及び論理バッファサイズ決定方法Info
- Publication number
- JPH1117708A JPH1117708A JP16331998A JP16331998A JPH1117708A JP H1117708 A JPH1117708 A JP H1117708A JP 16331998 A JP16331998 A JP 16331998A JP 16331998 A JP16331998 A JP 16331998A JP H1117708 A JPH1117708 A JP H1117708A
- Authority
- JP
- Japan
- Prior art keywords
- size
- buffer
- logical
- logical buffer
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/50—Circuit switching systems, i.e. systems in which the path is physically permanent during the communication
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/50—Overload detection or protection within a single switching element
- H04L49/505—Corrective measures
- H04L49/506—Backpressure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
- H04L49/255—Control mechanisms for ATM switching fabrics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3018—Input queuing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/40—Network security protocols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5651—Priority, marking, classes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5681—Buffer or queue management
- H04L2012/5682—Threshold; Watermark
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【課題】 特定優先順位のセルが多数入力されることが
あると、他の優先順位を持つ論理バッファには空きの部
分が生じる一方、特定優先順位を持つ論理バッファでは
バッファ容量が不足することになり、セルの損失が多く
なる。 【解決手段】 周期的に決定される論理バッファのサイ
ズをルーティングテーブル素子２１に送り、入力バッフ
ァ２２内の論理バッファサイズを動的に変化させる事に
よってセル損失率を下げる。論理バッファのサイズ信号
を作る入力バッファ制御装置２４は、逆方向圧力信号の
発生数を計数する逆方向圧力信号計数部２５と、この逆
方向圧力信号計数部及びルーティングテーブル素子から
受信される情報を利用して論理バッファの割当サイズを
計算する演算部２６と、ルーティングテーブル素子に送
る論理バッファのサイズ制御信号を生成する制御信号生
成部２７から成る。
あると、他の優先順位を持つ論理バッファには空きの部
分が生じる一方、特定優先順位を持つ論理バッファでは
バッファ容量が不足することになり、セルの損失が多く
なる。 【解決手段】 周期的に決定される論理バッファのサイ
ズをルーティングテーブル素子２１に送り、入力バッフ
ァ２２内の論理バッファサイズを動的に変化させる事に
よってセル損失率を下げる。論理バッファのサイズ信号
を作る入力バッファ制御装置２４は、逆方向圧力信号の
発生数を計数する逆方向圧力信号計数部２５と、この逆
方向圧力信号計数部及びルーティングテーブル素子から
受信される情報を利用して論理バッファの割当サイズを
計算する演算部２６と、ルーティングテーブル素子に送
る論理バッファのサイズ制御信号を生成する制御信号生
成部２７から成る。
Description
【０００１】
【発明の属する技術分野】本発明は、ＡＴＭスイッチシ
ステムに係り、特に、逆方向圧力（Back-pressure）信
号を利用しスイッチングシステムのセル入力を制御する
入力バッファリング（Input Buffering）方式としたス
イッチングシステムの入力バッファ制御装置（Input Bu
ffer Controller）及び論理バッファサイズ決定アルゴ
リズムに関する。
ステムに係り、特に、逆方向圧力（Back-pressure）信
号を利用しスイッチングシステムのセル入力を制御する
入力バッファリング（Input Buffering）方式としたス
イッチングシステムの入力バッファ制御装置（Input Bu
ffer Controller）及び論理バッファサイズ決定アルゴ
リズムに関する。
【０００２】
【従来の技術】図１は、入力バッファリング方式を用い
たＮ×Ｎ入力バッファスイッチングシステムの構造を表
す。該スイッチングシステムは、出力ポートの情報を利
用して入力されたＡＴＭセルにルーティングタグ（rout
ing tag）を付けるルーティングテーブル素子（Routing
table element）１、入力セルを貯蔵する入力バッファ
（input buffer）２、ルーティングタグを利用した入力
ポート（input port）と出力ポート（output port）と
の間のセル伝達機能を有するスイッチング素子（Switch
ing Element）３で構成される。
たＮ×Ｎ入力バッファスイッチングシステムの構造を表
す。該スイッチングシステムは、出力ポートの情報を利
用して入力されたＡＴＭセルにルーティングタグ（rout
ing tag）を付けるルーティングテーブル素子（Routing
table element）１、入力セルを貯蔵する入力バッファ
（input buffer）２、ルーティングタグを利用した入力
ポート（input port）と出力ポート（output port）と
の間のセル伝達機能を有するスイッチング素子（Switch
ing Element）３で構成される。
【０００３】ルーティングテーブル素子１と入力バッフ
ァ２は、スイッチング素子３の各入力ポートごとに１つ
ずつ要求され、スイッチング素子３は、１つの単位スイ
ッチ、或いは多数の単位スイッチに構成できる。
ァ２は、スイッチング素子３の各入力ポートごとに１つ
ずつ要求され、スイッチング素子３は、１つの単位スイ
ッチ、或いは多数の単位スイッチに構成できる。
【０００４】このようなスイッチングシステムにおい
て、入力セルはまずルーティングテーブル素子１に送ら
れ、ルーティングテーブル素子１は、入力セルのクラス
によって入力バッファ２内の該当する論理バッファに入
力セルを貯蔵する。通常のスイッチングシステムでは、
入力セルの各クラスに該当するＰ個の優先順位（priori
ty）を支援するために１つの入力バッファをＰ個の論理
バッファに分けて使用する。また、各優先順位に該当す
る論理バッファの長さをルーティングテーブル素子で定
める事ができる。
て、入力セルはまずルーティングテーブル素子１に送ら
れ、ルーティングテーブル素子１は、入力セルのクラス
によって入力バッファ２内の該当する論理バッファに入
力セルを貯蔵する。通常のスイッチングシステムでは、
入力セルの各クラスに該当するＰ個の優先順位（priori
ty）を支援するために１つの入力バッファをＰ個の論理
バッファに分けて使用する。また、各優先順位に該当す
る論理バッファの長さをルーティングテーブル素子で定
める事ができる。
【０００５】このように貯蔵されたセルは、優先順位に
基づく先入先出（First In First Out：ＦＩＦＯ）方式
により各論理バッファからルーティングテーブル素子１
に送られる。ルーティングテーブル素子１に送られたセ
ルは、その出力ポート情報を利用してスイッチング素子
３の経路情報を作ることでタグを付され、スイッチング
素子３でスイッチングされてゆくセルの経路（path）が
先に決定される。ルーティングテーブル素子１によって
タグが付けられたセルは、スイッチング素子３を経て出
力ポートに伝達される。
基づく先入先出（First In First Out：ＦＩＦＯ）方式
により各論理バッファからルーティングテーブル素子１
に送られる。ルーティングテーブル素子１に送られたセ
ルは、その出力ポート情報を利用してスイッチング素子
３の経路情報を作ることでタグを付され、スイッチング
素子３でスイッチングされてゆくセルの経路（path）が
先に決定される。ルーティングテーブル素子１によって
タグが付けられたセルは、スイッチング素子３を経て出
力ポートに伝達される。
【０００６】Ｐ個の論理バッファにおいて１つのセルを
ルーティングテーブル素子１に送る方式は、Ｐ個の論理
バッファで最も優先順位の高い論理バッファから順に、
セルが貯蔵されているかを調査することによるが、この
ときに、調査した論理バッファに送るべきセルがあれ
ば、調査した論理バッファに対応する逆方向圧力信号が
あるのかを調査する。
ルーティングテーブル素子１に送る方式は、Ｐ個の論理
バッファで最も優先順位の高い論理バッファから順に、
セルが貯蔵されているかを調査することによるが、この
ときに、調査した論理バッファに送るべきセルがあれ
ば、調査した論理バッファに対応する逆方向圧力信号が
あるのかを調査する。
【０００７】スイッチング素子３は各入力ポートごと
に、共有バッファ（buffer pool）に存在するセルの優
先順位と、各優先順位のセル数とのテーブルを持つ。そ
して、同じ優先順位を持つセルが同じ入力ポートに伝送
される場合には、各セル間の衝突が発生する可能性があ
るので、これを防ぐために逆方向圧力信号が使用され
る。
に、共有バッファ（buffer pool）に存在するセルの優
先順位と、各優先順位のセル数とのテーブルを持つ。そ
して、同じ優先順位を持つセルが同じ入力ポートに伝送
される場合には、各セル間の衝突が発生する可能性があ
るので、これを防ぐために逆方向圧力信号が使用され
る。
【０００８】すなわち、逆方向圧力信号がないことを確
認したうえでセルを入力バッファ２から読み取りルーテ
ィングテーブル素子１を経てスイッチング素子３に送
り、逆方向圧力信号がある場合は、次の優先順位の論理
バッファについて貯蔵されたセルがあるか、そしてその
論理バッファに対応する逆方向圧力信号があるかを調査
する。つまり、論理バッファにセルがあり、逆方向圧力
信号がないという２つの条件を満足する場合のみセルを
スイッチング素子３を通じて伝送する。１つの入力セル
が入力バッファ２から読み取られるまでＰ個の論理バッ
ファを調査したうえで、セルを入力ポートを経由して伝
送する。
認したうえでセルを入力バッファ２から読み取りルーテ
ィングテーブル素子１を経てスイッチング素子３に送
り、逆方向圧力信号がある場合は、次の優先順位の論理
バッファについて貯蔵されたセルがあるか、そしてその
論理バッファに対応する逆方向圧力信号があるかを調査
する。つまり、論理バッファにセルがあり、逆方向圧力
信号がないという２つの条件を満足する場合のみセルを
スイッチング素子３を通じて伝送する。１つの入力セル
が入力バッファ２から読み取られるまでＰ個の論理バッ
ファを調査したうえで、セルを入力ポートを経由して伝
送する。
【０００９】図１において、スイッチング素子３とルー
ティングテーブル素子１を結ぶ実線４は、スイッチング
素子３へのデータセルの伝送を意味し、セルはスイッチ
ング素子３の入力ポートを経てスイッチング素子３の出
力ポートに伝達される。また点線５は、入力ポートから
ルーティングテーブル素子１の出力ポート側に伝送され
る逆方向圧力信号を意味する。
ティングテーブル素子１を結ぶ実線４は、スイッチング
素子３へのデータセルの伝送を意味し、セルはスイッチ
ング素子３の入力ポートを経てスイッチング素子３の出
力ポートに伝達される。また点線５は、入力ポートから
ルーティングテーブル素子１の出力ポート側に伝送され
る逆方向圧力信号を意味する。
【００１０】図２は、上記逆方向圧力信号の生成過程を
表す。単位スイッチング素子１３は、各入力ポートごと
に、異なる優先順位のセルがそれぞれいくつスイッチン
グ素子内の共有バッファ（buffer pool）に貯蔵されて
いるのかに関する情報を保有する。図２の例では、入力
ポート７に貯蔵されている各優先順位別のセル数を表す
テーブル１４が示されている。
表す。単位スイッチング素子１３は、各入力ポートごと
に、異なる優先順位のセルがそれぞれいくつスイッチン
グ素子内の共有バッファ（buffer pool）に貯蔵されて
いるのかに関する情報を保有する。図２の例では、入力
ポート７に貯蔵されている各優先順位別のセル数を表す
テーブル１４が示されている。
【００１１】各クラスのスレッショルド値が２であると
仮定すれば、優先順位１クラスのセルが２個、優先順位
３クラスのセルが２個貯蔵されているので、スイッチン
グ素子１３は、優先順位１クラスのセルと優先順位３ク
ラスのセルを伝送しないようにする逆方向圧力信号をル
ーティングテーブル素子１１に伝送する。逆方向圧力信
号は、単位スイッチング素子１３の何れかの入力ポート
において、ある優先順位クラスのセル数がクラス別のス
レッショルド値のｂ個以上である時と、単位スイッチン
グ素子１３内の全貯蔵セル数が予め決められている総ス
レッショルド値のａ個を超える時とに、該当する入力ポ
ートを通じてルーティングテーブル素子１１に伝達され
る。
仮定すれば、優先順位１クラスのセルが２個、優先順位
３クラスのセルが２個貯蔵されているので、スイッチン
グ素子１３は、優先順位１クラスのセルと優先順位３ク
ラスのセルを伝送しないようにする逆方向圧力信号をル
ーティングテーブル素子１１に伝送する。逆方向圧力信
号は、単位スイッチング素子１３の何れかの入力ポート
において、ある優先順位クラスのセル数がクラス別のス
レッショルド値のｂ個以上である時と、単位スイッチン
グ素子１３内の全貯蔵セル数が予め決められている総ス
レッショルド値のａ個を超える時とに、該当する入力ポ
ートを通じてルーティングテーブル素子１１に伝達され
る。
【００１２】例えばｂが２でありａが２４である場合、
共有バッファの貯蔵セル総数が２４になると、全ての入
力ポートに逆方向圧力信号を送る事になる。又、単位ス
イッチング素子１３のある一つの入力ポートに入力され
た特定なクラスのセルが２個以上になると、該当する入
力ポートを通じて前の段のルーティングテーブルに逆方
向圧力信号を送る。
共有バッファの貯蔵セル総数が２４になると、全ての入
力ポートに逆方向圧力信号を送る事になる。又、単位ス
イッチング素子１３のある一つの入力ポートに入力され
た特定なクラスのセルが２個以上になると、該当する入
力ポートを通じて前の段のルーティングテーブルに逆方
向圧力信号を送る。
【００１３】
【発明が解決しようとする課題】上記のような従来の入
力バッファスイッチの制御方式においては、Ｐ個の優先
順位を支援するために１つの入力バッファをＰ個の論理
バッファに分けて使用し、各論理バッファのサイズ（大
きさ、長さ）をルーティングテーブル素子１１で定める
事ができる。
力バッファスイッチの制御方式においては、Ｐ個の優先
順位を支援するために１つの入力バッファをＰ個の論理
バッファに分けて使用し、各論理バッファのサイズ（大
きさ、長さ）をルーティングテーブル素子１１で定める
事ができる。
【００１４】しかし、このような論理バッファのサイズ
割当は静的（static）であり、動的（dynamic）なトラ
フィック変化をまともに受容できないという短所を持っ
ている。
割当は静的（static）であり、動的（dynamic）なトラ
フィック変化をまともに受容できないという短所を持っ
ている。
【００１５】例えば、入力されるセルが各優先順位にわ
たり分布するために各優先順位バッファに対して同じ長
さが割当られた場合、特定優先順位のセルが多数入力さ
れることがあると、他の優先順位を持つ論理バッファに
は空きの部分が生じる一方、特定優先順位を持つ論理バ
ッファではバッファ容量が不足することになり、セルの
損失が多くなる。
たり分布するために各優先順位バッファに対して同じ長
さが割当られた場合、特定優先順位のセルが多数入力さ
れることがあると、他の優先順位を持つ論理バッファに
は空きの部分が生じる一方、特定優先順位を持つ論理バ
ッファではバッファ容量が不足することになり、セルの
損失が多くなる。
【００１６】つまり、従来の方式では入力トラフィック
は動的に変わるのに対し、入力バッファのサイズは静
的、即ち固定的な割当領域を持つため、入力トラフィッ
クが入力バッファ１２のサイズ設定時と大きく異なる状
態になると相対的に多くのセル損失が発生する事があ
る。即ち、静的な論理バッファの長さ割当方式は動的に
変化するトラフィックの特性を受容できず多くのセルの
損失を発生させる事がある。
は動的に変わるのに対し、入力バッファのサイズは静
的、即ち固定的な割当領域を持つため、入力トラフィッ
クが入力バッファ１２のサイズ設定時と大きく異なる状
態になると相対的に多くのセル損失が発生する事があ
る。即ち、静的な論理バッファの長さ割当方式は動的に
変化するトラフィックの特性を受容できず多くのセルの
損失を発生させる事がある。
【００１７】本発明は上記のような問題点を解決するた
めに考案されたものであって、ＡＴＭスイッチにおける
セルの損失率改善のための入力バッファ制御装置、及び
論理バッファのサイズ決定アルゴリズムを提供するもの
である。
めに考案されたものであって、ＡＴＭスイッチにおける
セルの損失率改善のための入力バッファ制御装置、及び
論理バッファのサイズ決定アルゴリズムを提供するもの
である。
【００１８】
【課題を解決するための手段】本発明は、逆方向圧力信
号と占有中であるバッファのサイズ情報を使用してＰ個
のクラスを支援する、ＡＴＭスイッチシステムの論理バ
ッファサイズ制御装置を開示する。これを適用する交換
システムは、入力セルのルーティングのためにタグを作
るルーティングテーブル素子、該ルーティングテーブル
素子でタグを付けたセルを貯蔵する入力バッファ、該入
力バッファから読出されたセルを出力ポートに交換する
スイッチ素子を包含して構成されている。
号と占有中であるバッファのサイズ情報を使用してＰ個
のクラスを支援する、ＡＴＭスイッチシステムの論理バ
ッファサイズ制御装置を開示する。これを適用する交換
システムは、入力セルのルーティングのためにタグを作
るルーティングテーブル素子、該ルーティングテーブル
素子でタグを付けたセルを貯蔵する入力バッファ、該入
力バッファから読出されたセルを出力ポートに交換する
スイッチ素子を包含して構成されている。
【００１９】本発明においては、入力バッファ制御装置
で周期的に決定される論理バッファのサイズをルーティ
ングテーブル素子に送り、入力バッファ内の論理バッフ
ァサイズを動的に変化させる事によってセル損失率を下
げる。
で周期的に決定される論理バッファのサイズをルーティ
ングテーブル素子に送り、入力バッファ内の論理バッフ
ァサイズを動的に変化させる事によってセル損失率を下
げる。
【００２０】その論理バッファのサイズ信号を作る入力
バッファ制御装置は、逆方向圧力信号の発生数を計数す
る逆方向圧力信号計数部と、この逆方向圧力信号計数部
及びルーティングテーブル素子から受信される情報を利
用して論理バッファの割当サイズを計算する演算部と、
ルーティングテーブル素子に送る論理バッファのサイズ
制御信号を生成する制御信号生成部と、を備えた構成と
するのがよい。
バッファ制御装置は、逆方向圧力信号の発生数を計数す
る逆方向圧力信号計数部と、この逆方向圧力信号計数部
及びルーティングテーブル素子から受信される情報を利
用して論理バッファの割当サイズを計算する演算部と、
ルーティングテーブル素子に送る論理バッファのサイズ
制御信号を生成する制御信号生成部と、を備えた構成と
するのがよい。
【００２１】このような入力バッファ制御装置は、逆方
向圧力信号計数部から逆方向圧力信号情報を受けるとと
もにルーティングテーブル素子からバッファサイズ情報
を受けて、本発明に係る論理バッファサイズ決定方法を
使用して論理バッファのサイズを計算し、計算された論
理バッファサイズの制御信号を生成する。
向圧力信号計数部から逆方向圧力信号情報を受けるとと
もにルーティングテーブル素子からバッファサイズ情報
を受けて、本発明に係る論理バッファサイズ決定方法を
使用して論理バッファのサイズを計算し、計算された論
理バッファサイズの制御信号を生成する。
【００２２】論理バッファのサイズ計算は演算部で遂行
され、論理バッファのサイズ制御信号は制御信号生成部
で生成される。
され、論理バッファのサイズ制御信号は制御信号生成部
で生成される。
【００２３】本発明はまた、ルーティングテーブル素
子、入力バッファ、スイッチング素子を具備するＡＴＭ
スイッチシステムに対し、逆方向圧力信号と占有中のバ
ッファサイズの情報を使用してＰ個のクラスを支援する
論理バッファサイズ決定方法も開示する。本方法は、優
先順位がｉ番目クラスの逆方向圧力信号発生率ｂiを計
算する段階、ｉ番目クラスの逆方向圧力信号発生率スレ
ッショルド値ｂi#thを計算する段階、ｉ番目クラス論理
バッファに必要なバッファサイズＴiを計算する段階、
ｉ番目クラスのハイロウ２つのバッファのサイズスレッ
ショルド値ｔiH、ｔiLを計算する段階、ｉ番目クラスの
論理バッファサイズＬｉを計算する段階、Ｐ個のクラス
の論理バッファ休止領域のサイズＤj（ｊ＝１，２，
３，・・・，Ｐ）を計算する段階を含む。
子、入力バッファ、スイッチング素子を具備するＡＴＭ
スイッチシステムに対し、逆方向圧力信号と占有中のバ
ッファサイズの情報を使用してＰ個のクラスを支援する
論理バッファサイズ決定方法も開示する。本方法は、優
先順位がｉ番目クラスの逆方向圧力信号発生率ｂiを計
算する段階、ｉ番目クラスの逆方向圧力信号発生率スレ
ッショルド値ｂi#thを計算する段階、ｉ番目クラス論理
バッファに必要なバッファサイズＴiを計算する段階、
ｉ番目クラスのハイロウ２つのバッファのサイズスレッ
ショルド値ｔiH、ｔiLを計算する段階、ｉ番目クラスの
論理バッファサイズＬｉを計算する段階、Ｐ個のクラス
の論理バッファ休止領域のサイズＤj（ｊ＝１，２，
３，・・・，Ｐ）を計算する段階を含む。
【００２４】本方法においては、論理バッファサイズの
変換間隔としてセルタイムＷごとに、入力バッファ内の
Ｐ個の優先順位をもつ各論理バッファのサイズ（Ｌi、
ｉ＝１，２，３，・・・，Ｐ）を計算する。
変換間隔としてセルタイムＷごとに、入力バッファ内の
Ｐ個の優先順位をもつ各論理バッファのサイズ（Ｌi、
ｉ＝１，２，３，・・・，Ｐ）を計算する。
【００２５】論理バッファサイズの計算には、論理バッ
ファのサイズ（Ｌi）を変更できるかどうか調査する段
階、変更できない場合には次の優先順位クラスの論理バ
ッファを調査する段階、変更可能なｉ番目優先順位クラ
スの論理バッファサイズを大きくするために他の論理バ
ッファサイズを減らせるかどうかを調査する段階を含
む。
ファのサイズ（Ｌi）を変更できるかどうか調査する段
階、変更できない場合には次の優先順位クラスの論理バ
ッファを調査する段階、変更可能なｉ番目優先順位クラ
スの論理バッファサイズを大きくするために他の論理バ
ッファサイズを減らせるかどうかを調査する段階を含
む。
【００２６】他の論理バッファサイズを減らせるかどう
か調査する段階では、ｉ番目優先順位クラスの論理バッ
ファを除いたＰ−１個の論理バッファに対して論理バッ
ファ休止領域Ｌj−Ｔj（ｊ≠ｉ）が大きい順に論理バッ
ファのサイズを減らす事ができるのかを調査する段階、
休止領域が最も大きい論理バッファである”Ｄ＿ｏｒｄ
ｅｒ（１）”番目クラスの論理バッファから、バッファ
サイズのロウスレッショルド値ｔD#order(1),L以下であ
るか及び追加割当領域ＬD#order(1)−ＭD#orde r(1)が最
小割当△より大きいかを調査する段階、これら２つの条
件を満足すれば”Ｄ＿ｏｒｄｅｒ（１）”番目優先順位
クラスの論理バッファのサイズＬD#orde r(1)を減らし、
ｉ番目優先順位クラスの論理バッファサイズを増加させ
る段階、前記２つの条件のうち１つでも満足する事がで
きない場合にはｋを変化させながら順次優先順位クラス
の論理バッファを調査する段階、前記２つの条件を満足
させる優先順位クラスがあるか又は休止領域が一番小さ
い論理バッファである”Ｄ＿ｏｒｄｅｒ（Ｐ）”番目優
先順位クラスまで調査した後に終わらせる段階、論理バ
ッファのサイズを修正した後には”Ｄ＿ｏｒｄｅｒ
（ｋ）”情報を貯蔵しているテーブルの目録を整列（so
rting）し更新（update）する段階を含む。
か調査する段階では、ｉ番目優先順位クラスの論理バッ
ファを除いたＰ−１個の論理バッファに対して論理バッ
ファ休止領域Ｌj−Ｔj（ｊ≠ｉ）が大きい順に論理バッ
ファのサイズを減らす事ができるのかを調査する段階、
休止領域が最も大きい論理バッファである”Ｄ＿ｏｒｄ
ｅｒ（１）”番目クラスの論理バッファから、バッファ
サイズのロウスレッショルド値ｔD#order(1),L以下であ
るか及び追加割当領域ＬD#order(1)−ＭD#orde r(1)が最
小割当△より大きいかを調査する段階、これら２つの条
件を満足すれば”Ｄ＿ｏｒｄｅｒ（１）”番目優先順位
クラスの論理バッファのサイズＬD#orde r(1)を減らし、
ｉ番目優先順位クラスの論理バッファサイズを増加させ
る段階、前記２つの条件のうち１つでも満足する事がで
きない場合にはｋを変化させながら順次優先順位クラス
の論理バッファを調査する段階、前記２つの条件を満足
させる優先順位クラスがあるか又は休止領域が一番小さ
い論理バッファである”Ｄ＿ｏｒｄｅｒ（Ｐ）”番目優
先順位クラスまで調査した後に終わらせる段階、論理バ
ッファのサイズを修正した後には”Ｄ＿ｏｒｄｅｒ
（ｋ）”情報を貯蔵しているテーブルの目録を整列（so
rting）し更新（update）する段階を含む。
【００２７】そして、ｉ番目優先順位クラスの論理バッ
ファサイズを決定した後には、ｉ＋１番目優先順位クラ
ス論理バッファに対しても同じ演算をする段階を含む。
ファサイズを決定した後には、ｉ＋１番目優先順位クラ
ス論理バッファに対しても同じ演算をする段階を含む。
【００２８】
【発明の実施の形態】以下において、本発明の実施形態
を図面を参照して詳細に説明する。
を図面を参照して詳細に説明する。
【００２９】図３は、本発明による入力バッファ制御装
置の構成の一例を示す図である。入力バッファ制御装置
２４は、スイッチング素子２３から優先順位クラス別に
逆方向圧力信号を受けて逆方向圧力信号の数をチェック
する逆方向圧力信号計数部（back-pressure signal cou
nter part）２５、論理バッファサイズ変換周期ごとに
論理バッファの割当サイズを計算する演算部（processi
ng part）２６、ルーティングテーブル素子２１に送る
論理バッファのサイズ制御信号（buffer sizecontrol s
ignal）を作る制御信号生成部（control signal genera
ting part）２７から構成される。ルーティングテーブ
ル素子２１は、論理バッファのサイズ制御信号を利用し
てセルタイムＷ（サイズ変換周期）ごとに入力バッファ
２２内の論理バッファサイズを変化させる。
置の構成の一例を示す図である。入力バッファ制御装置
２４は、スイッチング素子２３から優先順位クラス別に
逆方向圧力信号を受けて逆方向圧力信号の数をチェック
する逆方向圧力信号計数部（back-pressure signal cou
nter part）２５、論理バッファサイズ変換周期ごとに
論理バッファの割当サイズを計算する演算部（processi
ng part）２６、ルーティングテーブル素子２１に送る
論理バッファのサイズ制御信号（buffer sizecontrol s
ignal）を作る制御信号生成部（control signal genera
ting part）２７から構成される。ルーティングテーブ
ル素子２１は、論理バッファのサイズ制御信号を利用し
てセルタイムＷ（サイズ変換周期）ごとに入力バッファ
２２内の論理バッファサイズを変化させる。
【００３０】入力バッファ制御装置２４の逆方向圧力信
号計数部２５は、スイッチング素子２３から逆方向圧力
信号を受けて、各優先順位クラス別に逆方向圧力信号の
回数を計数して貯蔵する。
号計数部２５は、スイッチング素子２３から逆方向圧力
信号を受けて、各優先順位クラス別に逆方向圧力信号の
回数を計数して貯蔵する。
【００３１】逆方向圧力信号計数部２５は、論理バッフ
ァサイズ変換間隔として設定されたセルタイムＷの間に
（論理バッファサイズが更新されてから次に更新される
までの周期）計数された逆方向圧力信号の回数情報を演
算部２６に伝送する。逆方向圧力信号発生回数情報が演
算部２６に送られると、逆方向圧力信号計数部２５は初
期化され、次のセルタイムＷ（周期）における逆方向圧
力発生回数を計数できるようになる。
ァサイズ変換間隔として設定されたセルタイムＷの間に
（論理バッファサイズが更新されてから次に更新される
までの周期）計数された逆方向圧力信号の回数情報を演
算部２６に伝送する。逆方向圧力信号発生回数情報が演
算部２６に送られると、逆方向圧力信号計数部２５は初
期化され、次のセルタイムＷ（周期）における逆方向圧
力発生回数を計数できるようになる。
【００３２】演算部２６は、逆方向圧力信号計数部２５
から受信した逆方向圧力信号発生回数情報と、ルーティ
ングテーブル素子２１から受信した各論理バッファのサ
イズ及び現在論理バッファを占有しているセル数の情報
とを利用して、下記の論理バッファサイズ決定アルゴリ
ズムに基づいてセルタイム間隔Ｗごとに論理バッファサ
イズを計算する。
から受信した逆方向圧力信号発生回数情報と、ルーティ
ングテーブル素子２１から受信した各論理バッファのサ
イズ及び現在論理バッファを占有しているセル数の情報
とを利用して、下記の論理バッファサイズ決定アルゴリ
ズムに基づいてセルタイム間隔Ｗごとに論理バッファサ
イズを計算する。
【００３３】論理バッファサイズ決定アルゴリズムにお
いて、逆方向圧力信号計数部２５により、ｉ番目の優先
順位を持つクラスのセルの逆方向圧力信号発生回数がｋ
iと計数されたとすると、該ｉ番目優先順位クラスのセ
ルに対する逆方向圧力信号発生率は、ｋiを間隔Ｗで割
ったものである。つまり、逆方向圧力信号の発生率をｂ
iとすれば、ｂi＝ｋi／Ｗとなる。
いて、逆方向圧力信号計数部２５により、ｉ番目の優先
順位を持つクラスのセルの逆方向圧力信号発生回数がｋ
iと計数されたとすると、該ｉ番目優先順位クラスのセ
ルに対する逆方向圧力信号発生率は、ｋiを間隔Ｗで割
ったものである。つまり、逆方向圧力信号の発生率をｂ
iとすれば、ｂi＝ｋi／Ｗとなる。
【００３４】図４は、本発明による論理バッファサイズ
決定アルゴリズムを説明するための論理バッファの詳細
図である。そして図５は、本発明による論理バッファサ
イズ決定アルゴリズムを表すフローチャートである。以
下図４と図５を参照して本発明のアルゴリズムを説明す
る。
決定アルゴリズムを説明するための論理バッファの詳細
図である。そして図５は、本発明による論理バッファサ
イズ決定アルゴリズムを表すフローチャートである。以
下図４と図５を参照して本発明のアルゴリズムを説明す
る。
【００３５】１つの入力バッファ２２は、Ｐ個の優先順
位を支援するためにＰ個の論理バッファに分けられ、ｉ
番目の優先順位を持つセルに対する論理バッファは、Ｍ
i個のセルを貯蔵できる固定割当領域を持っている。そ
して、これに追加的に割当られる領域と合わせれば、論
理バッファサイズＬi個のセルを貯蔵することができ
る。固定割当領域であるＭiは、静的に割当られる値で
あり、Ｌiはセルタイム周期で更新（update）される値
である。
位を支援するためにＰ個の論理バッファに分けられ、ｉ
番目の優先順位を持つセルに対する論理バッファは、Ｍ
i個のセルを貯蔵できる固定割当領域を持っている。そ
して、これに追加的に割当られる領域と合わせれば、論
理バッファサイズＬi個のセルを貯蔵することができ
る。固定割当領域であるＭiは、静的に割当られる値で
あり、Ｌiはセルタイム周期で更新（update）される値
である。
【００３６】ｉ番目の優先順位を持つセルに対する論理
バッファは、ｔiHとｔiLの２個のスレッショルド値（th
reshold）を持つ事になる（ｔiL≦ｔiH）。２個のスレ
ッショルド値のうちハイの方のｔiHは、論理バッファサ
イズを増加させる必要がある時に使用する値であり、ロ
ウの方のｔiLは論理バッファサイズを減少させる必要が
ある時に使用する値である。ｉ番目優先順位のセルに対
する論理バッファに実際に必要なサイズをＴiとし、バ
ッファ割当の最小単位を△であるとする。このとき演算
部２６は、セルタイムＷごとに論理バッファサイズを計
算する。
バッファは、ｔiHとｔiLの２個のスレッショルド値（th
reshold）を持つ事になる（ｔiL≦ｔiH）。２個のスレ
ッショルド値のうちハイの方のｔiHは、論理バッファサ
イズを増加させる必要がある時に使用する値であり、ロ
ウの方のｔiLは論理バッファサイズを減少させる必要が
ある時に使用する値である。ｉ番目優先順位のセルに対
する論理バッファに実際に必要なサイズをＴiとし、バ
ッファ割当の最小単位を△であるとする。このとき演算
部２６は、セルタイムＷごとに論理バッファサイズを計
算する。
【００３７】ｉ番目優先順位セルに対する逆方向圧力信
号発生率ｂiがスレッショルド値ｂi #thより大きく、必
要サイズＴiが、バッファサイズのハイスレッショルド
値ｔiHより大きい場合には、ｉ番目優先順位セルに対す
る論理バッファのサイズを領域割当の最小単位△ずつ大
きくするために、論理バッファ休止領域のサイズを表す
Ｌj−Ｔjが最も大きい他の論理バッファ（ｊ番目優先順
位とする）から領域割当の最小単位△ずつ減らして、ｉ
番目優先順位セルに対する論理バッファに割当てるよう
にする。このようにしてｉ番目の論理バッファのサイズ
はＬi＋△になり、ｊ番目の論理バッファのサイズはＬj
−△になる。
号発生率ｂiがスレッショルド値ｂi #thより大きく、必
要サイズＴiが、バッファサイズのハイスレッショルド
値ｔiHより大きい場合には、ｉ番目優先順位セルに対す
る論理バッファのサイズを領域割当の最小単位△ずつ大
きくするために、論理バッファ休止領域のサイズを表す
Ｌj−Ｔjが最も大きい他の論理バッファ（ｊ番目優先順
位とする）から領域割当の最小単位△ずつ減らして、ｉ
番目優先順位セルに対する論理バッファに割当てるよう
にする。このようにしてｉ番目の論理バッファのサイズ
はＬi＋△になり、ｊ番目の論理バッファのサイズはＬj
−△になる。
【００３８】図５のフローチャートにおけるステップ１
００のように、ｂiはｉ番目優先順位セルの逆方向圧力
信号発生率、Ｔiはｉ番目の論理バッファに必要な実際
のサイズ（セル数）、Ｌiはｉ番目の論理バッファの総
サイズ（総セル数）を意味する。演算部２６は、該フロ
ーチャートで示される論理バッファサイズ決定アルゴリ
ズムを利用して、更新周期のセルタイムＷごとに入力バ
ッファ内のＰ個の優先順位に対応する各論理バッファの
サイズＬi（ｉ＝１，２，・・・Ｐ）を計算する。
００のように、ｂiはｉ番目優先順位セルの逆方向圧力
信号発生率、Ｔiはｉ番目の論理バッファに必要な実際
のサイズ（セル数）、Ｌiはｉ番目の論理バッファの総
サイズ（総セル数）を意味する。演算部２６は、該フロ
ーチャートで示される論理バッファサイズ決定アルゴリ
ズムを利用して、更新周期のセルタイムＷごとに入力バ
ッファ内のＰ個の優先順位に対応する各論理バッファの
サイズＬi（ｉ＝１，２，・・・Ｐ）を計算する。
【００３９】先ずステップ１１０〜１２０で、ｉ番目の
優先順位を持つクラスのセルに対し、バッファ内に貯蔵
されているセル数を示す必要サイズＴiがバッファサイ
ズのハイスレッショルド値ｔiHを超えるかどうかと、逆
方向圧力信号発生率ｂiが逆方向圧力信号発生率のスレ
ッショルド値ｂi#thを超えるかどうかを調査する。これ
ら２つのスレッショルド値を共に超過する場合、論理バ
ッファの総サイズ（Ｌ i）を変更できるかを調査する。
変更できない場合には、ステップ２１０で、ｉがＰまで
達したかを調べ、Ｐに達していなければｉの値を１増や
して次の優先順位クラスの論理バッファを調査する。
優先順位を持つクラスのセルに対し、バッファ内に貯蔵
されているセル数を示す必要サイズＴiがバッファサイ
ズのハイスレッショルド値ｔiHを超えるかどうかと、逆
方向圧力信号発生率ｂiが逆方向圧力信号発生率のスレ
ッショルド値ｂi#thを超えるかどうかを調査する。これ
ら２つのスレッショルド値を共に超過する場合、論理バ
ッファの総サイズ（Ｌ i）を変更できるかを調査する。
変更できない場合には、ステップ２１０で、ｉがＰまで
達したかを調べ、Ｐに達していなければｉの値を１増や
して次の優先順位クラスの論理バッファを調査する。
【００４０】ある論理バッファのサイズを領域割当の最
小単位△ほど大きくするためには、他の優先順位クラス
の論理バッファのサイズを領域割当の最小単位△だけ減
らさなければならない。そこで先ず、他の論理バッファ
のサイズを減らす事ができるのか調査する。このため
に、ｉ番目の優先順位クラス論理バッファを除いたＰ−
１個の論理バッファに対して論理バッファ休止領域Ｌj
−Ｔj（ｊ≠ｉ）が大きい順に調べ、論理バッファサイ
ズを減らす事ができるかを調査する。図５のフローチャ
ートステップ１３０で、”Ｄ＿ｏｒｄｅｒ（ｋ）”（Ｋ
＝１，２，・・・Ｐ）は論理バッファ休止領域がｋ番目
に大きい論理バッファのクラスを表す。つまり、”Ｄ＿
ｏｒｄｅｒ（２）”は全体Ｐ個の論理バッファの中で論
理バッファ休止領域が２番目に大きい優先順位クラスの
論理バッファを意味する。
小単位△ほど大きくするためには、他の優先順位クラス
の論理バッファのサイズを領域割当の最小単位△だけ減
らさなければならない。そこで先ず、他の論理バッファ
のサイズを減らす事ができるのか調査する。このため
に、ｉ番目の優先順位クラス論理バッファを除いたＰ−
１個の論理バッファに対して論理バッファ休止領域Ｌj
−Ｔj（ｊ≠ｉ）が大きい順に調べ、論理バッファサイ
ズを減らす事ができるかを調査する。図５のフローチャ
ートステップ１３０で、”Ｄ＿ｏｒｄｅｒ（ｋ）”（Ｋ
＝１，２，・・・Ｐ）は論理バッファ休止領域がｋ番目
に大きい論理バッファのクラスを表す。つまり、”Ｄ＿
ｏｒｄｅｒ（２）”は全体Ｐ個の論理バッファの中で論
理バッファ休止領域が２番目に大きい優先順位クラスの
論理バッファを意味する。
【００４１】休止領域が最も大きい論理バッファであ
る”Ｄ＿ｏｒｄｅｒ（１）”の論理バッファから順に、
実際にセルが占有しているサイズＴＤ＿ｏｒｄｅｒ
（１）がバッファサイズのロウスレッショルド値ｔＤ＿
ｏｒｄｅｒ（１）、Ｌ以下であるかどうかと（ステップ
１５０）、追加割当領域ＬＤ＿ｏｒｄｅｒ（１）−ＭＤ
＿ｏｒｄｅｒ（１）が領域割当の最小単位△より大きい
かを調査し（ステップ１６０）、２つの条件を満足する
ときはステップ１９０で、”Ｄ＿ｏｒｄｅｒ（１）”の
論理バッファの総サイズＬＤ＿ｏｒｄｅｒ（１）を△ほ
ど減らし、ｉ番目の優先順位クラス論理バッファのサイ
ズを△ほど増加させる。前記２つの条件を両方とも満足
する事ができない場合にはｋを変化させながら順次各優
先順位クラスの論理バッファを調査していき、２つの条
件を満足する優先順位クラスがみつかるか、または休止
領域が一番小さい論理バッファである”Ｄ＿ｏｒｄｅｒ
（Ｐ）”番目の優先順位クラスまで調査すると終了す
る。
る”Ｄ＿ｏｒｄｅｒ（１）”の論理バッファから順に、
実際にセルが占有しているサイズＴＤ＿ｏｒｄｅｒ
（１）がバッファサイズのロウスレッショルド値ｔＤ＿
ｏｒｄｅｒ（１）、Ｌ以下であるかどうかと（ステップ
１５０）、追加割当領域ＬＤ＿ｏｒｄｅｒ（１）−ＭＤ
＿ｏｒｄｅｒ（１）が領域割当の最小単位△より大きい
かを調査し（ステップ１６０）、２つの条件を満足する
ときはステップ１９０で、”Ｄ＿ｏｒｄｅｒ（１）”の
論理バッファの総サイズＬＤ＿ｏｒｄｅｒ（１）を△ほ
ど減らし、ｉ番目の優先順位クラス論理バッファのサイ
ズを△ほど増加させる。前記２つの条件を両方とも満足
する事ができない場合にはｋを変化させながら順次各優
先順位クラスの論理バッファを調査していき、２つの条
件を満足する優先順位クラスがみつかるか、または休止
領域が一番小さい論理バッファである”Ｄ＿ｏｒｄｅｒ
（Ｐ）”番目の優先順位クラスまで調査すると終了す
る。
【００４２】これらステップで論理バッファのサイズを
更新するごとに論理バッファ休止領域の大きさが変わる
ので、論理バッファのサイズを変更した後に、ステップ
２００で”Ｄ＿ｏｒｄｅｒ（ｋ）”情報を貯蔵している
テーブルの目録を整列（sorting）して更新（update）
するようにする。
更新するごとに論理バッファ休止領域の大きさが変わる
ので、論理バッファのサイズを変更した後に、ステップ
２００で”Ｄ＿ｏｒｄｅｒ（ｋ）”情報を貯蔵している
テーブルの目録を整列（sorting）して更新（update）
するようにする。
【００４３】以上のようにｉ番目の優先順位クラスの論
理バッファサイズを決定すると、次にｉ＋１番目の優先
順位クラス論理バッファに対して同じ過程を実施してい
く。
理バッファサイズを決定すると、次にｉ＋１番目の優先
順位クラス論理バッファに対して同じ過程を実施してい
く。
【００４４】ここで、セルタイム間隔Ｗの大きさ、固定
割当領域の大きさＭi、２個のスレッショルド値ｔiHと
ｔiL、バッファ割当の最小単位△、逆方向圧力信号スレ
ッショルド値ｔi#thは、スイッチングシステムの特性、
入力バッファの大きさ、優先順位クラスの数や入力トラ
フィックの入力プロセスによって決定される。
割当領域の大きさＭi、２個のスレッショルド値ｔiHと
ｔiL、バッファ割当の最小単位△、逆方向圧力信号スレ
ッショルド値ｔi#thは、スイッチングシステムの特性、
入力バッファの大きさ、優先順位クラスの数や入力トラ
フィックの入力プロセスによって決定される。
【００４５】制御信号生成部２７は、セルタイムＷごと
に論理バッファのサイズ制御信号（logical buffer siz
e control signal）を作り、ルーティングテーブル素子
２１へ送って各優先順位クラスの論理バッファサイズを
動的に変化させる更新を実行する。入力バッファ制御装
置２４は、セルタイムＷごとに各優先順位クラスの論理
バッファサイズを決定してこれをルーティングテーブル
素子２１に伝送し、ルーティングテーブル素子２１は、
これに応答して各優先順位クラスに対する論理バッファ
のサイズ情報を入力バッファ制御装置２４の演算部２６
に送る。
に論理バッファのサイズ制御信号（logical buffer siz
e control signal）を作り、ルーティングテーブル素子
２１へ送って各優先順位クラスの論理バッファサイズを
動的に変化させる更新を実行する。入力バッファ制御装
置２４は、セルタイムＷごとに各優先順位クラスの論理
バッファサイズを決定してこれをルーティングテーブル
素子２１に伝送し、ルーティングテーブル素子２１は、
これに応答して各優先順位クラスに対する論理バッファ
のサイズ情報を入力バッファ制御装置２４の演算部２６
に送る。
【００４６】本例の入力バッファ制御方式を利用すると
セル損失率を改善できる。この入力バッファ制御装置２
４は、スイッチング素子と同じく各入力ポート別に別途
の制御装置を設ける構成とすることもでき、また全体の
入力バッファ２２を制御するための１つの入力バッファ
制御装置２４として構成する事もできる。図３は、各入
力ポート別に別途の制御装置を設けた例が示されてい
る。
セル損失率を改善できる。この入力バッファ制御装置２
４は、スイッチング素子と同じく各入力ポート別に別途
の制御装置を設ける構成とすることもでき、また全体の
入力バッファ２２を制御するための１つの入力バッファ
制御装置２４として構成する事もできる。図３は、各入
力ポート別に別途の制御装置を設けた例が示されてい
る。
【００４７】
【発明の効果】本発明による入力バッファリッグ方式を
利用したＡＴＭスイッチングシステムの入力バッファ制
御装置は、スイッチング素子からの逆方向圧力信号と論
理バッファに現在必要なサイズを表わすバッファサイズ
の情報を利用してスイッチング素子へ入力されるセルを
制御する事を特徴とするものであり、各優先順位クラス
別に論理バッファのサイズを動的に変化させる事によ
り、セル入力プロセスに対して動的に動作し、セル損失
率を改善できる。
利用したＡＴＭスイッチングシステムの入力バッファ制
御装置は、スイッチング素子からの逆方向圧力信号と論
理バッファに現在必要なサイズを表わすバッファサイズ
の情報を利用してスイッチング素子へ入力されるセルを
制御する事を特徴とするものであり、各優先順位クラス
別に論理バッファのサイズを動的に変化させる事によ
り、セル入力プロセスに対して動的に動作し、セル損失
率を改善できる。
【図１】Ｎ×Ｎスイッチングシステムの構成図。
【図２】逆方向圧力信号生成過程の一例を示す図。
【図３】本発明による入力バッファ制御装置を含むシス
テムの構成図。
テムの構成図。
【図４】本発明のアルゴリズムを説明するための論理バ
ッファのイメージ図。
ッファのイメージ図。
【図５】本発明による論理バッファの大きさ決定アルゴ
リズムを示すフローチャート。
リズムを示すフローチャート。
１、１１、２１：ルーティングテーブル素子 ２、１２、２２：入力バッファ ３、１３、２３：スイッチング素子 ４：セルの伝送 ５：逆方向圧力信号の伝送 １４：入力ポートの情報テーブル ２４：入力バッファ制御装置 ２５：逆方向圧力信号計数部 ２６：演算部 ２７：制御信号生成部
フロントページの続き (72)発明者 許 廷源 大韓民国大田廣域市儒城區九城洞韓国科学 技術院電気＆電子工学部 (72)発明者 邊 性赫 大韓民国京畿道始興市去毛洞1669 (72)発明者 李 柱勇 大韓民国大邱廣域市中區南山１洞716−18 (72)発明者 梁 晋▲う▼ 大韓民国釜山廣域市釜山鎭區凡田洞406− 12
Claims (7)
- 【請求項１】 入力セルルーティングのためのタグを作
るルーティングテーブル素子と、該ルーティングテーブ
ル素子でタグを付けたセルを貯蔵する入力バッファと、
該入力バッファから読出されたセルを出力ポートに交換
し、内部の共有バッファの状態に応じて前記ルーティン
グテーブル素子へ逆方向圧力信号を送るスイッチ素子
と、を有するＡＴＭスイッチシステムの入力バッファ制
御装置であって、 前記入力バッファ中の論理バッファのサイズを更新する
制御信号を周期的に前記ルーティングテーブル素子に送
り、前記入力バッファ内の論理バッファサイズを動的に
変化させる事によってセルの損失率を下げることを特徴
とする入力バッファ制御装置。 - 【請求項２】 逆方向圧力信号の発生数を計数する逆方
向圧力信号計数部と、該逆方向圧力信号計数部及びルー
ティングテーブル素子から受信される情報を利用して論
理バッファの割当サイズを計算する演算部と、論理バッ
ファサイズの制御信号を生成して前記ルーティングテー
ブル素子へ送る制御信号生成部と、を備えてなる請求項
１記載の入力バッファ制御装置。 - 【請求項３】 演算部は、逆方向圧力信号計数部による
逆方向圧力信号発生回数から逆方向圧力信号発生率を算
出するともにルーティングテーブル素子によるバッファ
サイズ情報からサイズを増減させる優先順位クラスを算
出する請求項２記載の入力バッファ制御装置。 - 【請求項４】 入力セルルーティングのためのタグを作
るルーティングテーブル素子と、該ルーティングテーブ
ル素子でタグを付けたセルを優先順位に従い貯蔵する論
理バッファからなる入力バッファと、該入力バッファか
ら読出されたセルを出力ポートに交換し、内部の共有バ
ッファの状態に応じて前記ルーティングテーブル素子へ
逆方向圧力信号を送るスイッチ素子と、を有するＡＴＭ
スイッチシステムの論理バッファサイズ決定方法であっ
て、 所定の優先順位の論理バッファに必要なサイズを確認
し、該論理バッファに設定されているサイズスレッショ
ルド値を越えるかどうか調べる段階と、この優先順位の
入力セルについて逆方向圧力信号発生率を調べ、その発
生率が逆方向圧力信号発生率のスレッショルド値を越え
るかどうか調べる段階と、他の優先順位の論理バッファ
につき休止領域を調べてサイズを減らせるかどうか確認
する段階と、これによりサイズを減らせると判断された
優先順位の論理バッファサイズを減らして前記所定の優
先順位の論理バッファに加える段階と、を所定の周期で
実行するようにしたことを特徴とする論理バッファサイ
ズ決定方法。 - 【請求項５】 他の優先順位の論理バッファにつき休止
領域を調べてサイズを減らせるかどうか確認する段階
は、他の優先順位の論理バッファについてそれぞれ総サ
イズから必要サイズを引いた休止領域の大きさを調べる
段階と、これによる休止領域の大きさ順に、必要サイズ
がサイズスレッショルド値を下回るかどうか確認すると
ともに総サイズから固定割当領域を引いた追加割当領域
が割当ての最小単位よりも大きいかどうか確認する段階
と、を実行し、これら２つの条件を満足する優先順位の
論理バッファサイズを前記最小単位だけ減らすようにし
た請求項４記載の論理バッファサイズ決定方法。 - 【請求項６】 他の優先順位の論理バッファにつき休止
領域を調べてサイズを減らせるかどうか確認する段階
で、２つの条件を満足する論理バッファが見つからなけ
れば、休止領域の一番小さい論理バッファまで確認した
後に終了段階とする請求項５記載の論理バッファサイズ
決定方法。 - 【請求項７】 論理バッファサイズを変更すると、休止
領域の情報を示すテーブルの目録を整列させて更新する
段階を実行する請求項４〜６のいずれか１項に記載の論
理バッファサイズ決定方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970024145A KR100216368B1 (ko) | 1997-06-11 | 1997-06-11 | Atm 스위치에서 셀 손실율 개선을 위한 역방향압력 신호를 이용한 입력 버퍼 제어기 장치 및 논리버퍼 크기 결정알고리즘 |
| KR1997P24145 | 1997-06-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1117708A true JPH1117708A (ja) | 1999-01-22 |
| JP3150941B2 JP3150941B2 (ja) | 2001-03-26 |
Family
ID=19509240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16331998A Expired - Fee Related JP3150941B2 (ja) | 1997-06-11 | 1998-06-11 | Ａｔｍスイッチシステムの入力バッファ制御装置及び論理バッファサイズ決定方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6259698B1 (ja) |
| JP (1) | JP3150941B2 (ja) |
| KR (1) | KR100216368B1 (ja) |
| AU (1) | AU712478B2 (ja) |
| GB (1) | GB2328593B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003501913A (ja) * | 1999-05-28 | 2003-01-14 | ネットワーク・イクイプメント・テクノロジーズ・インコーポレイテッド | 接続型ネットワークの共用出力バッファを仕切るための双モード制御システム及び方法 |
| US7050451B2 (en) | 1998-05-19 | 2006-05-23 | Nec Corporation | Multi-service-class definition type ATM switch |
| US8010834B2 (en) | 2008-10-03 | 2011-08-30 | Fujitsu Limited | Failure information monitoring apparatus and failure information monitoring method |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3429994B2 (ja) * | 1997-11-25 | 2003-07-28 | 沖電気工業株式会社 | セルバッファ回路 |
| JP3111988B2 (ja) * | 1998-06-26 | 2000-11-27 | 日本電気株式会社 | Ａｔｍ交換機のスイッチ制御システム |
| US6510160B1 (en) * | 1999-02-04 | 2003-01-21 | Cisco Technology, Inc. | Accurate computation of percent utilization of a shared resource and fine resolution scaling of the threshold based on the utilization |
| GB2348580B (en) | 1999-03-30 | 2001-03-14 | 3Com Corp | System and method for congestion control in packet-based communication networks |
| US6477169B1 (en) | 1999-05-14 | 2002-11-05 | Nortel Networks Limited | Multicast and unicast scheduling for a network device |
| US6628646B1 (en) | 1999-05-14 | 2003-09-30 | Nortel Networks Limited | Programmable multicast scheduling for a network device |
| US6661788B2 (en) * | 1999-05-14 | 2003-12-09 | Nortel Networks Limited | Multicast scheduling for a network device |
| US6519225B1 (en) * | 1999-05-14 | 2003-02-11 | Nortel Networks Limited | Backpressure mechanism for a network device |
| US6657955B1 (en) * | 1999-05-27 | 2003-12-02 | Alcatel Canada Inc. | Buffering system employing per traffic flow accounting congestion control |
| JP3309834B2 (ja) * | 1999-07-16 | 2002-07-29 | 日本電気株式会社 | Ａｔｍ交換装置及びセルバッファ使用率監視方法 |
| US6480911B1 (en) * | 1999-09-23 | 2002-11-12 | At&T Corp. | Grouping class sensitive queues |
| US6859435B1 (en) * | 1999-10-13 | 2005-02-22 | Lucent Technologies Inc. | Prevention of deadlocks and livelocks in lossless, backpressured packet networks |
| US6601105B1 (en) | 1999-11-09 | 2003-07-29 | International Business Machines Corporation | Method and system for controlling information flow between a producer and multiple buffers in a high frequency digital system |
| US6598086B1 (en) * | 1999-11-09 | 2003-07-22 | International Business Machines Corporation | Method and system for controlling information flow in a high frequency digital system from a producer to a buffering consumer via an intermediate buffer |
| US6604145B1 (en) * | 1999-11-09 | 2003-08-05 | International Business Machines Corporation | Method and system for controlling information flow in a high frequency digital system from a producer to a buffering consumer via an intermediate buffer and a shared data path |
| US6606666B1 (en) | 1999-11-09 | 2003-08-12 | International Business Machines Corporation | Method and system for controlling information flow between a producer and a buffer in a high frequency digital system |
| US7360153B1 (en) * | 2000-01-17 | 2008-04-15 | Lucent Technologies Inc. | Method and apparatus for importing digital switching system data into a spreadsheet program |
| US6654811B1 (en) * | 2000-04-13 | 2003-11-25 | Nokia Inc. | Backpressure arrangement in client-server environment |
| KR100429897B1 (ko) * | 2001-12-13 | 2004-05-03 | 한국전자통신연구원 | 공유 버퍼형 스위치의 적응 버퍼 배분 방법 및 이에사용되는 스위치 |
| GB2385233B (en) | 2002-02-07 | 2004-04-21 | 3Com Corp | Network switch with parallel working of look-up engine and network processor |
| US7986625B2 (en) * | 2002-12-10 | 2011-07-26 | International Business Machines Corporation | Resource-aware system, method and program product for managing request traffic based on a management policy |
| US7729259B1 (en) * | 2004-01-20 | 2010-06-01 | Cisco Technology, Inc. | Reducing latency jitter in a store-and-forward buffer for mixed-priority traffic |
| ATE445186T1 (de) * | 2004-06-14 | 2009-10-15 | Nxp Bv | Schnittstelleneinrichtung zum debuggen und/oder tracen eines computersystems mit einem oder mehreren mastern und einem oder mehreren slaves, die zusammenarbeiten |
| US7706261B2 (en) * | 2004-08-27 | 2010-04-27 | Jinshen Sun | Queue-based active queue management process |
| US8027256B1 (en) * | 2005-06-02 | 2011-09-27 | Force 10 Networks, Inc. | Multi-port network device using lookup cost backpressure |
| US7983295B2 (en) * | 2005-10-28 | 2011-07-19 | Broadcom Corporation | Optimizing packet queues for channel bonding over a plurality of downstream channels of a communications management system |
| US7953002B2 (en) * | 2005-11-10 | 2011-05-31 | Broadcom Corporation | Buffer management and flow control mechanism including packet-based dynamic thresholding |
| US7953008B2 (en) * | 2005-11-10 | 2011-05-31 | Broadcom Corporation | Cell copy count hazard detection |
| JP4701152B2 (ja) * | 2006-10-20 | 2011-06-15 | 富士通株式会社 | データ中継装置、データ中継方法およびデータ中継プログラム |
| JP5233775B2 (ja) * | 2009-03-19 | 2013-07-10 | 富士通株式会社 | パケット伝送装置、回線インタフェースユニット及びパケット伝送装置の制御方法 |
| US8644139B2 (en) * | 2010-04-26 | 2014-02-04 | International Business Machines Corporation | Priority based flow control within a virtual distributed bridge environment |
| US10027602B2 (en) * | 2014-07-29 | 2018-07-17 | Oracle International Corporation | Packet queue depth sorting scheme for switch fabric |
| CA2959389A1 (en) | 2014-09-02 | 2016-03-10 | Ab Initio Technology Llc | Compilation of graph-based program specifications with automated clustering of graph components based on the identification of particular data port connections |
| US10602409B1 (en) * | 2016-02-22 | 2020-03-24 | Sprint Spectrum L.P. | Dynamic buffer allocation based on signal degradation |
| KR102596467B1 (ko) * | 2018-10-11 | 2023-11-02 | 한국전력공사 | 클램프 유닛 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5367520A (en) | 1992-11-25 | 1994-11-22 | Bell Communcations Research, Inc. | Method and system for routing cells in an ATM switch |
| JPH06318951A (ja) | 1993-01-07 | 1994-11-15 | Toshiba Corp | セル転送方法およびセル転送システム |
| US5696764A (en) * | 1993-07-21 | 1997-12-09 | Fujitsu Limited | ATM exchange for monitoring congestion and allocating and transmitting bandwidth-guaranteed and non-bandwidth-guaranteed connection calls |
| DE4328862A1 (de) | 1993-08-27 | 1995-03-02 | Sel Alcatel Ag | Verfahren und Vorrichtung zum Zwischenspeichern von Datenpaketen sowie Vermittlungsstelle mit einer solchen Vorrichtung |
| EP0648034A1 (en) | 1993-09-08 | 1995-04-12 | ALCATEL BELL Naamloze Vennootschap | Communication network and computer network server and interface modules used therein |
| US5583861A (en) * | 1994-04-28 | 1996-12-10 | Integrated Telecom Technology | ATM switching element and method having independently accessible cell memories |
| JP2655481B2 (ja) * | 1994-04-28 | 1997-09-17 | 日本電気株式会社 | 出力バッファ型ａｔｍスイッチにおける優先制御方法 |
| US5475682A (en) * | 1994-06-10 | 1995-12-12 | At&T Corp. | Method of regulating backpressure traffic in a packet switched network |
| ES2137296T3 (es) * | 1994-09-28 | 1999-12-16 | Siemens Ag | Sistema de comunicacion atm para multiplexion estadistica de celulas. |
| US5541912A (en) * | 1994-10-04 | 1996-07-30 | At&T Corp. | Dynamic queue length thresholds in a shared memory ATM switch |
| EP0712220A1 (en) * | 1994-11-08 | 1996-05-15 | International Business Machines Corporation | Hop-by-hop flow control in an ATM network |
| US5530806A (en) | 1994-12-15 | 1996-06-25 | At&T Corp. | Method and apparatus for storing and retrieving routing information in a network node |
| JPH08288965A (ja) * | 1995-04-18 | 1996-11-01 | Hitachi Ltd | スイッチングシステム |
| US6141323A (en) * | 1996-06-03 | 2000-10-31 | Whittaker Corporation | Closed loop congestion control using a queue measurement system |
| US6188690B1 (en) * | 1996-12-12 | 2001-02-13 | Pmc-Sierra, Inc. | Method and apparatus for high speed, scalable communication system |
| US6911750B2 (en) * | 2003-07-03 | 2005-06-28 | Delco Remy International, Inc. | Electronic package for electrical machine |
-
1997
- 1997-06-11 KR KR1019970024145A patent/KR100216368B1/ko not_active IP Right Cessation
-
1998
- 1998-05-29 AU AU69811/98A patent/AU712478B2/en not_active Ceased
- 1998-06-11 US US09/095,727 patent/US6259698B1/en not_active Expired - Lifetime
- 1998-06-11 GB GB9812553A patent/GB2328593B/en not_active Expired - Fee Related
- 1998-06-11 JP JP16331998A patent/JP3150941B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7050451B2 (en) | 1998-05-19 | 2006-05-23 | Nec Corporation | Multi-service-class definition type ATM switch |
| US7212539B2 (en) | 1998-05-19 | 2007-05-01 | Nec Corporation | Multi-service-class definition type ATM switch |
| JP2003501913A (ja) * | 1999-05-28 | 2003-01-14 | ネットワーク・イクイプメント・テクノロジーズ・インコーポレイテッド | 接続型ネットワークの共用出力バッファを仕切るための双モード制御システム及び方法 |
| JP4845310B2 (ja) * | 1999-05-28 | 2011-12-28 | ネットワーク・イクイプメント・テクノロジーズ・インコーポレイテッド | 接続型ネットワークの共用出力バッファを仕切るための双モード制御システム及び方法 |
| US8010834B2 (en) | 2008-10-03 | 2011-08-30 | Fujitsu Limited | Failure information monitoring apparatus and failure information monitoring method |
Also Published As
| Publication number | Publication date |
|---|---|
| AU712478B2 (en) | 1999-11-11 |
| JP3150941B2 (ja) | 2001-03-26 |
| GB9812553D0 (en) | 1998-08-05 |
| KR19990000979A (ko) | 1999-01-15 |
| KR100216368B1 (ko) | 1999-08-16 |
| US6259698B1 (en) | 2001-07-10 |
| AU6981198A (en) | 1998-12-17 |
| GB2328593A (en) | 1999-02-24 |
| GB2328593B (en) | 2000-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3150941B2 (ja) | Ａｔｍスイッチシステムの入力バッファ制御装置及び論理バッファサイズ決定方法 | |
| KR100247022B1 (ko) | Atm 스위칭 시스템의 단일 스위치 소자 및 버퍼 문턱값 결정 방법 | |
| US5602850A (en) | High-speed packet bus | |
| KR100216371B1 (ko) | 고장 감내형 대용량 ATM 스위치 및 2nXn 다중화스위치에서의 셀프라우팅 방법 | |
| US20010023469A1 (en) | Distributed type input buffer switch system for transmitting arbitration information efficiently and method for processing input data using the same | |
| US5732082A (en) | System and method for multi-frame received queuing with sorting in an asynchronous transfer mode (ATM) system | |
| US6002666A (en) | Traffic shaping apparatus with content addressable memory | |
| US8072972B2 (en) | Configurable hardware scheduler calendar search algorithm | |
| JP3220599B2 (ja) | データ待ち行列装置 | |
| US7342881B2 (en) | Backpressure history mechanism in flow control | |
| US20030058879A1 (en) | Scalable hardware scheduler time based calendar search algorithm | |
| JP2746284B2 (ja) | Ｏａｍセル挿入装置 | |
| JPH09191321A (ja) | 適応クレジット制御型転送方法 | |
| US6831920B1 (en) | Memory vacancy management apparatus and line interface unit | |
| US7239640B1 (en) | Method and apparatus for controlling ATM streams | |
| JPH05244186A (ja) | Ａｔｍ／ｓｔｍ変換回路 | |
| JPH0697958A (ja) | セル転送品質制御方法 | |
| JP2968753B2 (ja) | バッファメモリ付きスイッチ回路 | |
| JP2899609B2 (ja) | セル送出装置 | |
| JP3511342B2 (ja) | データ蓄積回路 | |
| JP3199038B2 (ja) | Ａｔｍセルのパイプラインによる処理方法及び装置 | |
| KR950009428B1 (ko) | 적응 소거노드 기능을 갖는 분산큐이중버스 통신시스템의 트래픽 부하 측정방법 | |
| JPH1132048A (ja) | セルバッファ制御装置 | |
| JP2002261815A (ja) | 交換装置及びセル交換方法 | |
| JPH02137041A (ja) | アドレス制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001213 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100119 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130119 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |