JP2968753B2 - バッファメモリ付きスイッチ回路 - Google Patents
バッファメモリ付きスイッチ回路Info
- Publication number
- JP2968753B2 JP2968753B2 JP9109287A JP10928797A JP2968753B2 JP 2968753 B2 JP2968753 B2 JP 2968753B2 JP 9109287 A JP9109287 A JP 9109287A JP 10928797 A JP10928797 A JP 10928797A JP 2968753 B2 JP2968753 B2 JP 2968753B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- buffer memory
- buffer
- ack
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Multi Processors (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Description
【０００１】
【発明の属する技術分野】データ送信を行うノードと該
データを受信するノード間に設ける、バッファメモリを
有するスイッチ回路において、バッファメモリにデータ
送信するとき、バッファメモリ内のデータ量を管理する
受信カウンタを参照して、データ送信が可能であること
を示すＡＣＫ信号をデータ送信側ノードに通知するバッ
ファメモリ付きスイッチ回路に関する。
データを受信するノード間に設ける、バッファメモリを
有するスイッチ回路において、バッファメモリにデータ
送信するとき、バッファメモリ内のデータ量を管理する
受信カウンタを参照して、データ送信が可能であること
を示すＡＣＫ信号をデータ送信側ノードに通知するバッ
ファメモリ付きスイッチ回路に関する。
【０００２】
【従来の技術】Ｍ対Ｎの通信路を形成するクロスバース
イッチをもつ計算機や通信機器は、Ｍ個のノードとＮ個
のノード間でＭ対Ｎのデータ通信が行われる。特開平０
４−３２６４５４号公報によれば、スイッチ回路の入力
ポートで待たされる回数を計数する手段と、該待ち回数
が閾値を超える入力ポートのデータを優先して転送する
クロスバーネットワークを開示している。
イッチをもつ計算機や通信機器は、Ｍ個のノードとＮ個
のノード間でＭ対Ｎのデータ通信が行われる。特開平０
４−３２６４５４号公報によれば、スイッチ回路の入力
ポートで待たされる回数を計数する手段と、該待ち回数
が閾値を超える入力ポートのデータを優先して転送する
クロスバーネットワークを開示している。
【０００３】上述の公報においては、通信に使用する信
号情報がバッファメモリの数だけ必要になりハードウェ
ア資源がネットワーク上で多く必要になる。またバッフ
ァメモリの数が変わる場合（クロスバーのノード構成変
更等）やデータ送受を伝える制御信号が１ビットライン
の制的がある場合のため、各バッファメモリのデータ格
納量まで通知することができない。またバッファメモリ
が複数あっても１バッファメモリとみなして、ＭＡＸの
データ量のみの送信で全体の総データ量と見なして動作
していた。
号情報がバッファメモリの数だけ必要になりハードウェ
ア資源がネットワーク上で多く必要になる。またバッフ
ァメモリの数が変わる場合（クロスバーのノード構成変
更等）やデータ送受を伝える制御信号が１ビットライン
の制的がある場合のため、各バッファメモリのデータ格
納量まで通知することができない。またバッファメモリ
が複数あっても１バッファメモリとみなして、ＭＡＸの
データ量のみの送信で全体の総データ量と見なして動作
していた。
【０００４】
【発明が解決しようとする課題】上記のようなクロスバ
ースイッチが、複数のクロスポイントに受信バッファを
もつ場合に、１つのバッファのデータ量のＭＡＸ値でデ
ータ送信の可否を判断するため、データが各ノードに配
られるような場合にはスイッチ内の各バッファにはまだ
転送されうる容量が残っているにも関わらず、送信側の
ノードからスイッチにデータ送出ができないことがあ
る。そのような状態で、一転して少量データが貯まって
いるバッファメモリのみがデータを排出されつづける
と、データがさらに到着する前にバッファ内のデータが
なくなる場合がある。第１の問題点は、上記により複数
の送り先ノードへのデータ転送途中でスイッチ内の複数
バッファに、データが存在しないことがある為、各送り
先ノードにデータ転送できないむだ時間を生ずることで
ある。
ースイッチが、複数のクロスポイントに受信バッファを
もつ場合に、１つのバッファのデータ量のＭＡＸ値でデ
ータ送信の可否を判断するため、データが各ノードに配
られるような場合にはスイッチ内の各バッファにはまだ
転送されうる容量が残っているにも関わらず、送信側の
ノードからスイッチにデータ送出ができないことがあ
る。そのような状態で、一転して少量データが貯まって
いるバッファメモリのみがデータを排出されつづける
と、データがさらに到着する前にバッファ内のデータが
なくなる場合がある。第１の問題点は、上記により複数
の送り先ノードへのデータ転送途中でスイッチ内の複数
バッファに、データが存在しないことがある為、各送り
先ノードにデータ転送できないむだ時間を生ずることで
ある。
【０００５】この発明は、各ノードがクロスバースイッ
チのバッファメモリを介して、データが転送される転送
形態の場合に、ノードとスイッチ間で管理信号を新たに
追加することなく、従来のＡＣＫ信号の１ビットライン
を用いて、スイッチ内のバッファにデータ送信できるこ
とを送信側ノードに通知し、スイッチの転送性能を向上
させることを目的とする。
チのバッファメモリを介して、データが転送される転送
形態の場合に、ノードとスイッチ間で管理信号を新たに
追加することなく、従来のＡＣＫ信号の１ビットライン
を用いて、スイッチ内のバッファにデータ送信できるこ
とを送信側ノードに通知し、スイッチの転送性能を向上
させることを目的とする。
【０００６】
【課題を解決するための手段】この発明のバッファ付き
スイッチ回路は、データが格納されるバッファメモリの
うち一番データ格納量が多いバッファメモリにのみ注目
し、このバッファメモリに入るデータがない場合は送信
ノードに対してスイッチ内のバッファメモリからすぐさ
まデータが送出したかのようにノードにＡＣＫ通知を返
す。また一番データ格納量が多いバッファの数が１つの
みで、そのバッファメモリからデータが取り出されてデ
ータ格納量が減少する場合にもＡＣＫ通知を返す。ＡＣ
Ｋ通知時の両事象が同時に起こる場合、ＡＣＫ通知をカ
ウントして保存する。
スイッチ回路は、データが格納されるバッファメモリの
うち一番データ格納量が多いバッファメモリにのみ注目
し、このバッファメモリに入るデータがない場合は送信
ノードに対してスイッチ内のバッファメモリからすぐさ
まデータが送出したかのようにノードにＡＣＫ通知を返
す。また一番データ格納量が多いバッファの数が１つの
みで、そのバッファメモリからデータが取り出されてデ
ータ格納量が減少する場合にもＡＣＫ通知を返す。ＡＣ
Ｋ通知時の両事象が同時に起こる場合、ＡＣＫ通知をカ
ウントして保存する。
【０００７】具体的に述べると、バッファメモリのデー
タ格納及び取り出し時にデータをカウントし現在のバッ
ファメモリ内のデータ量を管理する受信カウンタと、最
も大きい値のカウンタに対応するバッファメモリ（複数
個存在する可能性有り）を検出して、そのバッファメモ
リがどれであるかの情報を保持するＭＡＸ判定手段と、
送信データをどのバッファに格納するかの宛先をデコー
ドした制御信号とＭＡＸ判定手段とにより、次サイクル
にデータ量の更新をするバッファメモリが最もデータ格
納量の多いバッファメモリで、かつ該バッファメモリか
らはデータが取り出されないという事象によりＭＡＸ値
が増加すると判断するＭＡＸ増加通知手段と、同様にＭ
ＡＸ判定手段で最もデータ格納量の多いバッファが１つ
であると判定され、かつ該バッファからデータ取り出し
を行い、かつ該バッファに新規データ到着がない時、次
サイクルにてＭＡＸ値が減少すると判断してＭＡＸ減少
通知信号を作成する減少通知手段と、またデータ有効信
号あり、かつＭＡＸデータ量が増加しなかった場合（デ
ータ量がＭＡＸでないバッファメモリにデータが入
る）、ＭＡＸバッファメモリが使用されないと通知する
非使用通知手段と、減少通知手段と非使用通知手段から
の通知信号によって、データがさらに送れることを送信
ノードに通知するＡＣＫのＡＣＫ返却手段と、両信号が
共に通知されたとき一時的にＡＣＫの数を蓄え、次サイ
クル以降で、ＡＣＫを返さないとき、保持中のＡＣＫを
返却するＡＣＫ管理手段と、を含む。
タ格納及び取り出し時にデータをカウントし現在のバッ
ファメモリ内のデータ量を管理する受信カウンタと、最
も大きい値のカウンタに対応するバッファメモリ（複数
個存在する可能性有り）を検出して、そのバッファメモ
リがどれであるかの情報を保持するＭＡＸ判定手段と、
送信データをどのバッファに格納するかの宛先をデコー
ドした制御信号とＭＡＸ判定手段とにより、次サイクル
にデータ量の更新をするバッファメモリが最もデータ格
納量の多いバッファメモリで、かつ該バッファメモリか
らはデータが取り出されないという事象によりＭＡＸ値
が増加すると判断するＭＡＸ増加通知手段と、同様にＭ
ＡＸ判定手段で最もデータ格納量の多いバッファが１つ
であると判定され、かつ該バッファからデータ取り出し
を行い、かつ該バッファに新規データ到着がない時、次
サイクルにてＭＡＸ値が減少すると判断してＭＡＸ減少
通知信号を作成する減少通知手段と、またデータ有効信
号あり、かつＭＡＸデータ量が増加しなかった場合（デ
ータ量がＭＡＸでないバッファメモリにデータが入
る）、ＭＡＸバッファメモリが使用されないと通知する
非使用通知手段と、減少通知手段と非使用通知手段から
の通知信号によって、データがさらに送れることを送信
ノードに通知するＡＣＫのＡＣＫ返却手段と、両信号が
共に通知されたとき一時的にＡＣＫの数を蓄え、次サイ
クル以降で、ＡＣＫを返さないとき、保持中のＡＣＫを
返却するＡＣＫ管理手段と、を含む。
【０００８】スイッチ回路内のクロスポイントに設けた
バッファメモリが空になる確率を減らすことが、「ある
ノードへのデータ出力に対し、出力競合調停に参加でき
るバッファメモリが１つもない」状況を回避することに
なり、またスイッチのデータ転送性能向上につながる。
このため、バッファメモリがフルになるまではノードか
らスイッチ回路にデータ送出しつづけることが望まし
い。全体のバッファメモリのうちどれか１つが完全にフ
ルに格納されてしまうまで、他のバッファ（ＭＡＸ格納
していないバッファメモリ）に到着したデータについて
非使用通知手段により、ＡＣＫを返す。このため、さら
なるデータ送信が可能になる。バッファメモリからのデ
ータ取り出しは減少通知手段で管理され、最もデータ格
納量の多いバッファメモリ（ＭＡＸバッファメモリ）に
対しては、データ取り出し時のみ、ＡＣＫを返してバッ
ファメモリのデータ格納量を管理することにより、ＡＣ
Ｋの信号ラインを各ノード毎に設けることなく、ノード
行を１ビットラインのＡＣＫ信号で管理できる。ただ
し、減少通知手段と非使用通知手段が同時にＡＣＫを返
却しようとする場合があるため、ＡＣＫ管理手段にて一
時的にＡＣＫをカウントし、１ビットラインでデータ送
信可能であることを示すＡＣＫ応答を実現する。
バッファメモリが空になる確率を減らすことが、「ある
ノードへのデータ出力に対し、出力競合調停に参加でき
るバッファメモリが１つもない」状況を回避することに
なり、またスイッチのデータ転送性能向上につながる。
このため、バッファメモリがフルになるまではノードか
らスイッチ回路にデータ送出しつづけることが望まし
い。全体のバッファメモリのうちどれか１つが完全にフ
ルに格納されてしまうまで、他のバッファ（ＭＡＸ格納
していないバッファメモリ）に到着したデータについて
非使用通知手段により、ＡＣＫを返す。このため、さら
なるデータ送信が可能になる。バッファメモリからのデ
ータ取り出しは減少通知手段で管理され、最もデータ格
納量の多いバッファメモリ（ＭＡＸバッファメモリ）に
対しては、データ取り出し時のみ、ＡＣＫを返してバッ
ファメモリのデータ格納量を管理することにより、ＡＣ
Ｋの信号ラインを各ノード毎に設けることなく、ノード
行を１ビットラインのＡＣＫ信号で管理できる。ただ
し、減少通知手段と非使用通知手段が同時にＡＣＫを返
却しようとする場合があるため、ＡＣＫ管理手段にて一
時的にＡＣＫをカウントし、１ビットラインでデータ送
信可能であることを示すＡＣＫ応答を実現する。
【０００９】
【発明の実施の形態】この発明について、図面を参照し
て説明する。この発明の一実施例の構成を示す図１
（ａ）および図１（ｂ）を参照すると、全体構成の図１
（ａ）で、データ送信側のノードＡ，ノードＢ乃至ノー
ドＸと、データ受信側のノード１，ノード２乃至ノード
ｎとを接続するクロスバースイッチ回路があり、データ
送信側に対するデータ送信を制御するバッファＭＡＸ管
理回路Ａ０１乃至バッファＭＡＸ，管理回路Ｘ０１があ
る。また、データ受信側のノード１乃至ノードｎに対す
る競合を調停する競合調停回路１０乃至競合調停回路ｎ
０がある。各クロスポイントＡ１乃至クロスポイントＡ
ｎ，クロスポイントＢ１乃至クロスポイントＢｎ，クロ
スポイントＸ１乃至クロスポイントＸｎの構成を、クロ
スポイントＡ１に代表させて示す図１（ｂ）を参照する
と、ノードＡの送信データは、クロスポイントＡ１乃至
ＡｎのバッファメモリＡ１乃至Ａｎに入力し、送信デー
タの宛先を解読するデコード回路Ａ０によって、各バッ
ファメモリＡ１乃至Ａｎに振り分けられる。各バッファ
メモリＡ１乃至Ａｎは、格納されているデータ量をカウ
ントする受信カウンタＡ１２乃至Ａｎ２を備える。受信
側ノード１に対して、クロスポイントＡ１乃至Ｘ１のバ
ッファＡ１１乃至Ｘ１１の送信データを調停する競合調
停回路１０を備える。ノードＡのバッファＡ１乃至Ａｎ
に対するデータ送信を制御するバッファＭＡＸ管理回路
Ａ０１が、受信カウンタＡ１２乃至Ａｎ２の出力と競合
調停回路１０乃至ｎ０の調停信号によって制御されて、
ＡＣＫ信号をデータ送信のノードＡに返す。
て説明する。この発明の一実施例の構成を示す図１
（ａ）および図１（ｂ）を参照すると、全体構成の図１
（ａ）で、データ送信側のノードＡ，ノードＢ乃至ノー
ドＸと、データ受信側のノード１，ノード２乃至ノード
ｎとを接続するクロスバースイッチ回路があり、データ
送信側に対するデータ送信を制御するバッファＭＡＸ管
理回路Ａ０１乃至バッファＭＡＸ，管理回路Ｘ０１があ
る。また、データ受信側のノード１乃至ノードｎに対す
る競合を調停する競合調停回路１０乃至競合調停回路ｎ
０がある。各クロスポイントＡ１乃至クロスポイントＡ
ｎ，クロスポイントＢ１乃至クロスポイントＢｎ，クロ
スポイントＸ１乃至クロスポイントＸｎの構成を、クロ
スポイントＡ１に代表させて示す図１（ｂ）を参照する
と、ノードＡの送信データは、クロスポイントＡ１乃至
ＡｎのバッファメモリＡ１乃至Ａｎに入力し、送信デー
タの宛先を解読するデコード回路Ａ０によって、各バッ
ファメモリＡ１乃至Ａｎに振り分けられる。各バッファ
メモリＡ１乃至Ａｎは、格納されているデータ量をカウ
ントする受信カウンタＡ１２乃至Ａｎ２を備える。受信
側ノード１に対して、クロスポイントＡ１乃至Ｘ１のバ
ッファＡ１１乃至Ｘ１１の送信データを調停する競合調
停回路１０を備える。ノードＡのバッファＡ１乃至Ａｎ
に対するデータ送信を制御するバッファＭＡＸ管理回路
Ａ０１が、受信カウンタＡ１２乃至Ａｎ２の出力と競合
調停回路１０乃至ｎ０の調停信号によって制御されて、
ＡＣＫ信号をデータ送信のノードＡに返す。
【００１０】バッファＭＡＸ管理回路Ａ０１の構成を示
す図２を参照すると、バッファメモリＡ１乃至Ａｎで最
大データ量を格納するバッファメモリを判定するＭＡＸ
判定部Ａ０１０と、次のサイクルでデータ量が更新され
る最大データ量のバッファメモリで、かつデータの出力
がないバッファメモリを判定するＭＡＸ増加通知部Ａ０
１１と，最大データ量のバッファメモリが１つで、かつ
該バッファメモリからデータを送出することを判定する
減少通知部Ａ０１２と，受信データがあって、かつＭＡ
Ｘバッファメモリのデータ量が増加しないことを判定す
る非使用通知部Ａ０１３と，減少通知部Ａ０１２と非使
用通知部Ａ０１３の出力でＡＣＫを返すＡＣＫ返却部Ａ
０１４と，重複したＡＣＫをカウントして保持し、ＡＣ
Ｋを返さないサイクルでＡＣＫを返すＡＣＫ管理部Ａ０
１５と、を含む。
す図２を参照すると、バッファメモリＡ１乃至Ａｎで最
大データ量を格納するバッファメモリを判定するＭＡＸ
判定部Ａ０１０と、次のサイクルでデータ量が更新され
る最大データ量のバッファメモリで、かつデータの出力
がないバッファメモリを判定するＭＡＸ増加通知部Ａ０
１１と，最大データ量のバッファメモリが１つで、かつ
該バッファメモリからデータを送出することを判定する
減少通知部Ａ０１２と，受信データがあって、かつＭＡ
Ｘバッファメモリのデータ量が増加しないことを判定す
る非使用通知部Ａ０１３と，減少通知部Ａ０１２と非使
用通知部Ａ０１３の出力でＡＣＫを返すＡＣＫ返却部Ａ
０１４と，重複したＡＣＫをカウントして保持し、ＡＣ
Ｋを返さないサイクルでＡＣＫを返すＡＣＫ管理部Ａ０
１５と、を含む。
【００１１】この実施例で、送信側ノードＡからバッフ
ァメモリＡ１乃至バッファメモリＡ４を介して受信側の
ノード１乃至４にデータ転送する動作を、図３に例示す
るタイムチャードを参照して説明する。
ァメモリＡ１乃至バッファメモリＡ４を介して受信側の
ノード１乃至４にデータ転送する動作を、図３に例示す
るタイムチャードを参照して説明する。
【００１２】１）クロスポイントＡ１乃至Ａ４が送信ノ
ードＡからデータ受信をした場合、バッファＡ１乃至Ａ
４のどれかに書き込みを行うため、デコード部Ａ０でデ
ータの格納先をデコードし、これがバッファＡ１１だっ
た場合、格納と同時に受信カウンタＡ１２を６＋１→７
のカウントアップする（図３の矢印線２１）。
ードＡからデータ受信をした場合、バッファＡ１乃至Ａ
４のどれかに書き込みを行うため、デコード部Ａ０でデ
ータの格納先をデコードし、これがバッファＡ１１だっ
た場合、格納と同時に受信カウンタＡ１２を６＋１→７
のカウントアップする（図３の矢印線２１）。
【００１３】２）ＭＡＸ判定部Ａ０１０で受信カウンタ
Ａ１２乃至Ａ４２各々の値を比較し、各々のカウンタ値
がＭＡＸ値を持つか否かを判定する。同時にそのＭＡＸ
値を持つカウンタが１つのみであるかを判定する。この
受信カウンタＡ１２乃至Ａ４２の値が各々７，５，６，
３となった場合、バッファＡ１２のみがＭＡＸバッファ
となる（図３各受信カウンタ値参照）。
Ａ１２乃至Ａ４２各々の値を比較し、各々のカウンタ値
がＭＡＸ値を持つか否かを判定する。同時にそのＭＡＸ
値を持つカウンタが１つのみであるかを判定する。この
受信カウンタＡ１２乃至Ａ４２の値が各々７，５，６，
３となった場合、バッファＡ１２のみがＭＡＸバッファ
となる（図３各受信カウンタ値参照）。
【００１４】３）次のサイクルにおいてノード１行きの
競合調停によりバッファメモリＡ１１からのデータ読み
出しが指示された場合、減少通知部Ａ０１２は、バッフ
ァＡ１１がＭＡＸバッファメモリで、かつ読み出しで、
かつＭＡＸバッファメモリが一つ、の３条件を満たしＭ
ＡＸ減少信号をＡＣＫ返却部Ａ０１４とＡＣＫ管理部Ａ
０１５に通知する（図３の矢印線２３）。
競合調停によりバッファメモリＡ１１からのデータ読み
出しが指示された場合、減少通知部Ａ０１２は、バッフ
ァＡ１１がＭＡＸバッファメモリで、かつ読み出しで、
かつＭＡＸバッファメモリが一つ、の３条件を満たしＭ
ＡＸ減少信号をＡＣＫ返却部Ａ０１４とＡＣＫ管理部Ａ
０１５に通知する（図３の矢印線２３）。
【００１５】４）この時、同時にデータ受信してバッフ
ァメモリＡ４に対し書き込みであった場合、ＭＡＸ増加
通知部Ａ０１１はバッファメモリＡ４がＭＡＸバッファ
メモリＡ１１でない為（読み出しはないが）、ＭＡＸバ
ッファ増加信号がオンにならず、非使用通知部Ａ０１３
がデータ有効信号により、ＭＡＸバッファＡ１１の非使
用信号をＡＣＫ返却部Ａ０１４とＡＣＫ管理部Ａ０１５
に通知する（図３の矢印線２４）。
ァメモリＡ４に対し書き込みであった場合、ＭＡＸ増加
通知部Ａ０１１はバッファメモリＡ４がＭＡＸバッファ
メモリＡ１１でない為（読み出しはないが）、ＭＡＸバ
ッファ増加信号がオンにならず、非使用通知部Ａ０１３
がデータ有効信号により、ＭＡＸバッファＡ１１の非使
用信号をＡＣＫ返却部Ａ０１４とＡＣＫ管理部Ａ０１５
に通知する（図３の矢印線２４）。
【００１６】５）ＡＣＫ返却部Ａ０１４で非使用信号ま
たはＭＡＸ減少信号のどちらかがオンの時、ノードＡへ
のＡＣＫの返却有りと判定する。この場合ＡＣＫ返却が
オンとなる（図３の矢印線２５）。
たはＭＡＸ減少信号のどちらかがオンの時、ノードＡへ
のＡＣＫの返却有りと判定する。この場合ＡＣＫ返却が
オンとなる（図３の矢印線２５）。
【００１７】６）ＡＣＫ管理部Ａ０１５は、ＡＣＫ返却
部Ａ０１４がＡＣＫ返却有りと判定した場合、またＡＣ
Ｋ管理部Ａ０１５の内部カウンタＡ０１５３が０でな
く、かつＡＣＫ返却無しとＡＣＫ返却部Ａ０１４が判断
した場合、かねてよりカウンタＡ０１５３に蓄積してい
たＡＣＫをノードＡに返す。この場合、５）で減少信号
と非使用信号の両方がオンの為、ＡＣＫ管理部Ａ０１５
は、ノードＡに対してＡＣＫ返却すると共に、カウンタ
Ａ０１５３を＋１する。さらに、次のサイクルにも１）
〜５）まで繰り返し、ＡＣＫ返却部Ａ０１４からのＡＣ
Ｋ返却無しと判定される為、ＡＣＫ管理部Ａ０１５の内
部カウンタＡ０１５３が１以上なので、ＡＣＫをノード
Ａに出力すると共にカウンタＡ０１５３を１減算する
（図３の矢印線２６）。
部Ａ０１４がＡＣＫ返却有りと判定した場合、またＡＣ
Ｋ管理部Ａ０１５の内部カウンタＡ０１５３が０でな
く、かつＡＣＫ返却無しとＡＣＫ返却部Ａ０１４が判断
した場合、かねてよりカウンタＡ０１５３に蓄積してい
たＡＣＫをノードＡに返す。この場合、５）で減少信号
と非使用信号の両方がオンの為、ＡＣＫ管理部Ａ０１５
は、ノードＡに対してＡＣＫ返却すると共に、カウンタ
Ａ０１５３を＋１する。さらに、次のサイクルにも１）
〜５）まで繰り返し、ＡＣＫ返却部Ａ０１４からのＡＣ
Ｋ返却無しと判定される為、ＡＣＫ管理部Ａ０１５の内
部カウンタＡ０１５３が１以上なので、ＡＣＫをノード
Ａに出力すると共にカウンタＡ０１５３を１減算する
（図３の矢印線２６）。
【００１８】７）以上の１）〜６）の繰り返しによりデ
ータの受信または読み出し毎にＡＣＫ返却が行われ、か
つデータ受信直後のＡＣＫ返却で、より多くのデータが
ノードＡから送られ、かつ溢れることがなく動作し続け
る。
ータの受信または読み出し毎にＡＣＫ返却が行われ、か
つデータ受信直後のＡＣＫ返却で、より多くのデータが
ノードＡから送られ、かつ溢れることがなく動作し続け
る。
【００１９】上述の実施例は１対４クロスバースイッチ
のクロスポイント型での説明であったが、この発明は、 １）Ｍ対Ｎノードでの実施が可能であり、ノード数に限
定はない。
のクロスポイント型での説明であったが、この発明は、 １）Ｍ対Ｎノードでの実施が可能であり、ノード数に限
定はない。
【００２０】２）クロスポイント型で上述のように、行
き先毎にバッファメモリを持つのではなく、奇数／偶数
ノード番号や４分割や８分割などさまざまな分割形態に
分けたバッファメモリを設ける構成であっても、バッフ
ァメモリ毎にその受信カウンタを持たせることによっ
て、この発明を適用できることは明らかである。
き先毎にバッファメモリを持つのではなく、奇数／偶数
ノード番号や４分割や８分割などさまざまな分割形態に
分けたバッファメモリを設ける構成であっても、バッフ
ァメモリ毎にその受信カウンタを持たせることによっ
て、この発明を適用できることは明らかである。
【００２１】
【発明の効果】この発明の第１の効果は、各ノードにデ
ータが転送されるようなクロスバースィッチを通じた転
送形態の場合、ノードとスイッチ間で従来のＡＣＫ信号
を利用し、管理信号を新たに追加することなしに、スイ
ッチ内のバッファに空きがあることを送信側に通知でき
るのでデータが存在する確率を向上できることである。
この効果により、ネットワーク全体の実効転送性能を向
上できる。
ータが転送されるようなクロスバースィッチを通じた転
送形態の場合、ノードとスイッチ間で従来のＡＣＫ信号
を利用し、管理信号を新たに追加することなしに、スイ
ッチ内のバッファに空きがあることを送信側に通知でき
るのでデータが存在する確率を向上できることである。
この効果により、ネットワーク全体の実効転送性能を向
上できる。
【００２２】その理由は、各バッファメモリでのデータ
量の管理を集約させてデータ量ＭＡＸのバッファメモリ
だけを管理し、それ以外のバッファメモリに入ったデー
タは送出されたかのように送信側のノードに見せるた
め、スイッチ内部が送信側の１つのノードに対して、受
信側のｎノードのｎ個のバッファで管理していてもノー
ドへ通達する情報はＡＣＫの１つで済み、かつＭＡＸデ
ータ量をスイッチ内バッファメモリに１つ以上確保でき
るからである。
量の管理を集約させてデータ量ＭＡＸのバッファメモリ
だけを管理し、それ以外のバッファメモリに入ったデー
タは送出されたかのように送信側のノードに見せるた
め、スイッチ内部が送信側の１つのノードに対して、受
信側のｎノードのｎ個のバッファで管理していてもノー
ドへ通達する情報はＡＣＫの１つで済み、かつＭＡＸデ
ータ量をスイッチ内バッファメモリに１つ以上確保でき
るからである。
【図１】この一実施例の構成を示し、分図（ａ）は全体
構成，分図（ｂ）はクロスポイントにおける構成を示す
図である。
構成，分図（ｂ）はクロスポイントにおける構成を示す
図である。
【図２】図１のバッファＭＡＸ管理回路を示す図であ
る。
る。
【図３】図１の動作を例示するタイムチャートである。
Claims (2)
- 【請求項１】 データを送信するＭ個のノードと前記デ
ータを受信するＮ個のノードとの間にクロスバースイッ
チを接続してなるＭ対Ｎのスイッチ回路において、 データ送信側ノードの出力線にデータの宛先を解読する
デコード回路と、 前記宛先で指定されるスイッチ回路の各クロスポイント
に設けるパッファメモリと、 前記バッファメモリからデータ受信側ノードに対するデ
ータ送信が競合するとき、前記競合を調停する競合調停
回路と、 前記バッファメモリそれぞれに滞留するデータ数をカウ
ントする受信カウンタと、 前記受信カウンタのデータ数を参照し、前記バッファメ
モリのデータ量が最大数であるバッファメモリを判定
し、前記バッファメモリのデータ量が減少する場合と前
記バッファメモリのデータ量が増加しない場合とを検出
して、データ送信側のノードにデータ送信ができること
を通知するＡＣＫ信号を返すバッファＭＡＸ管理回路
と、 を備えることを特徴とするバッファメモリ付きスイッチ
回路。 - 【請求項２】 前記バッファＭＡＸ管理回路は、 前記バッファメモリそれぞれの受信カウンタを比較し、
データ量が最大数であるバッファメモリが１つの場合と
複数の場合とをそれぞれ検出するＭＡＸ判定部と、 データが最大数であるバッファメモリが１つである場
合、前記バッファメモリが次のデータ送信サイクルで調
停を獲得し、かつデータ送信宛先指定が前記バッファメ
モリでないとき、前記バッファメモリのデータ量が減少
することを検出する減少通知部と、 データ量が最大数であるバッファメモリが複数である場
合、前記バッファメモリが次のデータ送信サイクルで調
停を獲得しないで、かつデータ送信宛先指定があると
き、前記バッファメモリのデータ量が増加することを検
出するＭＡＸ増加通知部と、 前記ＭＡＸ増加通知部が前記バッファメモリのデータ量
増加を検出しないで、かつデータ送信を示すデータ有効
信号があるとき、前記バッファメモリが非使用であるこ
とを検出する非使用通知部と、 前記減少通知手段と前記非使用通知手段との前記検出の
通知によって、データ送信できることを示すＡＣＫ信号
を送信側ノードに通知するＡＣＫ返却部と、 前記ＡＣＫ信号が重複するとき、前記ＡＣＫ信号をカウ
ントし、次のデータ送信サイクルでＡＣＫ返却しないと
きに、前記ＡＣＫ信号を送信側ノードに返すＡＣＫ管理
手段と、 を含むことを特徴とする請求項１記載のバッファメモリ
付きスイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9109287A JP2968753B2 (ja) | 1997-04-25 | 1997-04-25 | バッファメモリ付きスイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9109287A JP2968753B2 (ja) | 1997-04-25 | 1997-04-25 | バッファメモリ付きスイッチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10301913A JPH10301913A (ja) | 1998-11-13 |
| JP2968753B2 true JP2968753B2 (ja) | 1999-11-02 |
Family
ID=14506358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9109287A Expired - Lifetime JP2968753B2 (ja) | 1997-04-25 | 1997-04-25 | バッファメモリ付きスイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2968753B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2005069152A1 (ja) * | 2004-01-13 | 2007-12-27 | セイコーインスツル株式会社 | メモリインタフェース装置、メモリインタフェース方法、およびモデム装置 |
-
1997
- 1997-04-25 JP JP9109287A patent/JP2968753B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10301913A (ja) | 1998-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5193149A (en) | Dual-path computer interconnect system with four-ported packet memory control | |
| US5020020A (en) | Computer interconnect system with transmit-abort function | |
| US5187780A (en) | Dual-path computer interconnect system with zone manager for packet memory | |
| KR950006565B1 (ko) | 통신제어장치 | |
| US5884040A (en) | Per-packet jamming in a multi-port bridge for a local area network | |
| JP3273366B2 (ja) | データの転送方法およびその装置 | |
| US5293487A (en) | Network adapter with high throughput data transfer circuit to optimize network data transfers, with host receive ring resource monitoring and reporting | |
| US5515523A (en) | Method and apparatus for arbitrating conflicts by monitoring number of access requests per unit of time in multiport memory systems | |
| JPH1117708A (ja) | Ａｔｍスイッチシステムの入力バッファ制御装置及び論理バッファサイズ決定方法 | |
| US20020178306A1 (en) | Method and system for over-run protection in amessage passing multi-processor computer system using a credit-based protocol | |
| US6157951A (en) | Dual priority chains for data-communication ports in a multi-port bridge for a local area network | |
| JP4255833B2 (ja) | コンピュータ・システムの入出力ノードにおけるタグ付けおよび調停メカニズム | |
| US6301256B1 (en) | Selection technique for preventing a source port from becoming a destination port in a multi-port bridge for a local area network | |
| WO1999014901A1 (en) | High speed bus structure in a multi-port bridge for a local area network | |
| JP2968753B2 (ja) | バッファメモリ付きスイッチ回路 | |
| JP2005505855A (ja) | コンピュータ・システムの入出力ノード | |
| EP0739119B1 (en) | Buffer apparatus | |
| US5473755A (en) | System for controlling data stream by changing fall through FIFO last cell state of first component whenever data read out of second component last latch | |
| US6341313B1 (en) | Flow controlling method and apparatus for network between processors | |
| KR0154489B1 (ko) | 비동기 전송모드방식의 스위칭시스템에 있어서 프로세서간 통신 메세지 송수신처리장치 및 방법 | |
| US8073999B2 (en) | Data input-output control apparatus | |
| JP3044653B2 (ja) | ゲートウェイ装置 | |
| JP2594671B2 (ja) | パケット転送装置 | |
| JPH11234333A (ja) | ゲートウェイ装置 | |
| KR0170506B1 (ko) | 멀티프로세서 인터럽트 처리기 및 인터럽트 처리 및 구동방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990721 |