JPH11234333A - ゲートウェイ装置 - Google Patents
ゲートウェイ装置Info
- Publication number
- JPH11234333A JPH11234333A JP3089298A JP3089298A JPH11234333A JP H11234333 A JPH11234333 A JP H11234333A JP 3089298 A JP3089298 A JP 3089298A JP 3089298 A JP3089298 A JP 3089298A JP H11234333 A JPH11234333 A JP H11234333A
- Authority
- JP
- Japan
- Prior art keywords
- destination
- output
- packet data
- input
- output buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 92
- 230000015654 memory Effects 0.000 claims abstract description 70
- 230000005540 biological transmission Effects 0.000 claims description 17
- 230000006870 function Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- 241001522296 Erithacus rubecula Species 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】
【課題】 ゲートウェイ装置において、簡単かつ安価な
構成によりパケットデータの高速伝送を可能にする。 【解決手段】 ネットワークを相互に接続するゲートウ
ェイ装置に、一方のネットワークからのパケットデータ
を各個に入力する入力ポート１Ａ〜１Ｄ、各入力ポート
のパケットデータを蓄積する入力バッファメモリ２Ａ〜
２Ｄ、パケットデータの宛先を決定する宛先決定部３Ａ
〜３Ｄ、宛先決定部により決定されたパケットデータを
他方のネットワークに出力する出力ポート５Ａ〜５Ｄを
設けると共に、各宛先決定部により宛先が決定された各
パケットデータをそれぞれ蓄積する出力バッファメモリ
４1 〜４4 を各出力ポート毎に設け、宛先が決定された
パケットデータを、全ての出力ポートのバッファメモリ
に蓄積する。
構成によりパケットデータの高速伝送を可能にする。 【解決手段】 ネットワークを相互に接続するゲートウ
ェイ装置に、一方のネットワークからのパケットデータ
を各個に入力する入力ポート１Ａ〜１Ｄ、各入力ポート
のパケットデータを蓄積する入力バッファメモリ２Ａ〜
２Ｄ、パケットデータの宛先を決定する宛先決定部３Ａ
〜３Ｄ、宛先決定部により決定されたパケットデータを
他方のネットワークに出力する出力ポート５Ａ〜５Ｄを
設けると共に、各宛先決定部により宛先が決定された各
パケットデータをそれぞれ蓄積する出力バッファメモリ
４1 〜４4 を各出力ポート毎に設け、宛先が決定された
パケットデータを、全ての出力ポートのバッファメモリ
に蓄積する。
Description
【０００１】
【発明の属する技術分野】本発明は、インターネットな
どの複数のネットワークを相互に接続するゲートウェイ
装置に関する。
どの複数のネットワークを相互に接続するゲートウェイ
装置に関する。
【０００２】
【従来の技術】この種のゲートウェイ装置は、一般にネ
ットワーク間中継パケットの宛先を決定するまでの間、
パケットを一時的に保管するために入力バッファ及び出
力バッファを設けている。図７はｎ個の入力ポート及び
ｎ個の出力ポートを有するゲートウェイ装置の構成を示
すブロック図である。同図において、１１1 〜１１n は
入力ポート、１２1 〜１２n は入力バッファメモリ、１
３1 〜１３n は宛先決定部、１４はパケット交換スイッ
チ、１５は交換制御部、１６1 〜１６n は出力バッファ
メモリ、１７1 〜１７n は出力ポートである。
ットワーク間中継パケットの宛先を決定するまでの間、
パケットを一時的に保管するために入力バッファ及び出
力バッファを設けている。図７はｎ個の入力ポート及び
ｎ個の出力ポートを有するゲートウェイ装置の構成を示
すブロック図である。同図において、１１1 〜１１n は
入力ポート、１２1 〜１２n は入力バッファメモリ、１
３1 〜１３n は宛先決定部、１４はパケット交換スイッ
チ、１５は交換制御部、１６1 〜１６n は出力バッファ
メモリ、１７1 〜１７n は出力ポートである。
【０００３】ここで、図示しない一方のネットワークか
ら他方のネットワーク宛のネットワーク間交換パケット
が例えば入力ポート１１1 に入力されると、対応の入力
バッファメモリ１２1 に一旦蓄積されるとともに、その
パケットの宛先は対応する宛先決定部１３1 により決定
され、そのパケットの決定宛先情報が交換制御部１５に
伝達される。交換制御部１５は、その決定宛先情報を入
力すると入力バッファメモリ１２1 に蓄積されているパ
ケットデータを出力すべき出力バッファメモリを決定
し、その出力バッファメモリが例えば出力バッファメモ
リ１６n であれば、パケット交換スイッチ１４を制御し
て入力バッファメモリ１２1 のパケットデータを出力バ
ッファメモリ１６n に蓄積させる。これにより、対応の
出力ポート１７n からそのパケットデータが図示しない
他方のネットワークに出力される。
ら他方のネットワーク宛のネットワーク間交換パケット
が例えば入力ポート１１1 に入力されると、対応の入力
バッファメモリ１２1 に一旦蓄積されるとともに、その
パケットの宛先は対応する宛先決定部１３1 により決定
され、そのパケットの決定宛先情報が交換制御部１５に
伝達される。交換制御部１５は、その決定宛先情報を入
力すると入力バッファメモリ１２1 に蓄積されているパ
ケットデータを出力すべき出力バッファメモリを決定
し、その出力バッファメモリが例えば出力バッファメモ
リ１６n であれば、パケット交換スイッチ１４を制御し
て入力バッファメモリ１２1 のパケットデータを出力バ
ッファメモリ１６n に蓄積させる。これにより、対応の
出力ポート１７n からそのパケットデータが図示しない
他方のネットワークに出力される。
【０００４】
【発明が解決しようとする課題】従来のゲートウェイ装
置では、ｎ個の入出力ポートを有する場合、複数の宛先
へのパケットを同時に伝送するためには、入力バッファ
メモリの出力側伝送容量として最大ｎ倍の容量が必要に
なる。また、単一の宛先へパケットを伝送する場合で
も、入力バッファメモリ出力の時間的競合により最大ｎ
倍の入力バッファメモリの容量が必要になる。即ち、従
来のネットワーク装置は、ネットワークの１回線（１ポ
ート）当たりの入力バッファメモリの出力容量はｎ倍の
容量を必要とし、したがって入力バッファメモリ内のパ
ケットデータのネットワーク回線への読み出し転送速度
はネットワーク１回線当たりｎ倍の速度が必要である。
しかしながら、近年はネットワーク回線の速度はますま
す高速化しており、従来のゲートウェイ装置ではこうし
たネットワーク回線の高速化に容易に対応できないとい
う課題があった。したがって本発明は、ゲートウェイ装
置において、簡単かつ安価な構成によりパケットデータ
の高速伝送を可能にすることを目的とする。
置では、ｎ個の入出力ポートを有する場合、複数の宛先
へのパケットを同時に伝送するためには、入力バッファ
メモリの出力側伝送容量として最大ｎ倍の容量が必要に
なる。また、単一の宛先へパケットを伝送する場合で
も、入力バッファメモリ出力の時間的競合により最大ｎ
倍の入力バッファメモリの容量が必要になる。即ち、従
来のネットワーク装置は、ネットワークの１回線（１ポ
ート）当たりの入力バッファメモリの出力容量はｎ倍の
容量を必要とし、したがって入力バッファメモリ内のパ
ケットデータのネットワーク回線への読み出し転送速度
はネットワーク１回線当たりｎ倍の速度が必要である。
しかしながら、近年はネットワーク回線の速度はますま
す高速化しており、従来のゲートウェイ装置ではこうし
たネットワーク回線の高速化に容易に対応できないとい
う課題があった。したがって本発明は、ゲートウェイ装
置において、簡単かつ安価な構成によりパケットデータ
の高速伝送を可能にすることを目的とする。
【０００５】
【課題を解決するための手段】このような課題を解決す
るために本発明は、複数のネットワークを相互に接続す
るゲートウェイ装置において、一方のネットワークから
のパケットデータを各個に入力する複数の入力ポート
と、各入力ポート毎に配設され入力ポートに入力された
パケットデータの宛先を決定する複数の宛先決定部と、
宛先決定部により決定されたパケットデータを他方のネ
ットワークに出力する複数の出力ポートと、１つの宛先
決定部と１つの出力ポート間に共通に配設され各宛先決
定部により宛先が決定された各パケットデータをそれぞ
れ蓄積するための複数の出力バッファメモリとを備え、
複数の出力バッファメモリからなる出力バッファ部を、
複数の宛先決定部と出力ポート間にそれぞれ設けるよう
にしたものである。また、宛先決定部により宛先が決定
されたパケットデータは、全ての出力バッファ部に出力
され各出力バッファ内の何れか１つの出力バッファメモ
リに蓄積されるものである。また、宛先決定部により宛
先が決定されたパケットデータは、決定宛先に応じた出
力ポートに対応する出力バッファ部に出力され該出力バ
ッファ内の何れか１つの出力バッファメモリに蓄積され
るものである。また、出力ポートと宛先決定部との間に
入力バッファメモリを設けるようにしたものである。ま
た、出力バッファメモリに蓄積されているパケットデー
タの一定時間内の出力送信量を制御する帯域制御部を出
力ポートに設けたものである。
るために本発明は、複数のネットワークを相互に接続す
るゲートウェイ装置において、一方のネットワークから
のパケットデータを各個に入力する複数の入力ポート
と、各入力ポート毎に配設され入力ポートに入力された
パケットデータの宛先を決定する複数の宛先決定部と、
宛先決定部により決定されたパケットデータを他方のネ
ットワークに出力する複数の出力ポートと、１つの宛先
決定部と１つの出力ポート間に共通に配設され各宛先決
定部により宛先が決定された各パケットデータをそれぞ
れ蓄積するための複数の出力バッファメモリとを備え、
複数の出力バッファメモリからなる出力バッファ部を、
複数の宛先決定部と出力ポート間にそれぞれ設けるよう
にしたものである。また、宛先決定部により宛先が決定
されたパケットデータは、全ての出力バッファ部に出力
され各出力バッファ内の何れか１つの出力バッファメモ
リに蓄積されるものである。また、宛先決定部により宛
先が決定されたパケットデータは、決定宛先に応じた出
力ポートに対応する出力バッファ部に出力され該出力バ
ッファ内の何れか１つの出力バッファメモリに蓄積され
るものである。また、出力ポートと宛先決定部との間に
入力バッファメモリを設けるようにしたものである。ま
た、出力バッファメモリに蓄積されているパケットデー
タの一定時間内の出力送信量を制御する帯域制御部を出
力ポートに設けたものである。
【０００６】
【発明の実施の形態】以下、本発明について図面を参照
して説明する。図１は、本発明に係るゲートウェイ装置
の第１の実施の形態を示すブロック図である。同図にお
いて、１Ａ，１Ｂ，１Ｃ，１Ｄは図示しない一方のネッ
トワークからパケットデータが入力される入力ポート、
２Ａ，２Ｂ，２Ｃ，２Ｄはそれぞれ対応の各入力ポート
１Ａ，１Ｂ，１Ｃ，１Ｄから入力されたパケットデータ
を蓄積する入力バッファメモリ、３Ａ，３Ｂ，３Ｃ，３
Ｄは対応の各入力ポート１Ａ，１Ｂ，１Ｃ，１Ｄから入
力されたパケットデータの宛先を決定する宛先決定部、
４Ａ1 〜４Ａ4 ，４Ｂ1 〜４Ｂ4 ，４Ｃ1 〜４Ｃ4 ，４
Ｄ1 〜４Ｄ4 はそれぞれの宛先決定部３Ａ，３Ｂ，３
Ｃ，３Ｄで決定されたパケットデータを蓄積する出力バ
ッファメモリ、５Ａ，５Ｂ，５Ｃ，５Ｄは対応の出力バ
ッファメモリ４Ａ，４Ｂ，４Ｃ，４Ｄのパケットデータ
を図示しない他方のネットワークに出力する出力ポート
である。
して説明する。図１は、本発明に係るゲートウェイ装置
の第１の実施の形態を示すブロック図である。同図にお
いて、１Ａ，１Ｂ，１Ｃ，１Ｄは図示しない一方のネッ
トワークからパケットデータが入力される入力ポート、
２Ａ，２Ｂ，２Ｃ，２Ｄはそれぞれ対応の各入力ポート
１Ａ，１Ｂ，１Ｃ，１Ｄから入力されたパケットデータ
を蓄積する入力バッファメモリ、３Ａ，３Ｂ，３Ｃ，３
Ｄは対応の各入力ポート１Ａ，１Ｂ，１Ｃ，１Ｄから入
力されたパケットデータの宛先を決定する宛先決定部、
４Ａ1 〜４Ａ4 ，４Ｂ1 〜４Ｂ4 ，４Ｃ1 〜４Ｃ4 ，４
Ｄ1 〜４Ｄ4 はそれぞれの宛先決定部３Ａ，３Ｂ，３
Ｃ，３Ｄで決定されたパケットデータを蓄積する出力バ
ッファメモリ、５Ａ，５Ｂ，５Ｃ，５Ｄは対応の出力バ
ッファメモリ４Ａ，４Ｂ，４Ｃ，４Ｄのパケットデータ
を図示しない他方のネットワークに出力する出力ポート
である。
【０００７】図１において、一方のネットワークから他
方のネットワーク宛のネットワーク間交換パケットが例
えば入力ポート１Ａに入力されると、そのパケットは対
応の入力バッファメモリ２Ａに蓄積されるとともに、そ
のパケットの宛先は対応する宛先決定部３Ａにより決定
される。そして宛先決定部３Ａにより宛先が例えば出力
ポート５Ｂと決定された場合、そのパケットデータは、
宛先決定部３Ａから出力バッファメモリ４Ａ1 ，４Ｂ
1 ，４Ｃ1 ，４Ｄ1 に出力され蓄積される。そして、宛
先決定された出力ポート５Ｂは宛先決定部３Ａからの送
信指示に基づき、自身に接続される出力バッファメモリ
４Ｂ1 からパケットデータを読み出し他方のネットワー
クへ送信する。
方のネットワーク宛のネットワーク間交換パケットが例
えば入力ポート１Ａに入力されると、そのパケットは対
応の入力バッファメモリ２Ａに蓄積されるとともに、そ
のパケットの宛先は対応する宛先決定部３Ａにより決定
される。そして宛先決定部３Ａにより宛先が例えば出力
ポート５Ｂと決定された場合、そのパケットデータは、
宛先決定部３Ａから出力バッファメモリ４Ａ1 ，４Ｂ
1 ，４Ｃ1 ，４Ｄ1 に出力され蓄積される。そして、宛
先決定された出力ポート５Ｂは宛先決定部３Ａからの送
信指示に基づき、自身に接続される出力バッファメモリ
４Ｂ1 からパケットデータを読み出し他方のネットワー
クへ送信する。
【０００８】また、ネットワーク間交換パケットが入力
ポート１Ｂに入力されると、そのパケットは対応の入力
バッファメモリ２Ｂに蓄積されるとともに、そのパケッ
トの宛先は対応する宛先決定部３Ｂにより決定される。
ここで、宛先決定部３Ｂにより宛先が例えば出力ポート
５Ａと決定された場合、そのパケットデータは、宛先決
定部３Ｂから出力バッファメモリ４Ａ2 ，４Ｂ2 ，４Ｃ
2 ，４Ｄ2 に出力され蓄積される。そして宛先決定され
た出力ポート５Ａは宛先決定部３Ｂからの送信指示に基
づき、自身に接続される出力バッファメモリ４Ａ2 から
パケットデータを読み出し他方のネットワークへ送信す
る。また、ネットワーク間交換パケットが入力ポート１
Ｃに入力され、そのパケット宛先が宛先決定部３Ｃによ
り例えば出力ポート５Ｄと決定された場合、そのパケッ
トデータは、出力バッファメモリ４Ａ3 ，４Ｂ3 ，４Ｃ
3 ，４Ｄ3 に出力され蓄積される。そして宛先決定され
た出力ポート５Ｄは宛先決定部３Ｃからの送信指示に基
づき、出力バッファメモリ４Ｄ3 からパケットデータを
読み出し他方のネットワークへ送信する。また、ネット
ワーク間交換パケットが入力ポート１Ｄに入力され、そ
のパケット宛先が宛先決定部３Ｄにより例えば出力ポー
ト５Ｃと決定された場合、そのパケットデータは、出力
バッファメモリ４Ａ4 ，４Ｂ4，４Ｃ4 ，４Ｄ4 に出力
され蓄積される。そして宛先決定された出力ポート５Ｃ
は宛先決定部３Ｄからの送信指示に基づき、出力バッフ
ァメモリ４Ｃ4 からパケットデータを読み出し他方のネ
ットワークへ送信する。
ポート１Ｂに入力されると、そのパケットは対応の入力
バッファメモリ２Ｂに蓄積されるとともに、そのパケッ
トの宛先は対応する宛先決定部３Ｂにより決定される。
ここで、宛先決定部３Ｂにより宛先が例えば出力ポート
５Ａと決定された場合、そのパケットデータは、宛先決
定部３Ｂから出力バッファメモリ４Ａ2 ，４Ｂ2 ，４Ｃ
2 ，４Ｄ2 に出力され蓄積される。そして宛先決定され
た出力ポート５Ａは宛先決定部３Ｂからの送信指示に基
づき、自身に接続される出力バッファメモリ４Ａ2 から
パケットデータを読み出し他方のネットワークへ送信す
る。また、ネットワーク間交換パケットが入力ポート１
Ｃに入力され、そのパケット宛先が宛先決定部３Ｃによ
り例えば出力ポート５Ｄと決定された場合、そのパケッ
トデータは、出力バッファメモリ４Ａ3 ，４Ｂ3 ，４Ｃ
3 ，４Ｄ3 に出力され蓄積される。そして宛先決定され
た出力ポート５Ｄは宛先決定部３Ｃからの送信指示に基
づき、出力バッファメモリ４Ｄ3 からパケットデータを
読み出し他方のネットワークへ送信する。また、ネット
ワーク間交換パケットが入力ポート１Ｄに入力され、そ
のパケット宛先が宛先決定部３Ｄにより例えば出力ポー
ト５Ｃと決定された場合、そのパケットデータは、出力
バッファメモリ４Ａ4 ，４Ｂ4，４Ｃ4 ，４Ｄ4 に出力
され蓄積される。そして宛先決定された出力ポート５Ｃ
は宛先決定部３Ｄからの送信指示に基づき、出力バッフ
ァメモリ４Ｃ4 からパケットデータを読み出し他方のネ
ットワークへ送信する。
【０００９】このように、一方のネットワークから入力
したパケットデータの宛先が宛先決定部により決定され
次第、全ての出力ポート５Ａ〜５Ｄ用の各出力バッファ
メモリに同一パケットデータを蓄積し、前記宛先決定部
により指示された出力ポートのみが自身に接続される出
力バッファメモリからデータを読み出すようにしたもの
である。この結果、入力ポートから出力ポートに至る経
路においてパケットの入出力の競合が発生せず、したが
って入力したパケットを高速で宛先変換して他方のネッ
トワークへ転送することが可能になる。
したパケットデータの宛先が宛先決定部により決定され
次第、全ての出力ポート５Ａ〜５Ｄ用の各出力バッファ
メモリに同一パケットデータを蓄積し、前記宛先決定部
により指示された出力ポートのみが自身に接続される出
力バッファメモリからデータを読み出すようにしたもの
である。この結果、入力ポートから出力ポートに至る経
路においてパケットの入出力の競合が発生せず、したが
って入力したパケットを高速で宛先変換して他方のネッ
トワークへ転送することが可能になる。
【００１０】次に図２は本発明の第２の実施の形態を示
すブロック図である。図２のゲートウェイ装置は、図１
のゲートウェイ装置に対し格納制御部６Ａ，６Ｂ，６
Ｃ，６Ｄを設けたものである。ここで、入力ポート１Ａ
に入力されたパケットは、上述したように対応の入力バ
ッファメモリ２Ａに蓄積されるとともに、そのパケット
の宛先は対応する宛先決定部３Ａにより決定される。こ
の場合、格納制御部６Ａは宛先決定部３Ａによるパケッ
トの宛先が例えば出力ポート５Ａと５Ｂに決定されれ
ば、そのパケットを出力バッファメモリ４Ａ1 ，４Ｂ1
に蓄積するように制御する。また、入力ポート１Ｂの入
力パケットが対応の入力バッファメモリ２Ｂに蓄積さ
れ、宛先決定部３Ｂによりそのパケットの宛先が例えば
出力ポート５Ｂと５Ｃに決定されれば、格納制御部６Ｂ
はそのパケットを出力バッファメモリ４Ｂ2 と４Ｃ2 に
蓄積するように制御する。
すブロック図である。図２のゲートウェイ装置は、図１
のゲートウェイ装置に対し格納制御部６Ａ，６Ｂ，６
Ｃ，６Ｄを設けたものである。ここで、入力ポート１Ａ
に入力されたパケットは、上述したように対応の入力バ
ッファメモリ２Ａに蓄積されるとともに、そのパケット
の宛先は対応する宛先決定部３Ａにより決定される。こ
の場合、格納制御部６Ａは宛先決定部３Ａによるパケッ
トの宛先が例えば出力ポート５Ａと５Ｂに決定されれ
ば、そのパケットを出力バッファメモリ４Ａ1 ，４Ｂ1
に蓄積するように制御する。また、入力ポート１Ｂの入
力パケットが対応の入力バッファメモリ２Ｂに蓄積さ
れ、宛先決定部３Ｂによりそのパケットの宛先が例えば
出力ポート５Ｂと５Ｃに決定されれば、格納制御部６Ｂ
はそのパケットを出力バッファメモリ４Ｂ2 と４Ｃ2 に
蓄積するように制御する。
【００１１】また、入力ポート１Ｃの入力パケットが対
応の入力バッファメモリ２Ｃに蓄積され、宛先決定部３
Ｃによりそのパケットの宛先が例えば出力ポート５Ｃと
５Ｄに決定されれば、格納制御部６Ｃはそのパケットを
出力バッファメモリ４Ｃ3 と４Ｄ3 に蓄積するように制
御する。さらに、入力ポート１Ｄの入力パケットが対応
の入力バッファメモリ２Ｄに蓄積され、宛先決定部３Ｄ
によりそのパケットの宛先が例えば出力ポート５Ｄと５
Ａに決定されれば、格納制御部６Ｃはそのパケットを出
力バッファメモリ４Ｄ4 と４Ａ4 に蓄積するように制御
する。出力ポート５Ａ，５Ｂ，５Ｃ，５Ｄではそれぞ
れ、自身の管理する出力バッファメモリ４Ａ1 〜４Ａ
4 ，４Ｂ1 〜４Ｂ4 ，４Ｃ1 〜４Ｃ4 ，４Ｄ1 〜４Ｄ4
の蓄積状況に応じて対応するバッファメモリのデータを
読み出し他方のネットワークへ出力する。このように、
格納制御部６Ａ，６Ｂ，６Ｃ，６Ｄを設けることより出
力バッファメモリの利用効率を向上させることができ
る。
応の入力バッファメモリ２Ｃに蓄積され、宛先決定部３
Ｃによりそのパケットの宛先が例えば出力ポート５Ｃと
５Ｄに決定されれば、格納制御部６Ｃはそのパケットを
出力バッファメモリ４Ｃ3 と４Ｄ3 に蓄積するように制
御する。さらに、入力ポート１Ｄの入力パケットが対応
の入力バッファメモリ２Ｄに蓄積され、宛先決定部３Ｄ
によりそのパケットの宛先が例えば出力ポート５Ｄと５
Ａに決定されれば、格納制御部６Ｃはそのパケットを出
力バッファメモリ４Ｄ4 と４Ａ4 に蓄積するように制御
する。出力ポート５Ａ，５Ｂ，５Ｃ，５Ｄではそれぞ
れ、自身の管理する出力バッファメモリ４Ａ1 〜４Ａ
4 ，４Ｂ1 〜４Ｂ4 ，４Ｃ1 〜４Ｃ4 ，４Ｄ1 〜４Ｄ4
の蓄積状況に応じて対応するバッファメモリのデータを
読み出し他方のネットワークへ出力する。このように、
格納制御部６Ａ，６Ｂ，６Ｃ，６Ｄを設けることより出
力バッファメモリの利用効率を向上させることができ
る。
【００１２】一般にゲートウェイ装置に付加される機能
として、帯域管理機能がある。この帯域管理機能とは、
或入力ポートから入力したパケットを出力ポートから外
部へ送信する場合に一定時間内にどれだけ送信できるか
を管理する機能である。ここで、パケットデータを均一
に後段のネットワークへ送信する、上記帯域管理機能を
有しないときには、図３に示すように、各出力バッファ
メモリ４1 〜４4 にパケットデータが蓄積されている場
合はそのパケットデータにリクエスト信号ａを付加して
出力ポート５に与えるようにする。この場合、出力ポー
ト５の選択回路５１はそのリクエスト信号ａをラウンド
ロビンにより選択し、対応のパケットデータｂを他方の
ネットワークへ送信する。
として、帯域管理機能がある。この帯域管理機能とは、
或入力ポートから入力したパケットを出力ポートから外
部へ送信する場合に一定時間内にどれだけ送信できるか
を管理する機能である。ここで、パケットデータを均一
に後段のネットワークへ送信する、上記帯域管理機能を
有しないときには、図３に示すように、各出力バッファ
メモリ４1 〜４4 にパケットデータが蓄積されている場
合はそのパケットデータにリクエスト信号ａを付加して
出力ポート５に与えるようにする。この場合、出力ポー
ト５の選択回路５１はそのリクエスト信号ａをラウンド
ロビンにより選択し、対応のパケットデータｂを他方の
ネットワークへ送信する。
【００１３】一方、上記の帯域管理機能を有する場合に
は、図４に示すように、出力ポート５に、選択回路５１
の他に、各出力バッファメモリ４1 〜４4 毎に送信量カ
ウンタ５２，規定値レジスタ５３及び比較器５４を設け
る。そして、予め規定値レジスタ５３に送信制限値を設
定し、比較器５４は出力バッファメモリ４から入力され
るパケットデータの数を計数する送信カウンタ５２の値
を一定周期毎にクリアするとともに、送信カウンタ５２
の前記一定周期内の値が規定値レジスタ５３の値以下の
場合はそのパケットデータとリクエスト信号ａを選択回
路５１へ送出する。出力ポート５の選択回路５１はその
リクエスト信号ａをラウンドロビンにより選択し、対応
のパケットデータｂを他方のネットワークへ送信する。
また、比較器５４は送信カウンタ５２の前記一定周期内
の値が規定値レジスタ５３の値以上になると選択回路５
１へのリクエスト信号ａをクリアし、パケットデータの
送出を停止する。従来のゲートウェイ装置では、バッフ
ァメモリの競合を考慮する必要があったため、このよう
な機能を付加することは困難であったが、本発明ではバ
ッファメモリの競合を考慮する必要が無いため、簡単に
帯域管理機能を付加することができる。
は、図４に示すように、出力ポート５に、選択回路５１
の他に、各出力バッファメモリ４1 〜４4 毎に送信量カ
ウンタ５２，規定値レジスタ５３及び比較器５４を設け
る。そして、予め規定値レジスタ５３に送信制限値を設
定し、比較器５４は出力バッファメモリ４から入力され
るパケットデータの数を計数する送信カウンタ５２の値
を一定周期毎にクリアするとともに、送信カウンタ５２
の前記一定周期内の値が規定値レジスタ５３の値以下の
場合はそのパケットデータとリクエスト信号ａを選択回
路５１へ送出する。出力ポート５の選択回路５１はその
リクエスト信号ａをラウンドロビンにより選択し、対応
のパケットデータｂを他方のネットワークへ送信する。
また、比較器５４は送信カウンタ５２の前記一定周期内
の値が規定値レジスタ５３の値以上になると選択回路５
１へのリクエスト信号ａをクリアし、パケットデータの
送出を停止する。従来のゲートウェイ装置では、バッフ
ァメモリの競合を考慮する必要があったため、このよう
な機能を付加することは困難であったが、本発明ではバ
ッファメモリの競合を考慮する必要が無いため、簡単に
帯域管理機能を付加することができる。
【００１４】次に図５は、ゲートウェイ装置の宛先決定
部を３Ａ，３Ｂ，３Ｃ，３Ｄをパイプライン型の宛先決
定部により構成した場合のブロック図である。図１に示
すゲートウェイ装置の宛先決定部３Ａ，３Ｂ，３Ｃ，３
Ｄは、ＣＰＵの処理またはハードウェアによりパケット
の宛先検出を行うことが可能であるが、ハードウェアに
より宛先検出を行う場合、宛先決定部の内部をパイプラ
イン動作させれば十分にネットワーク回線と同一の速さ
で動作させることができる。この場合、図１に示すゲー
トウェイ装置は図５に示すように入力バッファメモリ２
Ａ，２Ｂ，２Ｃ，２Ｄを省略することができる。
部を３Ａ，３Ｂ，３Ｃ，３Ｄをパイプライン型の宛先決
定部により構成した場合のブロック図である。図１に示
すゲートウェイ装置の宛先決定部３Ａ，３Ｂ，３Ｃ，３
Ｄは、ＣＰＵの処理またはハードウェアによりパケット
の宛先検出を行うことが可能であるが、ハードウェアに
より宛先検出を行う場合、宛先決定部の内部をパイプラ
イン動作させれば十分にネットワーク回線と同一の速さ
で動作させることができる。この場合、図１に示すゲー
トウェイ装置は図５に示すように入力バッファメモリ２
Ａ，２Ｂ，２Ｃ，２Ｄを省略することができる。
【００１５】次に図６は、ゲートウェイ装置の宛先決定
部を３Ａ，３Ｂ，３Ｃ，３Ｄを同様にパイプライン型の
宛先決定部により構成した場合のブロック図である。図
２に示すゲートウェイ装置の宛先決定部３Ａ，３Ｂ，３
Ｃ，３Ｄも図１と同様、ＣＰＵの処理またはハードウェ
アによりパケットの宛先検出を行うことが可能である。
そして、ハードウェアにより宛先検出を行う場合、宛先
決定部の内部をパイプライン動作させれば同様に十分に
ネットワーク回線と同一の速さで動作させることができ
る。この場合、図２に示すゲートウェイ装置は図６に示
すように入力バッファメモリ２Ａ，２Ｂ，２Ｃ，２Ｄを
省略することができる。
部を３Ａ，３Ｂ，３Ｃ，３Ｄを同様にパイプライン型の
宛先決定部により構成した場合のブロック図である。図
２に示すゲートウェイ装置の宛先決定部３Ａ，３Ｂ，３
Ｃ，３Ｄも図１と同様、ＣＰＵの処理またはハードウェ
アによりパケットの宛先検出を行うことが可能である。
そして、ハードウェアにより宛先検出を行う場合、宛先
決定部の内部をパイプライン動作させれば同様に十分に
ネットワーク回線と同一の速さで動作させることができ
る。この場合、図２に示すゲートウェイ装置は図６に示
すように入力バッファメモリ２Ａ，２Ｂ，２Ｃ，２Ｄを
省略することができる。
【００１６】このようにバッファの性能による（即ちバ
ッファの容量増加に基づく）ボトルネックを解消するこ
とで、近年増加傾向にある複数宛先パケットを用いたネ
ットワークアプリケーションにも容易に対応可能なゲー
トウェイ装置を提供できる。また、各ポート間のパケッ
トが全く競合しないことから、バッファはネットワーク
伝送帯域以上の性能を有する必要は無く、装置を低コス
トで構成できる。また、ポート数ｎの場合、ｎ×ｎのバ
ッファが必要であるが、全体の容量をｎ個のバッファを
有する場合と同様に設定しておけば、コストアップを生
じることなくかつ最大負荷時の性能を維持できる。
ッファの容量増加に基づく）ボトルネックを解消するこ
とで、近年増加傾向にある複数宛先パケットを用いたネ
ットワークアプリケーションにも容易に対応可能なゲー
トウェイ装置を提供できる。また、各ポート間のパケッ
トが全く競合しないことから、バッファはネットワーク
伝送帯域以上の性能を有する必要は無く、装置を低コス
トで構成できる。また、ポート数ｎの場合、ｎ×ｎのバ
ッファが必要であるが、全体の容量をｎ個のバッファを
有する場合と同様に設定しておけば、コストアップを生
じることなくかつ最大負荷時の性能を維持できる。
【００１７】
【発明の効果】以上説明したように本発明によれば、一
方のネットワークからのパケットデータを各個に入力す
る複数の入力ポートと、各入力ポート毎に配設され入力
ポートに入力されたパケットデータの宛先を決定する複
数の宛先決定部と、宛先決定部により決定されたパケッ
トデータを他方のネットワークに出力する複数の出力ポ
ートと、１つの宛先決定部と１つの出力ポート間に共通
に配設され各宛先決定部により宛先が決定された各パケ
ットデータをそれぞれ蓄積するための複数の出力バッフ
ァメモリとを設け、かつ前記複数の出力バッファメモリ
からなる出力バッファ部を、複数の宛先決定部と出力ポ
ート間にそれぞれ設けるようにしたので、入力ポートか
ら出力ポートに至る経路においてパケットの入出力の競
合の発生を防止でき、従って簡単かつ安価な構成により
パケットデータの高速伝送が可能になる。また、宛先決
定部により宛先が決定されたパケットデータを、全ての
出力バッファ部に出力し各出力バッファ内の何れか１つ
の出力バッファメモリに蓄積するようにしたので、各ポ
ート間ではパケットが全く競合しないことから、各出力
バッファメモリはネットワーク伝送帯域以上の蓄積容量
を有する必要は無く、従って装置を低コストで構成でき
る。また、宛先決定部により宛先が決定されたパケット
データを、決定宛先に応じた出力ポートに対応する出力
バッファ部に出力し該出力バッファ内の何れか１つの出
力バッファメモリに蓄積するようにしたので、出力バッ
ファメモリの利用効率を向上させることができる。ま
た、出力ポートと宛先決定部との間に入力バッファメモ
リを設けるようにしたので、宛先決定部に高速処理機能
を有する例えばパイプライン機能を持たせる必要がな
く、したがって宛先決定部を簡単かつ安価に構成でき
る。また、出力バッファメモリに蓄積されているパケッ
トデータの一定時間内の出力送信量を制御する帯域制御
部を出力ポートに設けるようにしたので、従来困難であ
った帯域管理機能を簡単に装置に付加できる。
方のネットワークからのパケットデータを各個に入力す
る複数の入力ポートと、各入力ポート毎に配設され入力
ポートに入力されたパケットデータの宛先を決定する複
数の宛先決定部と、宛先決定部により決定されたパケッ
トデータを他方のネットワークに出力する複数の出力ポ
ートと、１つの宛先決定部と１つの出力ポート間に共通
に配設され各宛先決定部により宛先が決定された各パケ
ットデータをそれぞれ蓄積するための複数の出力バッフ
ァメモリとを設け、かつ前記複数の出力バッファメモリ
からなる出力バッファ部を、複数の宛先決定部と出力ポ
ート間にそれぞれ設けるようにしたので、入力ポートか
ら出力ポートに至る経路においてパケットの入出力の競
合の発生を防止でき、従って簡単かつ安価な構成により
パケットデータの高速伝送が可能になる。また、宛先決
定部により宛先が決定されたパケットデータを、全ての
出力バッファ部に出力し各出力バッファ内の何れか１つ
の出力バッファメモリに蓄積するようにしたので、各ポ
ート間ではパケットが全く競合しないことから、各出力
バッファメモリはネットワーク伝送帯域以上の蓄積容量
を有する必要は無く、従って装置を低コストで構成でき
る。また、宛先決定部により宛先が決定されたパケット
データを、決定宛先に応じた出力ポートに対応する出力
バッファ部に出力し該出力バッファ内の何れか１つの出
力バッファメモリに蓄積するようにしたので、出力バッ
ファメモリの利用効率を向上させることができる。ま
た、出力ポートと宛先決定部との間に入力バッファメモ
リを設けるようにしたので、宛先決定部に高速処理機能
を有する例えばパイプライン機能を持たせる必要がな
く、したがって宛先決定部を簡単かつ安価に構成でき
る。また、出力バッファメモリに蓄積されているパケッ
トデータの一定時間内の出力送信量を制御する帯域制御
部を出力ポートに設けるようにしたので、従来困難であ
った帯域管理機能を簡単に装置に付加できる。
【図１】 本発明に係るゲートウェイ装置の第１の実施
の形態を示すブロック図である。
の形態を示すブロック図である。
【図２】 上記ゲートウェイ装置の第２の実施の形態を
示すブロック図である。
示すブロック図である。
【図３】 ゲートウェイ装置に帯域管理機能を有しない
場合の出力ポートの構成を示すブロック図である。
場合の出力ポートの構成を示すブロック図である。
【図４】 ゲートウェイ装置に帯域管理機能を有する場
合の出力ポートの構成を示すブロック図である。
合の出力ポートの構成を示すブロック図である。
【図５】 図１のゲートウェイ装置の宛先決定部をパイ
プライン型の宛先決定部で構成した場合のブロック図で
ある。
プライン型の宛先決定部で構成した場合のブロック図で
ある。
【図６】 図２のゲートウェイ装置の宛先決定部をパイ
プライン型の宛先決定部で構成した場合のブロック図で
ある。
プライン型の宛先決定部で構成した場合のブロック図で
ある。
【図７】 従来のゲートウェイ装置の構成を示すブロッ
ク図である。
ク図である。
１Ａ，１Ｂ，１Ｄ，１Ｄ…入力ポート、２Ａ，２Ｂ，２
Ｃ，２Ｄ…入力バッファメモリ、３Ａ，３Ｂ，３Ｃ，３
Ｄ…宛先決定部、４1 〜４4 ，４Ａ1 〜４Ａ4，４Ｂ1
〜４Ｂ4 ，４Ｃ1 〜４Ｃ4 ，４Ｄ1 〜４Ｄ4 …出力バッ
ファメモリ、５，５Ａ，５Ｂ，５Ｃ，５Ｄ…出力ポー
ト、６Ａ，６Ｂ，６Ｃ，６Ｄ…出力ポート、５１…選択
回路、５２…送信量カウンタ、５３…規定値レジスタ、
５４…比較器。
Ｃ，２Ｄ…入力バッファメモリ、３Ａ，３Ｂ，３Ｃ，３
Ｄ…宛先決定部、４1 〜４4 ，４Ａ1 〜４Ａ4，４Ｂ1
〜４Ｂ4 ，４Ｃ1 〜４Ｃ4 ，４Ｄ1 〜４Ｄ4 …出力バッ
ファメモリ、５，５Ａ，５Ｂ，５Ｃ，５Ｄ…出力ポー
ト、６Ａ，６Ｂ，６Ｃ，６Ｄ…出力ポート、５１…選択
回路、５２…送信量カウンタ、５３…規定値レジスタ、
５４…比較器。
Claims (5)
- 【請求項１】 複数のネットワークを相互に接続するゲ
ートウェイ装置において、 一方のネットワークからのパケットデータがそれぞれ入
力される複数の入力ポートと、 各入力ポート毎に配設され前記入力ポートに入力された
パケットデータの宛先を決定する複数の宛先決定部と、 前記宛先決定部により決定されたパケットデータを他方
のネットワークに出力する複数の出力ポートと、 １つの宛先決定部と１つの出力ポート間に共通に配設さ
れ各宛先決定部により宛先が決定された各パケットデー
タをそれぞれ蓄積するための複数の出力バッファメモリ
とを備え、前記複数の出力バッファメモリからなる出力
バッファ部は、複数の宛先決定部と出力ポート間にそれ
ぞれ設けられることを特徴とするゲートウェイ装置。 - 【請求項２】 請求項１において、 宛先決定部により宛先が決定されたパケットデータは、
全ての出力バッファ部に出力され各出力バッファ内の何
れか１つの出力バッファメモリに蓄積されることを特徴
とするゲートウェイ装置。 - 【請求項３】 請求項１において、 宛先決定部により宛先が決定されたパケットデータは、
決定宛先に応じた出力ポートに対応する出力バッファ部
に出力され該出力バッファ内の何れか１つの出力バッフ
ァメモリに蓄積されることを特徴とするゲートウェイ装
置。 - 【請求項４】 請求項１において、 前記出力ポートと宛先決定部との間に入力バッファメモ
リを設けたことを特徴とするゲートウェイ装置。 - 【請求項５】 請求項１ないし請求項４の何れかの請求
項において、 前記出力バッファメモリに蓄積されているパケットデー
タの一定時間内の出力送信量を制御する帯域制御部を出
力ポートに設けたことを特徴とするゲートウェイ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3089298A JPH11234333A (ja) | 1998-02-13 | 1998-02-13 | ゲートウェイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3089298A JPH11234333A (ja) | 1998-02-13 | 1998-02-13 | ゲートウェイ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11234333A true JPH11234333A (ja) | 1999-08-27 |
Family
ID=12316389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3089298A Pending JPH11234333A (ja) | 1998-02-13 | 1998-02-13 | ゲートウェイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11234333A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6965604B1 (en) | 1999-11-01 | 2005-11-15 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for information transmission |
| JP2006506862A (ja) * | 2002-11-20 | 2006-02-23 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 例えば車両におけるサブネットワークを接続するためのゲートウェイユニット |
| US7554949B2 (en) | 2002-11-11 | 2009-06-30 | Orange S.A. | Filtering data packets at a network gateway working as a service-based policy (sblp) enforcement point |
| US8872975B2 (en) | 2006-08-08 | 2014-10-28 | Sony Corporation | Receiving device, display controlling method, and program |
-
1998
- 1998-02-13 JP JP3089298A patent/JPH11234333A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6965604B1 (en) | 1999-11-01 | 2005-11-15 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for information transmission |
| US7554949B2 (en) | 2002-11-11 | 2009-06-30 | Orange S.A. | Filtering data packets at a network gateway working as a service-based policy (sblp) enforcement point |
| JP2006506862A (ja) * | 2002-11-20 | 2006-02-23 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 例えば車両におけるサブネットワークを接続するためのゲートウェイユニット |
| US8872975B2 (en) | 2006-08-08 | 2014-10-28 | Sony Corporation | Receiving device, display controlling method, and program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5555264A (en) | Methods and devices for prioritizing in handling buffers in packet networks | |
| US6920147B2 (en) | Input buffering and queue status-based output control for a digital traffic switch | |
| US7756013B2 (en) | Packet switching system and method | |
| EP0413899B1 (en) | Packet switching system having bus matrix switch | |
| EP1016246A1 (en) | Networking systems | |
| JPH07202942A (ja) | パケット交換機 | |
| KR20040038028A (ko) | 다중 입력/출력 버퍼형 교환기 | |
| US6046982A (en) | Method and apparatus for reducing data loss in data transfer devices | |
| US7130301B2 (en) | Self-route expandable multi-memory packet switch with distributed scheduling means | |
| KR20040054721A (ko) | 컴퓨터 시스템의 입력/출력 노드에서 태깅 및 중재 매카니즘 | |
| EP1220497B1 (en) | Packet switch | |
| KR20040054722A (ko) | 컴퓨터 시스템 ｉ/ｏ 노드 | |
| JPH11234333A (ja) | ゲートウェイ装置 | |
| US7269158B2 (en) | Method of operating a crossbar switch | |
| US20040062238A1 (en) | Network switching device | |
| US7142515B2 (en) | Expandable self-route multi-memory packet switch with a configurable multicast mechanism | |
| US7345995B2 (en) | Conflict resolution in data stream distribution | |
| US7130302B2 (en) | Self-route expandable multi-memory packet switch | |
| CN117135107B (zh) | 一种网络通信拓扑系统、路由方法、设备及介质 | |
| JPH06216929A (ja) | Ａｔｍスイッチ | |
| KR970002817B1 (ko) | 에이티엠(atm)망에서 가상경로에 의한 링크공유 제어장치 | |
| JP2001268082A (ja) | 同一宛先セルの優先制御装置及びその方法 | |
| JPH08305649A (ja) | マルチキャスト方法及び交換スイッチ | |
| KR100641633B1 (ko) | 다수의 공유 저장장소를 이용한 효율적인 스위칭 장치 및그 방법 | |
| JPH0730933A (ja) | 通話路スイッチ |