KR950006565B1 - 통신제어장치 - Google Patents

통신제어장치 Download PDF

Info

Publication number
KR950006565B1
KR950006565B1 KR1019920000365A KR920000365A KR950006565B1 KR 950006565 B1 KR950006565 B1 KR 950006565B1 KR 1019920000365 A KR1019920000365 A KR 1019920000365A KR 920000365 A KR920000365 A KR 920000365A KR 950006565 B1 KR950006565 B1 KR 950006565B1
Authority
KR
South Korea
Prior art keywords
frame
data
buffer
address
communication control
Prior art date
Application number
KR1019920000365A
Other languages
English (en)
Other versions
KR920015776A (ko
Inventor
고이치 다나카
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR920015776A publication Critical patent/KR920015776A/ko
Application granted granted Critical
Publication of KR950006565B1 publication Critical patent/KR950006565B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/128—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine for dedicated transfers to a network
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40143—Bus networks involving priority mechanisms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/321—Interlayer communication protocols or service data unit [SDU] definitions; Interfaces between layers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/40—Network security protocols

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Computer And Data Communications (AREA)

Abstract

내용 없음.

Description

통신제어장치
제1도는 본 발명의 1실시예에 따른 통신제어장치를 나타낸 블럭도
제2도는 제1도에 도시한 하위통신제어수단의 상세블럭도.
제3도는 통신의 프로토콜계층을 나타낸 도면.
제4도는 공유메모리에 데이터를 격납할 때의 데이터구조를 나타낸 도면.
제5도는 제2도에 도시한 환상(環狀)버퍼에 데이터를 격납할 때의 데이터구조를 나타낸 도면.
* 도면의 주요부분에 대한 설명
1 : 하위프로토콜 통신제어수단 2 : 공유메모리
3 : 상위프로토콜 통신제어수단 10 : 제어수단
120 : 네트워크제어수단 130 : 데이터출력수단
140 : MAC버퍼수단 150 : LLC버퍼수단
[산업상의 이용분야]
본 발명은 로컬·에어리어·네트워크(LAN)를 구성하는 통신제어장치에 관한 것으로, 특히 상위와 하위의 프로토콜을 개별로 실행하는 제1,제2의 통신제어수단을 갖춘 통신제어장치에 관한 것이다.
[종래의 기술 및 그 문제점]
최근, LAN에 사용되는 통신제어장치는 LSI화에 의한 소형화가 진행되고 있다. 특히, LEEE규격에서 정해져 있는 토큰·링(token-ring)방식이나 토큰버스방식에서는 LSI화되면서부터 MAC(Medium Access Control)층의 제어가 널리 사용되고 있다.
이때문에, LSI화된 통신제어장치내부에서 처리해야할 MAC층의 데이터(이하, MAC프레임이라고 칭함)와, 보다 상위의 제어장치에서 처리해야 할 LLC(Logical Link Control)층 이상의 데이터(이하, LLC프레임이라 칭함)를 분리하여 버퍼링할 필요가 있다.
예컨대, 「IEEE802.5토큰·링 LAN제어장치를 위한 VLSI구조」("VLSI ARCHITECTURE FOR IEEE802.5 TOKEN-RING LAN CONTROLLER", Tanaka et al., Integrated Circuit Conference, 1989)에 개시된 토큰·링LAN제어장치(TRC)에서는 LCC프레임전용의 버퍼로서 128바이트의 FIFO를 2개, MAC프레임전용으로서 128바이트의 FIFO 2개와 40바이트 1개, 합해서 3개 갖추고 있다. 이와 같이, 버퍼를 분리하고 있기 때문에 통신제어장치는 MAC계층의 처리에 전념할 수 있도록 되어 있다.
한편, LLC프레임에 대해서는 상위의 제어장치에서의 통신데이터처리를 간편하게 하기 위해 단순히 연속하는 메모리영역에 격납하는 것이 아니고, 수십바이트에서 수킬로바이트의 크기를 1단위로 하여 분할된 메모리영역(FB : 프레임버퍼영역)에 분산·격납한다.(여기서, 그 데이터구조는 제4도에 도시한 것인데, 그 상세한 설명은 실시예에서 하기로 한다.) 따라서, 128바이트를 1단위로 하였을때 10K바이트의 LLC프레임은 80개의 FB로 분산되어 격납되고, 이와 같이 복수의 FB로 분할된 데이터를 통합하기 위해 프레임디스크립터(FD)라고 칭해지는 데이터구조가 더 사용된다. FD중에는 LLC프레임전체의 길이, 프레임의 선두가 격납된 FB의 어드레스, 스테이터스등이 격납되어 있다. 이때문에, 하위의 통신제어장치는 단순히 수신한 데이터를 메모리에 기록하는 것 외에도 많은 처리를 행하지 않으면 안되는 바, 그 구체적인 동작은 다음과 같다.
즉, 통신제어장치에는 미리 수신에 사용하기 위한 FB의 리스트와 FD의 리스트가 공급된다. LLC 프레임를 수신할 경우에는 제어장치에 내장된 CPU의 제어하에 DMA장치가 동작하여, FB의 리스트에 등록된 버퍼에 전송할 때에 버퍼크기로 분할하여 격납된다. 또한, 상기 CPU는 FD에 프레임길이, FB어드레스, 수신완료시의 스테이터스 등을 설정하여, 상위의 통신제어장치에 인터럽트신호등에 의해 통지한다. MAC프레임을 수신한 경우에는 상기 CPU가 프레임타입을 식별하여 상위의 제어장치에 인도할 것은 LLC프레임와 마찬가지로 처리하는 한편, 내부에서 처리할 것은 메모리에는 기록하지 않는다고 하는 처리도 행하고 있다.
종래의 통신제어장치는 이상과 같이 구성되어 있기 때문에, 메모리에 격납하는 정보는 통신데이터 만이 아니라 각종의 제어데이터도 메모리에 기록할 필요가 있다. 이와 같은 처리는 일반적인 DMA장치가 실행할 수 없으므로 CPU장치에서 실행되게 된다. 또, 어떤 프레임을 메모리에 격납할 것이지 아닌지에 대해서는 최종적으로 CPU장치의 판단을 필요로 하였다. 종래, 통신속도가 저속이었을때에는 프레임이 수신되는 시간간격도 길었기 때문에, CPU처리에 요하는 시간은 문제가 되지 않았다. 그러나, 통신속도가 빨라지고 또 많은 프레임이 연속하여 수신되는 상황이 빈번하게 일어나게 되면, CPU처리가 시간내에 이루어지지 않기 때문에 DMA장치의 기동이 지연되어 버퍼의 할당이 시간내에 이루어지지 않는 등의 장해(障害)가 발생함으로써 프레임이 수신될 수 없게 된다고 하는 사태가 일어날 수도 있었다. 예컨대, TRC에서는, LLC프레임용으로 2개의 FIFO가 준비되어 있어, 제1프레임의 수신이 완료되어 FIFO에 잔류하고 있는 데이터를 메모리에 출력하는 동안에 제2프레임이 수신되었을때 그 데이터를 2개째의 FIFO에 축적하고, 제1의 FIFO의 출력이 완료된 후 제2의 FIFO출력을 행하고 있는바, 2개의 FIFO를 교대로 사용함으로써 연속적인 프레임의 수신을 가능하게 하고 있다. 따라서, 제1FIFO의 출력이 완료된후 제2FIFO의 기동이 시간내에 이루어지지 않으면 제2FIFO가 오버플로(overflow)되어 수신실패로 되고, 또 제1FIFO에서 제3프레임의 수신에 대비한 처리가 시간내에 이루어지지 않으면 제3프레임의 수신이 완전하게 될 수 없게 된다. 특히 짧은 프레임이 연속하여 수신된 경우, 상술한 처리의 발생간격이 처리시간보다 짧게 되는 상황이 많이 발생되어 수신실패되는 프레임이 많아지게 된다는 문제가 있었다. 이러한 문제에 대처하기 위한 한 방법으로서 FIFO의 개수를 증가하는 것이 고려되지만, 이것은 제어회로의 복잡화 및 거대화를 초래하기 때문에 바람직한 해결방법은 될 수 없다.
[발명의 목적]
본 발명은 상기한 점을 감안하여 발명된 것으로, FIFO의 개수를 증가시키지 않고서도 간단한 제어기능에의해 짧은 프레임도 연속하여 수신할 수 있는 통신제어장치를 제공함에 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위한 본 발명은, 하이프로토콜을 실행하는 제1통신제어수단과 상위프로토콜을 실행하는 제2통신제어수단 및 상기 제1,제2통신제어수단 사이에서 통신데이터를 전달하는 공유메모리로 이루어진 통신제어장치에 있어서, 상기 제1통신제어수단이 네트워크로부터 수신한 직렬데이터에서 프레임의 개시 및 종료를 판단하는 판단부와 프레임의 타입을 식별하는 식별부를 갖는 네트워크제어수단과, MAC프로레임을 버퍼링하는 제1버퍼수단, LLC프레임을 버퍼링하는 제2버퍼수단, 상기 제2버퍼수단에 격납된 프레임을 상기 공유메모리에 출력하는 데이터출력수단 및, 상기 각 수단 전체를 총괄하여 제어하는 제어수단을 구비하여 구성된 것을 특징으로 한다.
(작용)
상기와 같이 구성된 본 발명의 통신제어장치에 따르면, 네트워크제어수단을 매개하여 입력된 LLC프레임은 제어수단의 처리에 의하지 않고 즉시 제2버퍼수단에 입력되며, 또 출력수단에서 공유메모리에 전송된다. 이때문에, 제2버퍼수단의 버퍼용량을 충분히 구비하여 두면 프레임의 수신실패가 없어지게 된다. 또, 제어수단에 의한 프로토콜제어에 필요한 MAC프레임은 제1버퍼수단에 할당되어 수신되므로, 제2버퍼수단에는 공유메모리에 출력할 프레임만이 격납되게 되어 버퍼의 관리가 간단해진다.
[실시예]
이하, 예시도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다.
제1도는 본 발명에 따른 통신제어장치를 사용한 통신시스템의 전체구조를 나타낸 블럭도이다. 이 제1도에 도시한 통신시스템을 주로 통신매체를 제어하는 하위의 통신제어수단(1)과, 그보다도 상위의 프로토콜을 처리하기 위한 통신제어수단(3) 및, 상기 두 통신제어수단(1,3)사이의 통신데이터를 전달하는 공유메모리(2)를 구비하여 구성되어 통신프로토콜을 제어하게 되는데, 이러한 본 발명의 통신제어장치는 하위프로토콜을 처리한는 통신제어수단(1)에 그 주된 특징이 있다.
통신프로토콜은 ISO규격에 의해 제3a도에 도시한 바와 같은 7층의 프로토콜층이 정해져 있고, 또 IEEE규격에서는 제3b도에 도시한 바와 같이 제2층의 데이터링크층(5 ; Data Link층)을 2개의 하위층, 즉 MAC층(6 ; Medium Access Control층)과 LLC층(7 ; Logical Link Control층)으로 분리하고 있는데, 이하 설명할 본 발명의 실시예에서는 하위의 통신제어수단이 MAC층(6) 및 물리층(4 ; Physical층)을 담당하고, 상위의 통신제어수단이 LLC층(7) 및 그 이상의 층{제3층(8), 제4층(9), 제5층(10), 제6층(11) 및 제7층(12)}를 담당하는 것으로 한다.
따라서, MAC층(6)의 제어에 사용되는 통신데이터는 하위의 통신제어수단내에서 처리되고, 상위의 통신제어수단으로부터 은폐된다. 한편, 제3층(8)이상의 계층에서 이용되는 통신데이터는 모두 LLC층(7)의 I(Information)프레임으로서 처리되고, MAC(6)에서는 LLC층(7)의 통신데이터의 내용에 관여하지 않는다. 즉, 하위의 통신제어수단에서는 LLC층(7)만이 존재하는 것처럼 보인다. 하위의 통신제어수단에서는 LLC층(7)으로부터 입력된 통신데이터가 MAC층(6)에서 필요한 헤더와 트레일러를 부가하여 네트워크로 송출하고, 네트워크로부터 입력된 데이터에서는 MAC층의 헤더와 트레일러를 제거하여 LLC층(7)에 송출한다.
제2도는 본 발명의 1실시예에 따른 하위통신제어수단(1)이 상세구성을 나타낸 블럭도이다. 여기서, 하위 통신제어수단(1)은 실제로는 상위통신제어수단과의 사이에 쌍방향의 데이터흐름을 갖고 있지만, 본 발명의 수단은 네트워크로부터 통신데이터를 수신하는 기구에 특징이 있으므로 그 이외의 기구에 관한 것은 생략하고 도시하였다.
제2도에 도시되어 있는 공유메모리(2)는 제1도에 도시한 공유메모리(2)에 해당된다. 이 메모리(2)는 상위통신제어수단과의 데이터송수신이 원활하게 이루어지도록 제4도에 도시한 바와 같이 구조화되어 있다. 제4a도에 도시한 바와 같이 데이터구조의 기본이 되는 FB(Frame Buffer)는 관리데이터영역(13)과 데이터영역(14)을 1개의 단위로 하고 있고, 이때 관리데이터영역(13)에는 후속 FB로의 링크를 나타내기 위한 어드레스와 데이터영역의 어드레스와 그 크기, 리스트의 후미를 나타내는 코드가 격납되어 있으며, 데이터영역(14)은 LLC프레임의 데이터를 격납하는 것이다. 프레임구조의 기본이 되는 FD(Frame Descriptor)는 LLC프레임이 격납되어 있는 FD의 리스트를 지정하기 위해, 제4b도에 도시한 바와 같이 리스트의 선두 FB와 후미FB의 어드레스나 프레임의 길이, 수신상태, 후속 FD로의 링크를 나타내는 어드레스, 리스트의 후미를 나타내는 코드로 이루어져 있다. FD리스트와 FB리스트는 상위통신제어수단이 미리 작성하여 하위 통신제어수단에 통지한다. 또, 제4c도에 도시한 바와 같이 1개의 FB(16)의 데이터영역이 LLC프레임의 데이터양보다도 작은 경우에는 FD(15)에 격납된 데이터를 복수의 FB(16,16',16'')의 각 데이터영역에 분할하여 격납하는 것으로 한다. 한편, 제4c중 점선부분(17)은 FB(16,16',16'')의 각 데이터영역에 격납된 통신데이터의 양을 나타낸다.
다음으로, 제2도의 도시한 하위통신제어수단(1)의 구성에 대해 설명한다.
총괄제어수단(110 ; 이하 MCP(Master Control Processor)라 칭함)은 하위통신제어수단에 포함되는 다른 수단을 총괄적으로 제어하고, 또 MAC층의 프로토콜처리를 실행하는 것으로, CPU와 프로그램으로 이루어져 있다.
네트워크제어수단(120 ; 이하 NCU(Nework Control Unit)라 칭함)은 통신매체와의 전기적 접속, 데이터의 병렬/직렬변환, 프레임의 식별, 에러검출을 위한 FCS(Frame Check Sequence)의 생성/검사 등의 기능을 갖고 있으며, 수신종료시에는 스테이터스정보를 작성한다.
데이터출력수단(130 ; 이하 FMCU(Frame Memory Control Unit)라 칭함)은 네크워크로부터 수신한 LLC층의 데이터(이하 LLC프레임이라 칭함)를 공유메모리(2)에 출력하기 위한 것이다. FMCU(130)는 상술한 FB리스트를 더듬어가면서 LLC프레임을 데이터영역의 크기로 분할하여 격납하는 기능을 갖는다.
MAC버퍼수단(140 ; 이하 MAC버퍼라 칭함)은 NCU(120)에서 MAC프레임으로 식별된 통신데이터가 격납되는 기억수단이다.
LLC버퍼수단(150 ; 이하 LLC버퍼라 칭함)은 NCU(120)에서 LLC프레임으로 식별된 통신데이터가 격납되는 기억수단이다. LLC버퍼(150)중에는 환상(環狀)버퍼로서 이용되는 메모리(151)와, 이 메모리(151)의 어드레스를 나타내는 3종류의 어드레스수단(152, 153, 154) 및 상기 환상버퍼(151)가 가득찼는지 또는 비어있는지를 검출하는 3개의 검출수단(155,156,157)이 있다.
다음, LLC버퍼(150)중의 상기 각 구성요소에 대해 상세히 설명한다.
환상버퍼(151)는 바이트단위로 억세스되는 메모리로서, LLC프레임을 복수개 격납하기 위해 제5도에 도시한 바와 같은 데이터구조를 갖는 프레임·블럭에서 관리한다. NCU(120)가 수신한 후의 프레임·블럭은 제5a도에 도시한 바와같이 LLC프레임의 길이를 나타내는 Length와 수신 종료상태를 나타내는 N-Status 및 LLC프레임의 데이터로 구성된다. 통상적으로 LLC프레임의 길이는 64K바이트 이하이기 때문에 Length를 2바이트로 할당하고, Status는 처리하기 쉽도록 2바이트를 할당한다. 따라서, 1개의 프레임·블럭은 LLC프레임의 길이+4바이트의 부가정보로서 제5c도에 도시한 바와 같이 환상버퍼(151)에 기억된다. 또한, 복수의 프레임이 차례차례 수신되고 있을때, 다음의 프레임·블럭의 어드레스는(현재의 프레임·블럭의 어드레스+Length+4)의 계산식으로 구해지고, 따라서 환상버퍼가 넘치지 않는 범위내에서 다수의 LLC프레임을 격납하는 것이 가능하게 된다. 제5c도에서는 제5a도와 제5b도에 도시한 2개의 LLC프레임이 환상버퍼(151)내에 기억되어 있는 상태와, 환상버퍼내에 미사용영역이 남아 있는 상태를 도시하고 있다. FMCU(130)가 LLC프레임을 FB로 출력한 후의 프레임·블럭은 상술한 Length, N-Status외에 제5b도에 도시한 바와 같이, FMCU(130)로부터 출력되는 LLC프레임을 격납한 FB리스트의 선두FB어드레스(F-FB)와 후미어드레스(L-FB) 및 FMCUY(130)의 동작완료상태(F-Status)가 포함된다. 그러나, LLC프레임이 FB에 격납된 후에는 환상버퍼(151)중의 데이터가 불필요하게 되기 때문에 LLC프레임의 데이터상에 겹쳐 쓰는 것이 가능하다. 따라서, 환상버퍼(151)는 여분의 영역을 필요로 하지 않는다. FMCU(130)가 다음에 FB로 출력해야 할 프레임·블럭의 어드레스도 상술한 계산식으로 구할 수가 있다.
다음, 제1어드레스수단(152 ; 이하 M-ADR이라 칭함)은 MCP(110)가 처리를 행하고 있는 프레임 ㆍ블럭의 어드레스 (M-FBA)를 유지하고 있으면서, MCP(110)가상기 제어데이터(예컨대, Length등)의 어드레스 프레임·블럭내의 오프셋(offset)으로서 공급한 값으로부터 실제의 환상버퍼(151)의 어드레스를 구하는 기능과, MCP(110)로부터의 지시에 의해 후속되는 프레임·블럭의 어드레스를 구하는 기능을 갖고 있다. 한편, MCP(110)가 초기화지시를 행한 때에는 상기 M-FBA를 리세트어드레스로 설정한다.
또, 제2어드레스수단(153 ; 이하 N-ADR이라 칭함)은 NCU(120)가 수신한 LLC프레임을 격납하기 위한 프레임·블럭의 어드레스(N-FBA)와 LLC프레임의 데이터를 기록하기 위한 어드레스(N-FDA) 및 프레임길이를 계측하는 카운터를 유지한다. MCP(110)가 초기화를 지시한 경우에는 N-FBA를 리세트어드레스로 설정하여 「(N-FDA)=(N-FBA)+4」의 계산에 의해 데이터를 기록하는 어드레스를 구하고, 카운터를 "0"으로 설정한다. NCU(120)는 LLC프레임의 수신개시를 통지한 후 LLC프레임데이터를 차례로 LLC버퍼(150)에 보내고 있기 때문에, 그 데이터를 N-FDA가 지시하는 어드레스에 기록함과 더불어 N-FDA를 증가시키고, 이때 동시에 카운터도 증가된다. 또, LLC프레임의 수신종료시에는 수신종료상태를 보내오기 때문에 NCU(120)는 수신종료상태를 "(N-FBA)+2"의 어드레스에 N-Status로서 기록하고, 또 카운터의 카운터 "(N-FBA)+0"의 어드레스에 Length로서 기록한다. 또, (N-FBA)=(N-FDA),(N-FDA)=(N-FBA)+4의 계산에 의해 다음의 LLC프레임이 격납되는 프레임·블럭의 어드레스를 구하고, 카운터를 "0"으로 설정한다.
제3어드레스수단(154 ; F-ADR)은 FMCU(130)가 공유메모리(2)에 출력하는 LLC프레임의 프레임·블럭·어드레스(F-FBA)와, LLC프레임의 데이터를 독출하기 위한 어드레스(F-FBA), 독출한 데이터양을 카운트하는 카운터를 유지하고서, MCP(110)가 초기화의 지시를 행하면 제3어드레스수단(154)은 프레임·데이터·어드레스를 리세트어드레스로 설정하여,
(F-FDA)=(F-FBA)+4
의 계산으로부터 데이터를 독출할 어드레스를 구한다. 또, 제3어드레스수단(154)은 FMCU(130)로부터의 독출지시에 의해 기동되고, FMCU(130)로부터의 독출요구에 따라 F-FDA가 지시하는 어드레스의 데이터를 독출하여 FMCU(130)로 출력하고, 그후 F-FDA가 증가된다. FMCU(130)에 의한 공유메모리(2)로의 기록이 종료되면, FMCU(130)로부터 F-FB, L-FB 및 동작종료스테이터스가 출력되므로 F-FBA를 기준 어드레스로 하여 각각을 소정의 위치에 기록한다. 그후, 다음의 어드레스를 독출하기 위해
(F-FBA)=(F-FBA)+Length+4, (F-FDA)=(F-FBA)+4
의 계산에 의해 다음의 프레임블럭의 어드레스를 구한다.
제1버퍼잔량검출수단(155)은 M-ADR(152)과 N-ADR(153)사이의 버퍼 잔량에 관한 것으로, 환상버퍼(151)에 빈영역이 없는 것(Full)을 검출하기 위한 것이다. 이 Full은 N-ADR(153)의 프레임=데이터, 어드레스(N-FDA)가 M-ADR(152)의 프레임·블럭·어드레스(M-FBA)를 추월했을 때에 검출되어, NCU(120)에 대해 현재 수신중인 프레임이 바르게 기록되지 않은 것을 나타낸다.
제2버퍼잔량검출수단(156)은 N-ADR(153)과 F-ADRF(154)사이의 버퍼잔량에 관한 것으로, 환상버퍼(151)에 공유메모리(2)로 출력해야 할 LLC프레임이 없는 것(FMCU-Empty)과, FMCU(130)가 출력하고 있는 LLC프레임의 독출종료(DATA-End) 및, NCU(120)가 수신하고 있는 도중의 LLC프레임을 FMCU(130)가 독출하고 있는 경우에 FMCU(130)가 독출할 데이터가 없는 것(DATA-Empty)을 검출하여, 각각을 FMCU(130)에 나타내기 위한 것이다.
제3버퍼잔량검출수단(157)은 M-ADR(152)과 F-ADR(154)사이의 버퍼잔량을 검출하기 위한 것으로, MCP(110)에서 처리해야 할 LLC프레임이 없는 것(MCP-Empty)을 검출하기 위한 것이다. MCP-Empty는 M-FBA가 F-FBA와 같은 시간에 검출되어 MCP(110)에 통지된다. 반대로 MCP-Empty가 검출되지 않은 경우에는 FMCU(130)를 매개하여 공유메모리(2)에 기록되는 LLC프레임이 존재하여 MCP(110)가 이를 처리하지 않으면 안됨을 나타낸다.
이상과 같이 본 발명의 1실시예에 따른 통신제어장치의 구성에 대해 설명하였는 바, 다음으로 그 동작에 대해 설명한다.
-초기화단계-
상위통신제어수단(3)은 LL프레임의 수신을 위한 FD리스트와 FB리스트를 공유메모리(2)중에 작성하여 하위통신제어수단(1)에 통지하고, 또 통신개시를 지시한다.
하위통신제어수단(1)이 통신개시지시를 받으면 MCP(11)가 첫번째로 기동된다. MCP(110)는 먼저 환상버퍼(151)의 초기화를 지시하고, 그 결과, 제1버퍼잔량검출수단(152,153,154 ; M-ADR, N-ADR, F-ADR)이 리세트된다. 그 결과, 제1버퍼잔량검출수단(155)에서 Full=0, 제3버퍼잔량검출수단(157)에서 MCP-Empty=1, 제2버퍼잔량검출수단(156)에서 FMCU-Empty=1의 버퍼잔량신호가 출력된다. MCP(110)는 FB리스트의 선두어드레스를 FMCU(130)에 통지하여 동작개시지시를 부여하고, 또 NCU(120)에도 동작개시지시를 부여한다.
-MAC프레임수신-
네트워크로부터 수신한 프레임이 MAC프레임인 것을 NCU(120)가 판정하면, MCA버퍼수단(140)에 수신 개시가 통지되어 수신된 데이터가 입력된다. 수신종료시에는 마찬가지로 수신종료상태가 입력된다. MCP(110)에 대해서 수신개시와 종료를 나타내는 신호가 NCU(120)로부터 입력되고, MCP(110)는 MAC버퍼수단(140)에 격납된 프레임을 바탕으로 MAC프로토콜처리를 행한다.
-단독 LLC프레임수신-
네트워크로부터 수신한 프레임이 LLC프레임인 것을 NCU(120)가 판정한 때에는 LLC 버퍼수단(150)에 수신개시가 통지되어 수신된 데이터가 입력된다. LLC 버퍼수단(150)에서는 N-ADR(153)이 N-FDA의 어드레스의 위치에 데이터를 격납한다. 다음, 수신이 개시됨에 따라 제2버퍼잔량검출수단(156)에서 FMCU-Empty가 "0"으로 되어, FMCU(130)에 공유메모리(2)로 출력할 데이터가 존재하고 있음을 나타내다. FMCU(130)는 F-ADR(154)에 바로 동작개시를 지시하여 데이터를 독출하기 시작하고, 또 MCP(110)에 대해서도 NCU(120)로부터 수신개시가 통지되어 수신처리가 시작된다.
FMCU(120)가 동작되면 환상버퍼(151)에 축적되어 있는 데이터가 감소되고, 데이터가 없어진 때에는 제2버퍼잔량검출수단(156)에서 DATA-Empty=1로 된다. FMCU(130)는 DATA-Empty가 "0"으로 되어 데이터가 버퍼(151)에 축적될 때까지 대하고, "0"이 되면 데이터전송을 재개한다.
수신이 종료되면 수신종료상태가 입력되므로 N-ADR(153)은 소정 어드레스에 수신종료상태를 Length와 함께 기록하고, 각 어드레스(N-FBA와 N-FDA) 를 갱신한다. FMCU(130)는 LLC프레임의 데이터가 없어진 것을 나타내는 종료신호(DATA-End)가 제2버퍼잔량검출수단(156)으로부터 출력되기까지 동작을 계속하고, 종료되면 동작완료상태등을 F-ADR(154)로 출력한다. F-ADR(154)은 소정의 어드레스에 동작 완료상태를 기록하고, 각 어드레스(F-FBA와 F-FDA)를 갱신한다. 그 결과 M-ADR(152)내의 어드레스(M-FBA)와 F-ADR(154)내에 어드레스(F-FBA)는 그 값이 달라지게 되므로, 제3버퍼잔량검출수단(157)에서 MCP-Empty가 "0"으로 된다. 이것은 MCP
단독의 LLC프레임이 수신된 경우에는 이상의 처리에서 각 어드레스수단(ADR ; 152,153,154)내의 각 어드레스(M-FBA, N-FBA, F-FBA)는 동일한 프레임블럭을 지시하는 것처럼 되어, 초기상태와 등가인 상태로 된다.
-연속 LLC프레임수신-
네트워크로부터 연속하여 LLC프레임을 수신하는 경우에는 먼저, 제1의 LLC프레임에 대해서는 상술한 바와 마찬가지로 LLC버퍼수단(150)에 수신개시가 통지되어 수신된 데이터가 입력된다. LLC버퍼수단(150)에서는 N-ADR(153)이 N-FDA의 어드레스 위치에 데이터를 격납한다. 또 이때, 제2버퍼잔량검출수단(156)에서 FMCU-Empty는 "0"으로 되어 FMCU(130)에 공유메모리(2)로 출력한 데이터가 존재하고 있음을 나타낸다. 다음, 수신이 완료되면 수신종료상태가 입력되므로, N-ADR(153)은 소정의 어드레스에 수신종료상태를 Length와 함께 기록하고, 어드레스(N-FBA와 N-FDA)를 갱신한다. 또한, 후속되는 LLC프레임이 수신되면 NCU(120)와 N-ADR(153)은 상술한 동작을 되풀이하여, 환상버퍼(151)에 차례로 LLC프레임을 기록한다.
FMCU(130)는 제2버퍼잔량검출수단(156)으로부터 FMCU-Empty=0을 입력받으면, 즉시 F-ADR(154)를 동작개시를 지시하여 데이터를 독출하기 시작한다. FMCU(130)는 독출중인 LLC프레임에 대한 종료신호(DATA-End)가 상기 수단(156)으로부터 출력될 때까지 동작을 계속하고, 종료되면 동작완료 상태 등을 F-ADR(154)에 전송한다. F-ADR(154)은 소정 어드레스에 동작완료상태를 기록하고, 어드레스(F-FBA와 F-FDA)를 갱신한다. 이떼, 상기 어드레스(F-FBA)와 M-ADR(152)내의 어드레스(M-FBA)는 그 값이 다르므로 제3버퍼잔량검출수단(157)에서 MCP-Empty가 "0"으로 된다. 이것은 MCP(110)에 대해 FMCU(130)의 수신동작이 완료된 것을 나타낸다. NCU(120)가 차례로 LLC프레임을 수신하고 있으면 환상버퍼(151)에는 LLC프레임이 축적되어 있는데, 이때에는 제2버퍼잔량검출수단(156)에서 FMCU-Empty=0으로 나타나므로 FMCU가 다시 F-ADR(154)에 동작개시를 지시하여 LLC프레임의 독출을 수행한다. 이 처리는 F-ADR(154)이 조작하는 프레임블록이 N-ADR(153)이 지시하는 프레임블럭에 도달할 때까지 되풀이되고, N-ADR(153)이 지시하는 프레임블럭에 도달한 부분에서 NCU(120)가 LLC프레임을 수신하고 있지 않으면 제2버퍼잔량검출수단(156)에서 FMCU-Empty가 "1"로 되어 FMCU(130)는 정지된다.
MCP(110)는 LLC프레임에 대해 NCU(120)로부터 수신개시를 통지받아 수신처리를 시작한다. FMCU(130)가 1개의 프레임처리를 종료하면 M-ADR(152)내의 어드레스(M-FBA)와 F-ADR(154)내의 어드레스(F-FBA)가 다르게 되어 제2버퍼잔량검출수단(156)에서 MCP-Empty가 "0"으로 되어, MCP(110)가 완료처리를 해야할 LLC프레임에 존재하는 것으로 나타나게 되고, 또 MCP(110)는 처리가 종료되면 M-ADR(152)에 대해 (M-FAB)의 갱신지시를 출력한다. 그런데도 상기 어드레스(M-FBA)와 F-ADR(154)내의 어드레스(F-FBA)가 다르게 되어 있으면, FMCU(130)의 처리가 종료된 LLC프레임이 아직 남아있는 것으로 되어 제3버퍼량잔량검출수단(157)에서 MCP-Empty가 "0"인 채이므로 MCP(110)는 완료처리를 계속하다. 또, 상기 어드레스(M-FBA)와 어드레스(F-FBA)가 같게 되면 제3버퍼잔량검출수단(157)에서 MCP-Empty가 "1"로 되고, 이것은 LLC프레임에서 FMCU(130)의 처리가 종료되지 않았으므로 MCP(110)가 처리할 수 없음을 나타내고 있다.
이와 마찬가지로, NCU(120)는 환상버퍼(151)에 공간이 있는 한 자율적으로 LLC프레임의 수신을 행하고, FMCU(130)는 환상버퍼(151) LLC프레임이 축적되어 있는 한 자율적으로 공유메모리(2)로의 기록을 실행하며, 또한 그에 병행하여 MCP(110)가 FMCU(130)는 환상버퍼(151) LLC프레임이 축적되어 있는 한 자율적으로 공유메모리(2)로의 기록을 실행하며, 또한 그에 병행하여 MCP(110)가 FMCU(130)의 처리가 완료된 프레임에 대해 상위통신제어수단(3)으로의 보고처리를 행하고 있다. 이때 MCP(110), NCU(120), FMCU(130)의 처리속도에서 균형이 맞으면 환상버퍼(151)의 처리용량을 넘는 일이 없게 되어, 많은 프레임을 연속하여 수신할 수가 있다. 더욱이, MAC프로토콜의 처리에 필요한 MAC프레임와 상위프로토콜에 관계하는 LLC프레임을 분리하여 버퍼링하고 있으므로, FMCU(130)는 프레임타입을 고려하지 않고 공유메모리(2)에 데이터를 전송할 수 있다. 또, 동시에 MCP(110)가 MAC프로토콜처리를 행하기 때문에, 하위통신제어수단(1) 전체로서의 처리성능이 향상된다.
[발명의 효과]
이상 설명한 바와 같이 본 발명의 통신제어장치에 따르면, 프레임타임에 따라 버퍼링수단을 선택하고 있기 때문에 프레임처리에 적합한 데이터의 처리를 행할 수가 있다. 특히 LLC프레임에 있어서, 프레임이 긴것과 짧은 것이 섞여 있고 또 연속하여 수신되는 상황이라고 하더라도, LLC프레임을 격납하는 제2버퍼수단의 존재에 의해 실패없이 프레임을 연속수신할 수가 있다.
또, 제어수단에 의한 프로토콜제어에 필요한 MAC프레임은 제1버퍼수단으로 나누어져 수신되므로, 제2버퍼수단에는 공유메모리에 출력해야 할 프레임만이 격납되게 되어 버퍼의 관리방법이 간단해진다.
더욱이, 네트워크와 물리적인 데이터전송과, 하위통신제어수단과 상위통신제어수단 사이의 데이터전송 및 하위통신제어수단내에서 실행해야 할 프로토콜처리가 병렬로 실행되므로, 하위통신제어수단의 처리능력이 향상될 뿐 아니라 상위 통신제어수단을 포함한 시스템 전체의 통신처리능력이 향상되게 된다.

Claims (3)

  1. 하위프로토콜을 실행하는 제1통신제어수단(1)과 상위프로토콜을 실행하는 제2통신제어수단(3) 및 상기 제1, 제2의 통신제어수단(1,3) 사이에서 통신데이터를 전달하기 위한 공유메모리(2)로 이루어진 통신제어장치에 있어서, 상기 제1통신제어수단(1)이 네트워크로부터 수신한 직렬데이터에서 프레임의 개시 및 종료를 판단하는 판단부와, 프레임의 타입을 식별하는 식별부를 갖춘 네트워크제어수단(120)과 ; 제1프레임타입을 갖는 프레임을 버퍼링하는 제1버퍼수단(140) ; 제2프레임타입을 갖는 프레임을 버퍼링하는 제2버퍼수단(150) ; 이 제2버퍼수단(150)에 격납된 프레임을 상기 공유메모리(2)에 출력하는 데이터출력수단(130) 및 ; 상기 각 수단 전체를 총괄하여 제어하는 총괄제어수단(110)을 구비하여 구성된 것을 특징으로 하는 통신제어장치.
  2. 제1항에 있어서, 상기 제2버퍼수단(150)이 프레임 및 제어정보를 유지하는 수단(151)과, 상기 네트워크제어수단(120)이 상기 유지수단(151)에 프레임 및 그 프레임에 부수되는 제어정보를 기록하기 위한 제1어드레스유지수단(153), 상기 데이터출력수단(130)이 상기 유지수단(151)으로부터 프레임을 독출함과 더불어 상기 유지수단(151)에 각종 제어정보를 기록하기 위한 제2어드레스유지수단(154), 상기 총괄제어수단(110)이 상기 유지수단(151)으로부터 프레임 및 각 제어정보를 독출하기 위한 제3어드레스유지수단(152), 상기 제1어드레스유지수단(153)과 제3어드레스유지수단(152)의 정보로부터 제2버퍼수단(150)의 오버플로(overflow)를 검출하여 그 검출상태를 상기 네트워크제어수단(120)에 통지하는 수단(155), 상기 제1어드레스유지수단(153)과 제2어드레스유지수단(154)의 정보로부터 제2버퍼수단(150)에 프레임이 격납되어 있는것을 검출하여 그 검출상태를 상기 데이터출력수단(130)에 통지하는 수단(156) 및, 상기 제2어드레스유지수단(154)과 제3어드레스유지수단(152)의 정보로부터 상기 총괄제어수단(110)이 처리해야 할 프레임이 남아 있는지를 검출하는 수단(157)을 구비하여 구성되어 있으면서, 상기 네트워크제어수단(120)은 제1프레임타입의 프레임을 수신한 경우에는 상기 제1버퍼수단(140)에 프레임을 격납하는 한편, 제2프레임타입의 프레임을 수신한 경우에는 제2버퍼수단(150)에서 오버플로가 검출되지 않는 한 그 프레임을 제2버퍼수단(150)에 격납하고, 상기 데이터출력수단(130)은 상기 제2버퍼수단(150)에 격납된 프레임을 차례로 상기 공유메모리(2)에 전송하며, 상기 총괄제어수단(110)은 상기 제2버퍼수단(150)에 격납된 제어정보에 의해 상기 상위프로토콜을 실행하는 제2통신제어수단(3)에 대한 수신결과의 통지에 상기 공유메모리(2)에 기록하는 특징으로 하는 통신제어장치.
  3. 제1항에 있어서, 상기 제2버퍼수단(150)은 환상(環狀)으로 데이터를 격납하는 것으로서, 데이터가 격납될때 제1제어데이터와 통신데이터를 한단위블럭이 하여 복수의 블럭으로 연속적으로 기록됨과 더불어 상기 통신데이터가 독출된 후에 제2제어데이터가 제1제어데이터 직후의 통신데이터상에 기록되도록 구성되어 있는 것을 특징으로 하는 통신제어장치.
KR1019920000365A 1991-01-17 1992-01-14 통신제어장치 KR950006565B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP91-004001 1991-01-17
JP91-04001 1991-01-17
JP3004001A JP2530060B2 (ja) 1991-01-17 1991-01-17 通信制御装置

Publications (2)

Publication Number Publication Date
KR920015776A KR920015776A (ko) 1992-08-27
KR950006565B1 true KR950006565B1 (ko) 1995-06-16

Family

ID=11572763

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920000365A KR950006565B1 (ko) 1991-01-17 1992-01-14 통신제어장치

Country Status (3)

Country Link
US (1) US5289469A (ko)
JP (1) JP2530060B2 (ko)
KR (1) KR950006565B1 (ko)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6014705A (en) * 1991-10-01 2000-01-11 Intermec Ip Corp. Modular portable data processing terminal having a higher layer and lower layer partitioned communication protocol stack for use in a radio frequency communications network
US7537167B1 (en) 1993-08-31 2009-05-26 Broadcom Corporation Modular, portable data processing terminal for use in a radio frequency communication network
US7383038B2 (en) * 1990-01-18 2008-06-03 Broadcom Corporation Modular, portable data processing terminal for use in a radio frequency communication network
US6431451B1 (en) 1991-02-25 2002-08-13 Intermec Ip Corp. Hand-held data capture system with interchangeable modules
JP2729420B2 (ja) * 1991-10-02 1998-03-18 三菱電機株式会社 通信用プロセッサ
US5434976A (en) * 1992-09-28 1995-07-18 Standard Microsystems Corporation Communications controller utilizing an external buffer memory with plural channels between a host and network interface operating independently for transferring packets between protocol layers
US5481735A (en) * 1992-12-28 1996-01-02 Apple Computer, Inc. Method for modifying packets that meet a particular criteria as the packets pass between two layers in a network
JP3168102B2 (ja) * 1993-06-30 2001-05-21 トヨタ自動車株式会社 通信装置
US7853254B2 (en) * 1993-08-31 2010-12-14 Broadcom Corp. Modular, portable data processing terminal for use in a radio frequency communication network
US5491792A (en) * 1994-09-23 1996-02-13 Forney International, Inc. Sequence of events system using a redundant analog I/O board system
US6064660A (en) * 1996-12-12 2000-05-16 Optimay Corporation GSM transceiver with portable protocol stack
US6011803A (en) * 1997-01-13 2000-01-04 Lucent Technologies Inc. Distributed-protocol server
US5978379A (en) 1997-01-23 1999-11-02 Gadzoox Networks, Inc. Fiber channel learning bridge, learning half bridge, and protocol
US6073181A (en) * 1997-06-03 2000-06-06 International Business Machines Corporation Multi-buffer error detection for an open data-link interface LAN adapter
US6728267B1 (en) * 1998-12-23 2004-04-27 Nortel Networks Limited Service capable network
US7430171B2 (en) 1998-11-19 2008-09-30 Broadcom Corporation Fibre channel arbitrated loop bufferless switch circuitry to increase bandwidth without significant increase in cost
KR100382470B1 (ko) * 1999-04-08 2003-05-01 엘지전자 주식회사 Imt-2000 이동 통신 시스템의 무선 프로토콜
US6804202B1 (en) * 1999-04-08 2004-10-12 Lg Information And Communications, Ltd. Radio protocol for mobile communication system and method
US6424177B1 (en) * 1999-06-28 2002-07-23 Broadcom Corporation Universal single-ended parallel bus
US6424194B1 (en) 1999-06-28 2002-07-23 Broadcom Corporation Current-controlled CMOS logic family
US6911855B2 (en) * 1999-06-28 2005-06-28 Broadcom Corporation Current-controlled CMOS circuit using higher voltage supply in low voltage CMOS process
US6897697B2 (en) 1999-06-28 2005-05-24 Broadcom Corporation Current-controlled CMOS circuit using higher voltage supply in low voltage CMOS process
US6718397B1 (en) 2000-01-05 2004-04-06 Yijun Zhao Network adapter for providing initialization and protocol translation between a microprocessor and a network interface
US6340899B1 (en) * 2000-02-24 2002-01-22 Broadcom Corporation Current-controlled CMOS circuits with inductive broadbanding
KR100439238B1 (ko) * 2000-12-23 2004-07-05 엘지전자 주식회사 전송유니트간 송수신 데이터의 릴라이어블 프로토콜운용방법
US20020124007A1 (en) * 2001-03-02 2002-09-05 Wuhan P&S Electronics Company Ltd. Network server and database therein
US6864558B2 (en) * 2001-05-17 2005-03-08 Broadcom Corporation Layout technique for C3MOS inductive broadbanding
US7239636B2 (en) 2001-07-23 2007-07-03 Broadcom Corporation Multiple virtual channels for use in network devices
KR100776084B1 (ko) * 2001-09-17 2007-11-15 엘지노텔 주식회사 티씨피/아이피 프로토콜 계층 2에서 리라이어블 서비스제공장치 및 그 방법
US6624699B2 (en) * 2001-10-25 2003-09-23 Broadcom Corporation Current-controlled CMOS wideband data amplifier circuits
US7295555B2 (en) * 2002-03-08 2007-11-13 Broadcom Corporation System and method for identifying upper layer protocol message boundaries
US7346701B2 (en) * 2002-08-30 2008-03-18 Broadcom Corporation System and method for TCP offload
US7934021B2 (en) * 2002-08-29 2011-04-26 Broadcom Corporation System and method for network interfacing
US8180928B2 (en) 2002-08-30 2012-05-15 Broadcom Corporation Method and system for supporting read operations with CRC for iSCSI and iSCSI chimney
US7313623B2 (en) 2002-08-30 2007-12-25 Broadcom Corporation System and method for TCP/IP offload independent of bandwidth delay product
EP1554842A4 (en) * 2002-08-30 2010-01-27 Corporation Broadcom SYSTEM AND METHOD FOR TREATING FRAMES OUTSIDE THE ORDER
US7693078B2 (en) * 2003-11-13 2010-04-06 Rumi Sheryar Gonda Method for supporting SDH/SONET OAMP on Ethernet
US7362174B2 (en) * 2005-07-29 2008-04-22 Broadcom Corporation Current-controlled CMOS (C3MOS) wideband input data amplifier for reduced differential and common-mode reflection
US7598811B2 (en) * 2005-07-29 2009-10-06 Broadcom Corporation Current-controlled CMOS (C3MOS) fully differential integrated wideband amplifier/equalizer with adjustable gain and frequency response without additional power or loading
US7598788B2 (en) * 2005-09-06 2009-10-06 Broadcom Corporation Current-controlled CMOS (C3MOS) fully differential integrated delay cell with variable delay and high bandwidth
JP5034122B2 (ja) * 2009-03-23 2012-09-26 Ｎｅｃインフロンティア株式会社 イーサネット通信装置およびイーサネット通信方法
US9853920B2 (en) * 2015-08-24 2017-12-26 Cisco Technology, Inc. Systems and methods for performing packet reorder processing
US11606346B2 (en) 2020-06-29 2023-03-14 Rockwell Automation Technologies, Inc. Method and apparatus for managing reception of secure data packets
US11599649B2 (en) * 2020-06-29 2023-03-07 Rockwell Automation Technologies, Inc. Method and apparatus for managing transmission of secure data packets

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4590468A (en) * 1983-03-10 1986-05-20 Western Digital Corporation Token access controller protocol and architecture
US4744078A (en) * 1985-05-13 1988-05-10 Gould Inc. Multiple path multiplexed host to network data communication system
KR920001576B1 (ko) * 1987-09-09 1992-02-18 가부시끼가이샤 도시바 토큰패싱 버스 방식을 사용한 네트워크 시스템
JP2522392B2 (ja) * 1988-08-05 1996-08-07 三菱電機株式会社 サイクリックデ―タ伝送方法
US4979167A (en) * 1988-12-02 1990-12-18 Advanced Micro Devices, Inc. Methods and apparatus for performing restricted token operations on an FDDI network
US5130981A (en) * 1989-03-22 1992-07-14 Hewlett-Packard Company Three port random access memory in a network bridge
US5058110A (en) * 1989-05-03 1991-10-15 Ultra Network Technologies Protocol processor

Also Published As

Publication number Publication date
KR920015776A (ko) 1992-08-27
US5289469A (en) 1994-02-22
JP2530060B2 (ja) 1996-09-04
JPH04243347A (ja) 1992-08-31

Similar Documents

Publication Publication Date Title
KR950006565B1 (ko) 통신제어장치
EP0459758B1 (en) Network adapter having memories configured as logical FIFOs to transmit and receive packet data
EP0797335B1 (en) Network adapter
US4715030A (en) Local area network bridge
JP3863912B2 (ja) データ伝送の自動開始装置
EP0459757B1 (en) Network adapter
US6618390B1 (en) Method and apparatus for maintaining randomly accessible free buffer information for a network switch
JP4317365B2 (ja) 周辺デバイスからホスト・コンピュータ・システムに割込みを転送する方法および装置
JP2001119415A (ja) データ転送制御装置及び電子機器
US9239811B2 (en) Data processing apparatus and data processing method
JPH01303543A (ja) メモリアクセス制御装置
US5119374A (en) Method of and system for implementing multiple levels of asynchronous priority in FDDI networks
JP3608441B2 (ja) データ転送制御装置及び電子機器
WO2004019165A2 (en) Method and system for tcp/ip using generic buffers for non-posting tcp applications
US5442631A (en) Communication control device
CN100549928C (zh) 一种虚拟先入先出内存的实现方法和控制装置
JPH1040215A (ja) Ｐｃｉバス・システム
JP4126959B2 (ja) データ転送システム、およびアクセスモニタ装置
JP2848370B2 (ja) 通信回線監視装置
JP2953362B2 (ja) Ｌａｎのスイッチング装置
EP1220511A2 (en) Memory management for packet storage
JP2968753B2 (ja) バッファメモリ付きスイッチ回路
JP3610982B2 (ja) データ転送制御装置及び電子機器
JPH07319823A (ja) プロセッサ間通信方式
JP2933039B2 (ja) 通信用コントローラ

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030530

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee