JPH01303543A - メモリアクセス制御装置 - Google Patents

メモリアクセス制御装置

Info

Publication number
JPH01303543A
JPH01303543A JP63133954A JP13395488A JPH01303543A JP H01303543 A JPH01303543 A JP H01303543A JP 63133954 A JP63133954 A JP 63133954A JP 13395488 A JP13395488 A JP 13395488A JP H01303543 A JPH01303543 A JP H01303543A
Authority
JP
Japan
Prior art keywords
access
throughput
conflict
source
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63133954A
Other languages
English (en)
Other versions
JPH0550018B2 (ja
Inventor
Kenji Korekata
研二 是方
Nobuo Uchida
内田　信男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63133954A priority Critical patent/JPH01303543A/ja
Priority to DE68919539T priority patent/DE68919539T2/de
Priority to EP89305399A priority patent/EP0345000B1/en
Publication of JPH01303543A publication Critical patent/JPH01303543A/ja
Publication of JPH0550018B2 publication Critical patent/JPH0550018B2/ja
Priority to US08/357,147 priority patent/US5509136A/en
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Memory System (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ 主記憶装置に対する複数の処理装置からの連続ブロック
アクセスによるアクセスを行うデータ処理システムのメ
モリアクセス制御方式に関し、スループットの異なる複
数のアクセス源による連続ブロックアクセスにおいて競
合が発生しても、高いスループットのアクセス源のスル
ープットを低下しないように制御するメモリアクセス制
御方式を提供することを目的とし、 複数のアクセス源が主記憶装置に対し連続ブロックアク
セスによりアクセスを行うデータ処理システムのメモリ
アクセス制御方式において、スループットが低いアクセ
ス源により発信された連続ブロックアクセスがスループ
ットの高いアクセス源により発信された連続ブロックア
クセスと競合することを検出する競合検出手段と、競合
検出手段により競合が検出されると前記スループットの
低いアクセス源によるアクセス要求を禁止する優先選択
手段とを設け、前記優先選択手段はスループットが低い
アクセス源からのアクセス要求を禁止し、スループット
の高いアクセス要求回路アクセス要求を優先して主記憶
装置に発信するよう選択制御するよう構成する。
［産業上の利用分野］ 本発明は主記憶装置に対する複数の処理装置からの連続
ブロックアク［スによるアクセスを行うデータ処理シス
テムのメモリアクセス制御方式に関する。
近年の情報処理システムの扱うデータの大規模化にとも
ない、記憶装置に対する大容量のアクセスが増加してい
る。またベクトルユニット、拡張記憶装置等の主記憶装
置へのアクセス源も増加する傾向にある。このような事
情により、記憶装置に対してアドレスが連続した長い区
間をアクセスする要求が高まってきた。以下の説明で、
「連続ブロックアクセス」という用語を用いるが、その
意味はアドレスが連続した所定の領域を複数のブロック
に分割して順次アクセスすることを表し、その定常的な
スループットを連続アクセスのスループットと呼ぶ。
ところで、スループットの低いアクセス源（処理装置）
から主記憶装置に対し連続ブロックアクセスを行ってい
る時に、スループットの高い処理・装置が主記憶装置に
対して連続ブロックアクセスによるアクセスを起こすと
、画処理装置のアクセスが同じアドレスで競合する可能
性が高くなる。
その場合、スループットの高い処理装置は、先行する処
理装置によるアクセスが終了するのを待ってアクセスす
ることになり、処理効率が悪くなるため、その改善が望
まれている。
［従来の技術］ 第６図にシステム構成図を示す。主記憶装置ＭＳＵを制
御する記憶制御装置［ＭｃＵには複数のアクセス源が接
続され、各アクセス源からのアクセス要求に対し、主記
憶装置へのアクセスを許可するかどうか等の各種の制御
を行う、アクセス源として、図に例が示されるように、
入出力処理装置（ＩＯＰ）、スカラーユニット（ＳＵ）
、ベクトルユニッ）　（ＶＵ）　、拡張記憶装置（Ｅ　
Ｓ　Ｕ）に接続する拡張記憶制御装置（ＥＭＵ）等があ
る。
主記憶装置は、Ｎウェイインターリーブの構成をとって
おり、■異なるウェイは同時に複数のアクセス源からア
クセスでき、■同一ウエイは同時に一つのアクセス源か
らしかアクセスすることができないから、他のものは待
たなければならない、という性質をもっている。ここで
アドレスρ連続した所定の領域を複数分割してアクセス
することを連続ブロックアクセス、その定常的なスルー
プノドを連続アクセスのスループットと呼ぶ。　アクセ
ス源にはベクトルユニットのように高いスループットの
処理装置と拡張記憶装置のように低いスループントの処
理装置があり、両アクセス源による連続ブロックアクセ
スの競合が発生する例を第７図Ａ、およびＢ、に示し、
図の縦軸はアドレスを表し、横軸は時間を表す。
第７図のＡ、は、連続ブロックアクセスが、スループッ
トの低いアクセス源（イ）と高いアクセスＢ（ロ）によ
り、時間間隔をおかずに発生する場合を示す、この例で
は、アクセスａ（イ）がアドレスＰ以降をアクセスして
いる時にアクセス源（ロ）から同じアドレスを含むブロ
ックアクセスをしようとしたが、斜線で示すアドレスで
競合が発生したので、αで示す時間だけ遅れてアクセス
ａ＜口）がアクセスを開始することを示す。
第７図Ｂ、の場合は、２つの上記と同様なスループット
が低いアクセス源（イ）とスループットが高いアクセス
源（ロ）が時間間隔をおいて主記憶装置にアクセスする
場合を示す、この場合、アクセス２１！（ロ）の連続ブ
ロックアクセスは常にアクセスａ（イ）の後を追従する
ので、アクセス源（イ）の連続ブロックアクセスを追い
越すことができない。
［発明が解決しようとする課題］ 上記のように従来の技術によれば、スループットの高い
アクセス源からの連続ブロックアクセスが、スループッ
トの低いアクセス源の連続ブロックアクセスを追い越す
ことができないため、高いスループットのアクセス源の
スループットが本来の能力以下に低下するという現象が
生じるという問題があった。従来は長い連続ブロックア
クセスが比較的少なかったため、そのための対策がとら
れていなかったが、今後はそのようなアクセスが増大す
ることが予想されその解決が必要である。
本発明は、スループットの異なる複数のアクセス源によ
る連続ブロックアクセスにおいて競合が発生しても、高
いスループットのアクセス源のスループットを低下しな
いように制御するメモリアクセス制御方式を提供するこ
とを目的とする。
［課題を解決するための手段］ 第１図（ａ）に本発明の基本構成図を示す。
図において、１は高スループツトの処理装置であるアク
セス源Ａ、２，３はそれぞれ低スループットの処理装置
であるアクセスｔｓ、Ｃ，４は競合検出手段、５は優先
選択手段、６〜Ｂはアクセス要求バッファ、９は選択部
、１０はＮウェイインターリーブ主記憶装置を表す。
本発明は、アクセス源からのアクセス要求について競合
検出手段により競合があるかどうか判別し、競合が検出
されると、優先選択手段により低スループットのアクセ
ス源からのアクセスを禁止し、高スループツトのアクセ
ス源からのアクセスを優先して選択するものである。
［作用］ 第１図（ｂｌに示す本発明の作用説明図を参照しながら
第１図（ａｔの基本構成の作用を説明する。
各アクセス源Ａ−Ｃからアクセス要求は要求バッファ６
〜８にセットされ、選択部９に出力を発生するとともに
競合検出手段４に入力される。競合検出手段４はアクセ
ス要求に含まれるアドレス情報を元に競合が発生してい
るかどうかを判別する。
第１図（ｂｌのアクセスＨＢによる連続ブロックアクセ
スとアクセス源Ａによる連続ブロックアクセスが競合状
態になると、競合検出手段４により競合検出出力を発生
する。その出力は優先選択手段５に供給され、優先選択
手段５ではその出力を受けて競合が発生している時は低
いスループ７トのアクセス源Ｂからのアクセス要求を禁
止しく点線で示す）、高いスループットのアクセス源Ａ
のアクセス要求を選択する制御信号を発生する。
その制御信号により選択部９が選択動作して高いスルー
プットのアクセス要求を主記憶装置１０に発信する。ア
クセスｆｌＡが競合するアドレスに対するアクセスを終
了すると、競合状態が無くなるので、アクセス源Ｂによ
るアクセスが待機時間βの後に再開され、以後はそれぞ
れの処理能力に応じて順次アクセスが行われる。
なお、競合を検出する際に使用する「アドレス」は、ウ
ェイ単位のアドレスを用い、同じウェイの同一アドレス
の場合を競合として検出する。
［実施例］ 本発明の実施例として実施例１乃至実施例３の構成図を
第２図乃至第４図に示し、優先選択回路の論理構成を第
５図に示す。
初めに第２図に示す実施例１の構成を説明すると、図の
２０．２１は低スループットの処理装置１、処理装置２
．２２．２３は高スループ７）の処理装置３．処理袋Ｗ
４．２４はアクセス源チェック回路、２５はビジーチェ
ック回路、２６は優先選択回路、２７は選択回路、２８
は主記憶装置（Ｎウェイインターリーブ）を表す。
各処理装置１〜４からのアクセス要求は夫々キューバッ
ファ２０１，２１１，２２１，２３１を介してアクセス
ボート２０２．２１２，２２２゜２３２にセットされる
。それらのポートの出力の内、低スループットの処理装
置１．２からのアクセス要求が選択された場合、アクセ
ス源チェック回路２４では、その中に備えるアクセス源
記憶テーブル（図示せず）にアクセス源識別子を設定し
く例えば、低スループットの処理装置に対応して設けら
れたフリップフロップ回路の記憶素子をセットする）、
その識別子はアクセス終了と同時に削除される。これに
より、あるアドレスをアクセス中である装置が、どの低
スループットの処理装置であるかを検出することかで゛
きる。
一方、ビジーチェック回路２５にはアクセス源である処
理装置が現在どのウェイについてアクセスを実行してい
るかをウェイ毎に登録した記憶部が含まれており、新た
にアクセス要求が発生すると、その要求されたウェイが
使用中（登録済）かどうかをこのビジーチェック回路２
５においてチェックする。
いま低スループットの処理装置１からのアクセス要求が
実行されていて、アクセス源チェック回路２４のアクセ
ス源記憶テーブル（図示せず）に識別子が設定され、ビ
ジーチェック回路２５の対応するウェイの位置に先行す
るアクセスが登録されている時に、高スループツトの処
理装置３からアクセス要求が発生したものとする。
この場合、ビジーチェック回路２５により当該アクセス
要求が使用するウェイがビジーであるかどうかを表す出
力を発生する。その出力はＢＵＳＹ１〜ＢＵＳＹ４とな
って優先選択回路２６に供給される。一方、高スループ
ツトの処理装置の場合は、アクセス源チェック回路２４
が低スループットの処理装置との競合のきチエ”／りを
行い、その結果像スループットの処理装置１がアクセス
中であることがわかると、連続ブロックアクセスの競合
を表すＣｏｎｆｌｉｃｔ３　　（アクセス要求を発した
処理袋Ｗ３と競合する低スループットの処理装置がある
ことを表す）の信号を一定周期βΦ間だけ発生する。
これらの入力信号と、その他の条件を満たすとアクセス
が有効であることを示すＶａｌｉｄｌ〜４の信号が入力
されて優先選択回路２６において論理演算を行い、最終
的に採用するアクセス要求を決定するＧｏ、１〜ＧＯ１
４を出力１ろ。ここでＣｏｎｆｌｉｃｔ３信号がＨ４ｇ
ｈになるため、低スループットアクセス源はβの間禁止
されることになる。
一方、高スループツト処理装置３は、処理装置１がアク
セス中であるためビジーチェックにより、Ｇｏ、３信号
は出力されない。しかし処理装置１のアクセスが終了す
ると、次回からは低スループット処理装置が禁止されて
いるｈめ追い抜いてアクセスすることが可能となる。
優先選択回路２６の論理構成を第５図に示し、出力ＧＯ
１１〜ＧＯ０４はそれぞれ処理装置１乃至処理装置４の
アクセスポートの出力を選択する制御信号を表す。また
、この図の中で、（）内に示すＣｏｎｆｌｉｃｔ信号は
第２図のアクセス源チェック回路２４の出力を意味する
。
次に第３図に示す実施例２の構成を説明する。
第３図の符号２０〜２３および２５〜２８は第２図の同
番号の回路または装置であり、その説明を省略する。第
２図の構成と異なる点は、アクセス源チェック回路を用
いないで、キューバッファ２２１．２３１に接続したキ
ューポインタ検出回路３０を設けた点である。
キューバソファ２２１．２３１は高スループツトの処理
装置３．４からのアクセス要求を蓄えるＦＩＦＯ（ファ
ースト・イン・ファースト・アウト）式のバッファを使
用し、連続ブロックアクセスの競合が起きればこれらの
高スループツトの処理装置３　（または４）のスループ
ットが低下するためそれに対応してキューバッファ内に
蓄積するアクセス要求の個数が増大する。
キューポインタ検出回路３０はキューバソファ２２１．
２３１に蓄積されたアクセス要求キューの個数を検知し
、所定個数であることを検出すると、連続ブロックアク
セスの競合を表す出力、Ｉｎｈｉ、３（処理装置３に対
応）、Ｉｎｈｉ、４（処理装置４に対応）信号出力を発
生し優先選択回路２６に供給する。
優先選択回路２６は実施例１と同様の第５図に示されて
いる論理構成である。但し、競合を表す信号としては上
記のＩｎｈｉ、３．４を使用する。
次に第４図に示す実施例３の構成を説明する。
第４Ｍの符号２０〜２３および２５〜２８は第２図の同
番号の回路または装置でありその説明を省略する。この
実施例３において実施例１と異なる構成は、４０．４１
の時間カウンタ、４２．４３のカウンタ、４４．４５の
出力回路を設けた点である。
この実施例３は連続ブロックアクセス競合が起こった場
合、スループットの高い方のアクセスが比較的長時間待
つことが複数回発生するという性質を利用したものであ
る。
すなわち、処理装置３の場合について説明すると、優先
選択回路２６からの高いスループットの処理装置のアク
セス要求を選択する信号であるＧＯ，３信号出力（“１
”信号）が発生した後に（Ｇｏ、３信号出力が“０°に
なった時）、時間カウンタ４０が時間カウントを開始し
、所定時間内にＧＯ９３信号出力じ１”）が発生しない
と、時間カウンタ４０からカウンタ４２に出力を発生す
る０時間カウンタ４０からの出力が予め設定した回数発
生すると、カウンタ４２から出力が発生して出力回路４
４から連続ブロックアクセス競合が発生したことを表す
信号Ｉｎ、ｈｉ、３が出力され、優先選択回路２６に供
給される。処理装置４については時間カウンタ４１が優
先選択信号ＧＯ０４について同様に待ち時間を監視する
。なお、カウンタ４２．４３は数え初めて十分な時間が
経過するとリセットするものとする（一定時間内におけ
るスループットの低下を検出すればよい）。
［発明の効果］ 本発明によれば、主記憶装置に複数のスループットの異
なるアクセス源からアクセスするデータ処理システムに
おいて連続ブロックアクセス競合によるスループットの
低下を防止することができる。
【図面の簡単な説明】
第１図（ａｌは本発明の基本構成図、第１図（′ｂ）は
本発明の作用説明図、第２図は実施例１の構成図、第３
図は実施例２の構成図、第４図は実施例３の構成図、第
５図は優先選択回路の論理構成を示す図、第６図はシス
テム構成図、第７図は従来の連続ブロックアクセスの競
合が発生する例を示す図である。 第１図ｉａｌ中、 １：高スループツトのアクセス源Ａ ２．３：低スループットのアクセス源Ｂ、　　Ｃ４：競
合検出手段 ５：優先選択手段 ６〜８：アクセス要求バッファ ９：選択部

Claims (1)

  1. 【特許請求の範囲】 １〕複数のアクセス源（１〜３）が主記憶装置（１０）
    に対し連続ブロックアクセスによりアクセスを行うデー
    タ処理システムのメモリアクセス制御方式において、 スループットが低いアクセス源（２、３）により発信さ
    れた連続ブロックアクセスがスループットの高いアクセ
    ス源（１）により発信された連続ブロックアクセスと競
    合することを検出する競合検出手段（４）と、 競合検出手段（４）により競合が検出されると前記スル
    ープットの低いアクセス源によるアクセス要求を禁止す
    る優先選択手段（５）とを設け、前記優先選択手段（５
    ）はスループットが低いアクセス源からのアクセス要求
    を禁止し、スループットの高いアクセス源からのアクセ
    ス要求を優先して主記憶装置に発信するよう選択制御す
    ることを特徴とするメモリアクセス制御方式。 ２〕前記競合検出手段は、メモリの各ウェイのビジー状
    態をチェックするビジーチェック回路（２５）と、スル
    ープットの低いアクセス源からのアクセス要求に応じて
    該処理装置の識別番号を保持しスループットの高い処理
    装置からのアクセス要求がビジーである時、識別番号が
    チェックされるアクセス源チェック回路（２４）とを備
    え、 前記優先選択手段はアクセス源チェック回路（２４）か
    らの識別情報とビジーチェック回路（２５）の出力に基
    づいて選択を行うことを特徴とする請求項１に記載のメ
    モリアクセス制御方式。 ３〕前記競合検出手段は、メモリの各ウェイのビジー状
    態をチェックするビジーチェック回路（２５）とアクセ
    ススループットの高い処理装置からのアクセス要求キュ
    ーの個数が所定数に達すると出力を発生するキューポイ
    ンタ検出回路（３０）により構成されることを特徴とす
    る請求項１に記載のメモりアクセス制御方式。 ４〕前記競合検出手段は、アクセススループットの高い
    アクセス源からのアクセス要求に対するアクセスが許可
    される時間間隔が所定時間以上である回数が一定数に達
    したことを検出する回路（４０〜４３）により構成され
    ることを特徴とする請求項１に記載のメモリアクセス制
    御方式。
JP63133954A 1988-05-31 1988-05-31 メモリアクセス制御装置 Granted JPH01303543A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP63133954A JPH01303543A (ja) 1988-05-31 1988-05-31 メモリアクセス制御装置
DE68919539T DE68919539T2 (de) 1988-05-31 1989-05-30 Datenverarbeitungssystem mit Zugriffsquellen von verschiedenem Durchsatz.
EP89305399A EP0345000B1 (en) 1988-05-31 1989-05-30 Data processing system including different throughput access sources
US08/357,147 US5509136A (en) 1988-05-31 1994-12-15 Data processing system including different throughput access sources accessing main storage in same direction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63133954A JPH01303543A (ja) 1988-05-31 1988-05-31 メモリアクセス制御装置

Publications (2)

Publication Number Publication Date
JPH01303543A true JPH01303543A (ja) 1989-12-07
JPH0550018B2 JPH0550018B2 (ja) 1993-07-27

Family

ID=15116961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63133954A Granted JPH01303543A (ja) 1988-05-31 1988-05-31 メモリアクセス制御装置

Country Status (4)

Country Link
US (1) US5509136A (ja)
EP (1) EP0345000B1 (ja)
JP (1) JPH01303543A (ja)
DE (1) DE68919539T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001134542A (ja) * 1999-08-31 2001-05-18 Koninkl Philips Electronics Nv 集合的メモリを共有する複数のプロセッサの配列
JP2011003160A (ja) * 2009-06-22 2011-01-06 Olympus Imaging Corp データアクセス制御装置およびデータアクセス制御方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06161873A (ja) * 1992-11-27 1994-06-10 Fujitsu Ltd 主記憶に対する複数のアクセスポイントのハングアップ処理方式
JPH07200386A (ja) * 1993-12-28 1995-08-04 Toshiba Corp 共有メモリのアクセス制御装置および画像形成装置
US5590304A (en) * 1994-06-13 1996-12-31 Covex Computer Corporation Circuits, systems and methods for preventing queue overflow in data processing systems
US6023694A (en) * 1996-01-02 2000-02-08 Timeline, Inc. Data retrieval method and apparatus with multiple source capability
US5802511A (en) * 1996-01-02 1998-09-01 Timeline, Inc. Data retrieval method and apparatus with multiple source capability
US6625617B2 (en) 1996-01-02 2003-09-23 Timeline, Inc. Modularized data retrieval method and apparatus with multiple source capability
US6631382B1 (en) 1996-01-02 2003-10-07 Timeline, Inc. Data retrieval method and apparatus with multiple source capability
US5787304A (en) * 1996-02-05 1998-07-28 International Business Machines Corporation Multipath I/O storage systems with multipath I/O request mechanisms
US5924117A (en) * 1996-12-16 1999-07-13 International Business Machines Corporation Multi-ported and interleaved cache memory supporting multiple simultaneous accesses thereto
US6202137B1 (en) * 1997-09-18 2001-03-13 Intel Corporation Method and apparatus of arbitrating requests to a multi-banked memory using bank selects
US6219769B1 (en) 1998-12-09 2001-04-17 Advanced Micro Devices, Inc. Method and system for origin-sensitive memory control and access in data processing systems
US6546439B1 (en) 1998-12-09 2003-04-08 Advanced Micro Devices, Inc. Method and system for improved data access
US6226721B1 (en) 1998-12-09 2001-05-01 Advanced Micro Devices, Inc. Method and system for generating and utilizing speculative memory access requests in data processing systems
US6381683B1 (en) * 1998-12-09 2002-04-30 Advanced Micro Devices, Inc. Method and system for destination-sensitive memory control and access in data processing systems
US6510497B1 (en) 1998-12-09 2003-01-21 Advanced Micro Devices, Inc. Method and system for page-state sensitive memory control and access in data processing systems
US6260123B1 (en) 1998-12-09 2001-07-10 Advanced Micro Devices, Inc. Method and system for memory control and access in data processing systems
US7092990B2 (en) * 2002-06-26 2006-08-15 International Business Machines Corporation Handling node address failure in a distributed nodal system of processors
US7814188B2 (en) 2003-12-16 2010-10-12 Honeywell International Inc. Synchronized wireless communications system
WO2008117246A1 (en) * 2007-03-28 2008-10-02 Nxp B.V. Multiprocessing system and method
US8397010B1 (en) 2007-04-16 2013-03-12 Juniper Networks, Inc. Convenient, flexible, and efficient management of memory space and bandwidth
US9047198B2 (en) 2012-11-29 2015-06-02 Apple Inc. Prefetching across page boundaries in hierarchically cached processors
US10866747B2 (en) * 2019-02-10 2020-12-15 Hewlett Packard Enterprise Development Lp Securing a memory drive

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3916381A (en) * 1974-09-18 1975-10-28 Itt Loop arrangement to test a remote subscriber{3 s drop from a central office via a PCM subscriber carrier system
US4028664A (en) * 1975-03-26 1977-06-07 Honeywell Information Systems, Inc. Apparatus for dispatching data of the highest priority process having the highest priority channel to a processor
US4400771A (en) * 1975-12-04 1983-08-23 Tokyo Shibaura Electric Co., Ltd. Multi-processor system with programmable memory-access priority control
US4348725A (en) * 1977-01-19 1982-09-07 Honeywell Information Systems Inc. Communication line service interrupt technique for a communications processing system
US4110823A (en) * 1977-02-17 1978-08-29 Xerox Corporation Soft display word processing system with multiple autonomous processors
US4282572A (en) * 1979-01-15 1981-08-04 Ncr Corporation Multiprocessor memory access system
FR2474201B1 (fr) * 1980-01-22 1986-05-16 Bull Sa Procede et dispositif pour gerer les conflits poses par des acces multiples a un meme cache d'un systeme de traitement numerique de l'information comprenant au moins deux processus possedant chacun un cache
JPS56140459A (en) * 1980-04-04 1981-11-02 Hitachi Ltd Data processing system
BG35575A1 (en) * 1982-04-26 1984-05-15 Kasabov Multimicroprocessor system
US4652993A (en) * 1984-04-02 1987-03-24 Sperry Corporation Multiple output port memory storage module
CA1270338A (en) * 1985-09-11 1990-06-12 Akihiko Hoshino Data processing system for processing units having different throughputs
GB2196762B (en) * 1986-10-27 1990-12-19 Burr Brown Ltd Interleaved access to global memory by high priority source
JPS6414648A (en) * 1987-07-08 1989-01-18 Mitsubishi Electric Corp Arithmetic processor
CA1310429C (en) * 1987-09-19 1992-11-17 Nobuo Uchida Access priority control system for main storage for computer
US4888691A (en) * 1988-03-09 1989-12-19 Prime Computer, Inc. Method for disk I/O transfer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001134542A (ja) * 1999-08-31 2001-05-18 Koninkl Philips Electronics Nv 集合的メモリを共有する複数のプロセッサの配列
JP2011003160A (ja) * 2009-06-22 2011-01-06 Olympus Imaging Corp データアクセス制御装置およびデータアクセス制御方法

Also Published As

Publication number Publication date
DE68919539T2 (de) 1995-04-13
EP0345000A2 (en) 1989-12-06
EP0345000A3 (en) 1991-04-10
EP0345000B1 (en) 1994-11-30
JPH0550018B2 (ja) 1993-07-27
DE68919539D1 (de) 1995-01-12
US5509136A (en) 1996-04-16

Similar Documents

Publication Publication Date Title
JPH01303543A (ja) メモリアクセス制御装置
KR950006565B1 (ko) 통신제어장치
CA2170458C (en) Multi-cluster computer system
EP1345125A2 (en) Dynamic random access memory system with bank conflict avoidance feature
US5781927A (en) Main memory arbitration with priority scheduling capability including multiple priorty signal connections
US7899940B2 (en) Servicing commands
JP2009518753A (ja) メモリアクセス要求のアービトレーション
US5625778A (en) Method and apparatus for presenting an access request from a computer system bus to a system resource with reduced latency
JPH04257054A (ja) チャネル間接続装置
US5542110A (en) DMA controller which releases buses to external devices without relinquishing the bus utility right
EP0730237A1 (en) Multi-processor system with virtually addressable communication registers and controlling method thereof
JPH0812635B2 (ja) 動的に再配置されるメモリバンク待ち行列
US5864686A (en) Method for dynamic address coding for memory mapped commands directed to a system bus and/or secondary bused
US6023737A (en) Multi-stage pipelined data coalescing for improved frequency operation
JPH06161873A (ja) 主記憶に対する複数のアクセスポイントのハングアップ処理方式
JP4335327B2 (ja) 調停装置および方法
JPH06250970A (ja) メモリ制御装置
US11755362B2 (en) Techniques for handling escalation of interrupts in a data processing system
JPH0728748A (ja) バス制御機構及び計算機システム
US5555560A (en) Request cancel system for cancelling a second access request having the same address as a first access request
JP2826466B2 (ja) 並列コンピュータシステムの性能測定方式
JPS6022243A (ja) 内容検索処理方式
JPS6145348A (ja) バス優先権制御方式
JPH0434629A (ja) メモリアクセス制御装置のビジーチェック方式
JPS6126104B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees