JPH0550018B2 - - Google Patents

Description

【発明の詳細な説明】 ［概要］ 主記憶装置に対する複数の処理装置からの連続
ブロツクアクセスによるアクセスを行うデータ処
理システムのメモリアクセス制御装置に関し、 スループツトの異なる複数のアクセス源による
連続ブロツクアクセスにおいて競合が発生して
も、高いスループツトのアクセス源のスループツ
トを低下しないように制御するメモリアクセス制
御方式を提供することを目的とし、 複数のアクセス源が主記憶装置に対し連続ブロ
ツクアクセスによりアクセスを行うデータ処理シ
ステムのメモリアクセス制御装置において、スル
ープツトが低いアクセス源により発信された連続
ブロツクアクセスがスループツトの高いアクセス
源により発信された連続ブロツクアクセスと競合
することを検出する競合検出手段と、競合検出手
段により競合が検出されると前記スループツトの
低いアクセス源によるアクセス要求を禁止する優
先選択手段とを設け、前記優先選択手段はスルー
プツトが低いアクセス源からのアクセス要求を禁
止し、スループツトの高いアクセス源からのアク
セス要求を優先して主記憶装置に発信するよう選
択制御するよう構成する。

［産業上の利用分野］ 本発明は主記憶装置に対する複数の処理装置か
らの連続ブロツクアクセスによるアクセスを行う
データ処理システムのメモリアクセス制御装置に
関する。

近年の情報処理システムの扱うデータの大規模
化にともない、記憶装置に対する大容量のアクセ
スが増加している。またベクトルユニツト、拡張
記憶装置等の主記憶装置へのアクセス源も増加す
る傾向にある。このような事情により、記憶装置
に対してアドレスが連続した長い区間をアクセス
する要求が高まつてきた。以下の説明で、「連続
ブロツクアクセス」という用語を用いるが、その
意味はアドレスが連続した所定の領域を複数のブ
ロツクに分割して順次アクセスすることを表し、
その定常的なスループツトを連続アクセスのスル
ープツトと呼ぶ。

ところで、スループツトの低いアクセス源（処
理装置）から主記憶装置に対し連続ブロツクアク
セスを行つている時に、スループツトの高い処理
装置が主記憶装置に対して連続ブロツクアクセス
によるアクセスを起こすと、両処理装置のアクセ
スが同じアドレスで競合する可能性が高くなる。

その場合、スループツトの高い処理装置は、先
行する処理装置によるアクセスが終了するのを待
つてアクセスすることになり、処理効率が悪くな
るため、その改善が望まれている。

［従来の技術］ 第６図にシステム構成図を示す。主記憶装置
MSUを制御する記憶制御装置MCUには複数のア
クセス源が接続され、各アクセス源からのアクセ
ス要求に対し、主記憶装置へのアクセスを許可す
るかどうか等の各種の制御を行う。アクセス源と
して、図に例が示されるように、入出力処理装置
（IOP）、スカラーユニツト（SU）、ベクトルユニ
ツト（VU）、拡張記憶装置（ESU）に接続する
拡張記憶制御装置（EMU）等がある。

主記憶装置は、Ｎウエイインターリーブの構成
をとつており、異なるウエイは同時に複数のア
クセス源からアクセスでき、同一ウエイは同時
に一つのアクセス源からしかアクセスすることが
できないから、他のものは待たなければならな
い、という性質をもつている。ここでアドレスの
連続した所定の領域を複数分割してアクセスする
ことを連続ブロツクアクセス、その定常的なスル
ープツトを連続アクセスのスループツトと呼ぶ。
アクセス源にはベクトルユニツトのように高いス
ループツトの処理装置と拡張記憶装置のように低
いスループツトの処理装置があり、両アクセス源
による連続ブロツクアクセスの競合が発生する例
を第７図A.およびB.に示し、図の縦軸はアドレ
スを表し、横軸は時間を表す。

第７図のA.は、連続ブロツクアクセス、スル
ープツトの低いアクセス源イと高いアクセス源ロ
により、時間間隔をおかずに発生する場合を示
す。この例では、アクセス源イがアドレスＰ以降
をアクセスしている時にアクセス源ロから同じア
ドレスを含むブロツクアクセスをしようとした
が、斜線で示すアドレスで競合が発生したので、
αで示す時間だけ遅れてアクセス源ロがアクセス
を開始することを示す。

第７図B.の場合は、２つの上記と同様なスル
ープツトが低いアクセス源イとスループツトが高
いアクセス源ロが時間間隔をおいて主記憶装置に
アクセスする場合を示す。この場合、アクセス源
ロの連続ブロツクアクセスは常にアクセス源イの
後を追従するので、アクセス源イの連続ブロツク
アクセスを追い越すことができない。

［発明が解決しようとする課題］ 上記のように従来の技術によれば、スループツ
トの高いアクセス源からの連続ブロツクアクセス
が、スループツトの低いアクセス源の連続ブロツ
クアスセスを追い越すことができないため、高い
スループツトのアクセス源のスループツトが本来
の能力以下に低下するという現象が生じるという
問題があつた。従来は長い連続ブロツクアクセス
が比較的少なかつたため、そのための対策がとら
れていなかつたが、今後はそのようなアクセスが
増大することが予想されその解決が必要である。

本発明は、スループツトの異なる複数のアクセ
ス源による連続ブロツクアクセスにおいて競合が
発生しても、高いスループツトのアクセス源のス
ループツトを低下しないように制御するメモリア
クセス制御装置を提供することを目的とする。

［課題を解決するための手段］ 第１図ａに本発明の基本構成図を示す。

図において、１は高スループツトの処理装置で
あるアクセス源Ａ、２，３はそれぞれ低スループ
ツトの処理装置であるアクセス源Ｂ，Ｃ、４は競
合検出手段、５は優先選択手段、６〜８はアクセ
ス要求バツフア、９は選択部、１０はＮウエイイ
ンターリーブ主記憶装置を表わす。

本発明は、アクセス源からのアクセス要求につ
いて競合検出手段により競合があるかどうか判別
し、競合が検出されると、優先選択手段により低
スループツトのアクセス源からのアクセスを禁止
し、高スループツトのアクセス源からのアクセス
を優先して選択するものである。

［作用］ 第１図ｂに示す本発明の作用説明図を参照しな
がら第１図ａの基本構成の作用を説明する。

各アクセス源Ａ〜Ｃからアクセス要求は要求バ
ツフア６〜８にセツトされ、選択部９に出力を発
生するとともに競合検出手段４に入力される。競
合検出手段４はアクセス要求に含まれるアドレス
情報を元に競合が発生しているかどうかを判別す
る。

第１図ｂのアクセス源Ｂによる連続ブロツクア
クセスとアクセス源Ａによる連続ブロツクアクセ
スが競合状態になると、競合検出手段４により競
合検出出力を発生する。その出力は優先選択手段
５に供給され、優先選択手段５ではその出力を受
けて競合が発生している時は低いスループツトの
アクセス源Ｂからのアクセス要求を禁止し（点線
で示す）、高いスループツトのアクセス源Ａのア
クセス要求を選択する制御信号を発生する。

その制御信号により選択部９が選択動作して高
いスループツトのアクセス要求を主記憶装置１０
に発信する。アクセス源Ａが競合するアドレスに
対するアクセスを終了すると、競合状態が無くな
るので、アクセス源Ｂによるアクセスが待機時間
βの後に再開され、以後はそれぞれの処理能力に
応じて順次アクセスが行われる。

なお、競合を検出する際に使用する「アドレ
ス」は、ウエイ単位のアドレスを用い、同じウエ
イの同一アドレスの場合を競合として検出する。

［実施例］ 本発明の実施例として実施例１乃至実施例３の
構成図を第２図乃至第４図に示し、優先選択回路
の論理構成を第５図に示す。

初めに第２図に示す実施例１の構成を説明する
と、図の２０，２１は低スループツトの処理装置
１、処理装置２、２２，２３は高スループツトの
処理装置３、処理装置４，２４はアクセス源チエ
ツク回路、２５はビジーチエツク回路、２６は優
先選択回路、２７は選択回路、２８は主記憶装置
（Ｎウインインターリーブ）を表す。

各処理装置１〜４からのアクセス要求は夫々キ
ユーバツフア２０１，２１１，２２１，２３１を
介してアクセスポート２０２，２１２，２２２，
２３２にセツトされる。それらのポートの出力の
内、低スループツトの処理装置１，２からのアク
セス要求が選択された場合、アクセス源チエツク
回路２４では、その中に備えるアクセス源記憶テ
ーブル（図示せず）にアクセス源識別子を設定し
（例えば、低スループツトの処理装置に対応して
設けられたフリツプフロツプ回路の記憶素子をセ
ツトする）、その識別子はアクセス終了と同時に
削除される。これにより、あるアドレスをアクセ
ス中である装置が、どの低スループツトの処理装
置であるかを検出することができる。

一方、ビジーチエツク回路２５にはアクセス源
である処理装置が現在どのウエイについてアクセ
スを実行しているかをウエイ毎に登録した記憶部
が含まれており、新たにアクセス要求が発生する
と、その要求されたウエイが使用中（登録済）か
どうかをこのビジーチエツク回路２５においてチ
エツクする。

いま低スループツトの処理装置１からのアクセ
ス要求が実行されていて、アクセス源チエツク回
路２４のアクセス源記憶テーブル（図示せず）に
識別子が設定され、ビジーチエツク回路２５の対
応するウエイの位置に先行するアクセスが登録さ
れている時に、高スループツトの処理装置３から
アクセス要求が発生したものとする。

この場合、ビジーチエツク回路２５により当該
アクセス要求が使用するウエイがビジーであるか
どうかを表す出力を発生する。その出力は
BUSY１〜BUSY４となつて優先選択回路２６
に供給される。一方、高スループツトの処理装置
の場合は、アクセス源チエツク回路２４が低スル
ープツトの処理装置との競合のきチエツクを行
い、その結果低スループツトの処理装置１がアク
セス中であることがわかると、連続ブロツクアク
セスの競合を表すConflict3（アクセス要求を発し
た処理装置３と競合する低スループツトの処理装
置があることを表す）の信号を一定周期βの間だ
け発生する。

これらの入力信号と、その他の条件を満たすと
アクセスが有効であることを示すValid1〜４の
信号が入力されて優先選択回路２６において論理
演算を行い、最終的に採用するアクセス要求を決
定するGO.1〜GO.4を出力する。ここでConflict3
信号がHighになるため、低スループツトアクセ
ス源はβの間禁止されることになる。

一方、高スループツト処理装置３は、処理装置
１がアクセス中であるためビジーチエツクによ
り、GO.3信号は出力されない。しかし処理装置
１のアクセスが終了すると、次回からは低スルー
プツト処理装置が禁止されているため追い抜いて
アクセスすることが可能となる。

優先選択回路２６の論理構成を第５図に示し、
出力GO.1〜GO.4はそれぞれ処理装置１乃至処理
装置４のアクセスポートの出力を選択する制御信
号を表す。また、この図の中で、（ ）内に示す
Conflict信号は第２図のアクセス源チエツク回路
２４の出力を意味する。

次に第３図に示す実施例２の構成を説明する。

第３図の符号２０〜２３および２５〜２８は第
２図の同番号の回路または装置であり、その説明
を省略する。第２図の構成と異なる点は、アクセ
ス源チエツク回路を用いないで、キユーバツフア
２２１，２３１に接続したキユーポインタ検出回
路３０を設けた点である。

キユーバツフア２２１，２３１は高スループツ
トの処理装置３，４からのアクセス要求を蓄える
FIFO（フアースト・イン・フアースト・アウト）
式のバツフアを使用し、連続ブロツクアクセスの
競合が起きればこれらの高スループツトの処理装
置３（または４）のスループツトが低下するため
それに対応してキユーバツフア内に蓄積するアク
セス要求の個数が増大する。

キユーポインタ検出回路３０はキユーバツフア
２２１，２３１に蓄積されたアクセス要求キユー
の個数を検知し、所定個数であることを検出する
と、連続ブロツクアクセスの競合を表す出力、
Inhi.3（処理装置３に対応）、Inhi.4（処理装置４に
対応）信号出力を発生し優先選択回路２６に供給
する。

優先選択回路２６は実施例１と同様の第５図に
示されている論理構成である。但し、競合を表す
信号としては上記のInhi.3、４を使用する。

次に第４図に示す実施例３の構成を説明する。

第４図の符号２０〜２３および２５〜２８は第
２図の同番号の回路または装置でありその説明を
省略する。この実施例３において実施例１と異な
る構成は、４０，４１の時間カウンタ、４２，４
３のカウンタ、４４，４５の出力回路を設けた点
である。

この実施例３は連続ブロツクアクセス競合が起
こつた場合、スループツトの高い方のアクセスが
比較的長時間待つことが複数回発生するという性
質を利用したものである。

すなわち、処理装置３の場合について説明する
と、優先選択回路２６からの高いスループツトの
処理装置のアクセス要求を選択する信号である
GO.3信号出力（“１”信号）が発生した後に
（GO.3信号出力が“０”になつた時）、時間カウ
ンタ４０が時間カウントを開始し、所定時間内に
GO.3信号出力（“１”）が発生しないと、時間カ
ウンタ４０からカウンタ４２に出力を発生する。
時間カウンタ４０からの出力が予め設定した回数
発生すると、カウンタ４２から出力が発生して出
力回路４４から連続ブロツクアクセス競合が発生
したことを表すInhi.3が出力され、優先選択回路
２６に供給される。処理装置４については時間カ
ウンタ４１が優先選択信号GO.4について同様に
待ち時間を監視する。なお、カウンタ４２，４３
は数え初めて十分な時間が経過するとリセツトす
るものとする（一定時間内におけるスループツト
の低下を検出すればよい）。

［発明の効果］ 本発明によれば、主記憶装置に複数のスループ
ツトの異なるアクセス源からアクセスするデータ
処理システムにおいて連続ブロツクアクセス競合
によるスループツトの低下を防止することができ
る。

【図面の簡単な説明】

第１図ａは本発明の基本構成図、第１図ｂは本
発明の作用説明図、第２図は実施例１の構成図、
第３図は実施例２の構成図、第４図は実施例３の
構成図、第５図は優先選択回路の論理構成を示す
図、第６図はシステム構成図、第７図は従来の連
続ブロツクアクセスの競合が発生する例を示す図
である。 第１図ａ中、１：高スループツトのアクセス源
Ａ、２，３：低スループツトのアクセス源Ｂ、
Ｃ、４：競合検出手段、５：優先選択手段、６〜
８：アクセス要求バツフア、９：選択部、１０：
Ｎウエイインターリーブ主記憶装置。

Claims (1)

1. 【特許請求の範囲】 １ 複数のアクセス源１〜３が主記憶装置１０に
   対し連続ブロツクアクセスによりアクセスを行う
   データ処理システムのメモリアクセス制御装置に
   おいて、 スループツトが低いアクセス源２，３により発
   信された連続ブロツクアクセスがスループツトの
   高いアクセス源１により発信された連続ブロツク
   アクセスと競合することを検出する競合検出手段
   ４と、 競合検出手段４により競合が検出されると前記
   スループツトの低いアクセス源によるアクセス要
   求を禁止する優先選択手段５とを設け、 前記優先選択手段５はスループツトが低いアク
   セス源からのアクセス要求を禁止し、スループツ
   トの高いアクセス源からのアクセス要求を優先し
   て主記憶装置に発信するよう選択制御することを
   特徴とするメモリアクセス制御装置。 ２ 前記競合検出手段は、メモリの各ウエイのビ
   ジー状態をチエツクするビジーチエツク回路２５
   と、スループツトの低いアクセス源からのアクセ
   ス要求に応じて該処理装置の識別番号を保持しス
   ループツトの高い処理装置からのアクセス要求が
   ビジーである時、識別番号がチエツクされるアク
   セス源チエツク回路２４とを備え、 前記優先選択手段はアクセス源チエツク回路２
   ４からの識別情報とビジーチエツク回路２５の出
   力に基づいて選択を行うことを特徴とする請求項
   １に記載のメモリアクセス制御装置。 ３ 前記競合検出手段は、メモリの各ウエイのビ
   ジー状態をチエツクするビジーチエツク回路２５
   とアクセススループツトの高い処理装置からのア
   クセス要求キユーの個数が所定数に達すると出力
   を発生するキユーポインタ検出回路３０により構
   成されることを特徴とする請求項１に記載のメモ
   リアクセス制御装置。 ４ 前記競合検出手段は、アクセススループツト
   の高いアクセス源からのアクセス要求に対するア
   クセスが許可される時間間隔が所定時間以上であ
   る回数が一定数に達したことを検出する回路４０
   〜４３により構成されることを特徴とする請求項
   １に記載のメモリアクセス制御装置。