JPH07319823A - プロセッサ間通信方式 - Google Patents
プロセッサ間通信方式Info
- Publication number
- JPH07319823A JPH07319823A JP11637994A JP11637994A JPH07319823A JP H07319823 A JPH07319823 A JP H07319823A JP 11637994 A JP11637994 A JP 11637994A JP 11637994 A JP11637994 A JP 11637994A JP H07319823 A JPH07319823 A JP H07319823A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bus
- unit
- transfer
- header
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
- Bus Control (AREA)
- Exchange Systems With Centralized Control (AREA)
Abstract
(57)【要約】
【目的】制御情報を転送するヘッダバスとデータを転送
するデータバスとを分離し、制御情報と転送データとを
クロックに同期して転送することにより、制御情報の転
送時間を必要とせず、データバスの転送能力の最大値で
転送可能とする。 【構成】データ転送元のユニット１では、ＡＲＢ１５は
常時監視している制御バス３３の空き状態を認識したと
きプロセッサ間通信用バス３の使用権を獲得する。次に
ＤＭＡＣ１２はＭＥＭ１１からデータを取り出してＦＩ
ＦＯ１３に一時蓄積すると同時にＨＤＧ１４は転送元情
報と転送先情報とをヘッダバス３２に出力する。データ
転送先のユニット２では、ＣＭＰ２６がヘッダバス３２
からパケットヘッダの転送先情報が自ユニットであるこ
とを検出し、データバス３１上のデータを直ちにＦＩＦ
Ｏ２３に取り込み、ＤＭＡＣ２２はこのデータをＭＥＭ
２１に格納する。
するデータバスとを分離し、制御情報と転送データとを
クロックに同期して転送することにより、制御情報の転
送時間を必要とせず、データバスの転送能力の最大値で
転送可能とする。 【構成】データ転送元のユニット１では、ＡＲＢ１５は
常時監視している制御バス３３の空き状態を認識したと
きプロセッサ間通信用バス３の使用権を獲得する。次に
ＤＭＡＣ１２はＭＥＭ１１からデータを取り出してＦＩ
ＦＯ１３に一時蓄積すると同時にＨＤＧ１４は転送元情
報と転送先情報とをヘッダバス３２に出力する。データ
転送先のユニット２では、ＣＭＰ２６がヘッダバス３２
からパケットヘッダの転送先情報が自ユニットであるこ
とを検出し、データバス３１上のデータを直ちにＦＩＦ
Ｏ２３に取り込み、ＤＭＡＣ２２はこのデータをＭＥＭ
２１に格納する。
Description
【０００１】
【産業上の利用分野】本発明はプロセッサ間通信方式に
関し、特にマルチプロセッサ方式のコンピュータや交換
機におけるプロセッサ間通信方式に関する。
関し、特にマルチプロセッサ方式のコンピュータや交換
機におけるプロセッサ間通信方式に関する。
【０００２】
【従来の技術】従来、この種のプロセッサ間通信方式に
おいては、１つのデータバスを使用して時分割でデータ
転送を行っていた。
おいては、１つのデータバスを使用して時分割でデータ
転送を行っていた。
【０００３】図３は従来のプロセッサ間通信方式の一例
におけるマルチバスＩＩのタイムチャートである。
におけるマルチバスＩＩのタイムチャートである。
【０００４】図３を参照すると、マルチバスＩＩのメッ
セージ空間の転送では、競合制御用バスを用いて転送元
装置がバス使用権を獲得する。そして、バス使用権を獲
得した転送元装置は各タイムスロット＃１，＃２，＃
３，…でデータバスにバスクロックに同期した３６バイ
トのパケットを送出する。この３６バイトのパケットの
うち先頭の４バイトは転送元，転送先，転送モード等を
示すパケットヘッダであり、残りの３２バイトが転送デ
ータ内容となっている。
セージ空間の転送では、競合制御用バスを用いて転送元
装置がバス使用権を獲得する。そして、バス使用権を獲
得した転送元装置は各タイムスロット＃１，＃２，＃
３，…でデータバスにバスクロックに同期した３６バイ
トのパケットを送出する。この３６バイトのパケットの
うち先頭の４バイトは転送元，転送先，転送モード等を
示すパケットヘッダであり、残りの３２バイトが転送デ
ータ内容となっている。
【０００５】このように、マルチバスＩＩでは、パケッ
トヘッダと転送データは同一バスを使用して時分割で送
られる。
トヘッダと転送データは同一バスを使用して時分割で送
られる。
【０００６】また、従来の技術の別の例として、特開昭
６１−１９０５７号公報に所載の「プロセッサ間通信方
式」を挙げることができる。
６１−１９０５７号公報に所載の「プロセッサ間通信方
式」を挙げることができる。
【０００７】このプロセッサ間通信方式は、制御系を２
重化した蓄積プログラム制御方式の構内交換機におい
て、プロセッサ間のデータ転送を行うために、コマンド
を所定の固定データ長で受信側の固定メモリアドレスへ
転送するパケット転送と、データ長および受信側のメモ
リアドレスを指定して転送するブロック転送とに分けて
行うごとくし、ブロック転送の途中にパケット転送の要
求が発生したときには、各プロセッサ対応に設けられた
プロセッサ間通信装置によって自律的に、当該要求を蓄
積・識別し、このブロック転送を所定時間または所定語
数ごとに中断し、当該パケット転送を行わしめるため
に、コマンドバッファとしてパケットコマンドバッファ
とブロックコマンドバッファを、また、データ送受信回
路のほかにブロック転送中にパケットコマンドの要求の
有無を識別するパケット・ブロック転送識別回路を設け
たものである。
重化した蓄積プログラム制御方式の構内交換機におい
て、プロセッサ間のデータ転送を行うために、コマンド
を所定の固定データ長で受信側の固定メモリアドレスへ
転送するパケット転送と、データ長および受信側のメモ
リアドレスを指定して転送するブロック転送とに分けて
行うごとくし、ブロック転送の途中にパケット転送の要
求が発生したときには、各プロセッサ対応に設けられた
プロセッサ間通信装置によって自律的に、当該要求を蓄
積・識別し、このブロック転送を所定時間または所定語
数ごとに中断し、当該パケット転送を行わしめるため
に、コマンドバッファとしてパケットコマンドバッファ
とブロックコマンドバッファを、また、データ送受信回
路のほかにブロック転送中にパケットコマンドの要求の
有無を識別するパケット・ブロック転送識別回路を設け
たものである。
【０００８】なお、パケット転送はデータ量は比較的少
ないが緊急度が高いもの、例えば実時間的なもの（電話
交換システムの例では、発呼加入者情報，課金情報，特
殊サービス情報等）に固定長のデータ（固定転送語数）
で適用し、一方、ブロック転送はデータ量は多いが比較
的緊急度の低いもの、例えばバッチ処理的なもの（シス
テム立上げ，障害診断，ファクシミリ・データ通信用の
データ処理等）に所定語数のデータで適用するものであ
る。
ないが緊急度が高いもの、例えば実時間的なもの（電話
交換システムの例では、発呼加入者情報，課金情報，特
殊サービス情報等）に固定長のデータ（固定転送語数）
で適用し、一方、ブロック転送はデータ量は多いが比較
的緊急度の低いもの、例えばバッチ処理的なもの（シス
テム立上げ，障害診断，ファクシミリ・データ通信用の
データ処理等）に所定語数のデータで適用するものであ
る。
【０００９】
【発明が解決しようとする課題】この従来のプロセッサ
間通信方式の一例では、同一バスを用いて転送データと
これに付加したパケットヘッダ等の制御情報も転送して
いたので、その制御情報の転送時間分だけデータ転送速
度が遅くなるという問題点があった。
間通信方式の一例では、同一バスを用いて転送データと
これに付加したパケットヘッダ等の制御情報も転送して
いたので、その制御情報の転送時間分だけデータ転送速
度が遅くなるという問題点があった。
【００１０】例えば、マルチバスＩＩの場合は、３２バ
イトのデータ転送を行うのに３６バイトの情報として送
信する必要があるため、バスの転送能力の３２／３６の
速度までしか使えないことになる。
イトのデータ転送を行うのに３６バイトの情報として送
信する必要があるため、バスの転送能力の３２／３６の
速度までしか使えないことになる。
【００１１】また、従来のプロセッサ間通信方式の別の
例は、制御系を２重化した蓄積プログラム制御方式の構
内交換機に関するものであり、ユニット間データ転送制
御線とユニット間接続バスとを使用し、構成が複雑なプ
ロセッサ間通信装置を必要とするという問題点があっ
た。
例は、制御系を２重化した蓄積プログラム制御方式の構
内交換機に関するものであり、ユニット間データ転送制
御線とユニット間接続バスとを使用し、構成が複雑なプ
ロセッサ間通信装置を必要とするという問題点があっ
た。
【００１２】本発明の目的は、パケットヘッダ等の制御
情報を転送するヘッダバスとデータを転送するデータバ
スとを分離し、制御情報と転送データとをバスクロック
に同期して、すなわち時間的に同時に転送することによ
り、制御情報の転送時間を必要とせず、データバスの転
送能力の最大値で転送可能としたプロセッサ間通信方式
を提供することにある。
情報を転送するヘッダバスとデータを転送するデータバ
スとを分離し、制御情報と転送データとをバスクロック
に同期して、すなわち時間的に同時に転送することによ
り、制御情報の転送時間を必要とせず、データバスの転
送能力の最大値で転送可能としたプロセッサ間通信方式
を提供することにある。
【００１３】
【課題を解決するための手段】本発明によれば、バスに
より接続された複数の装置のプロセッサ間でデータ転送
を行うプロセッサ間通信方式において、前記バスはそれ
ぞれの信号制御を同一のバスクロックに同期して行う制
御バス，ヘッダバスおよびデータバスにより構成され、
前記データバスを前記複数の装置間のデータ転送のみに
連続的に使用することを特徴とするプロセッサ間通信方
式が得られる。
より接続された複数の装置のプロセッサ間でデータ転送
を行うプロセッサ間通信方式において、前記バスはそれ
ぞれの信号制御を同一のバスクロックに同期して行う制
御バス，ヘッダバスおよびデータバスにより構成され、
前記データバスを前記複数の装置間のデータ転送のみに
連続的に使用することを特徴とするプロセッサ間通信方
式が得られる。
【００１４】また、前記制御バス，ヘッダバスおよびデ
ータバスをあらかじめ指定した一定時間占有して固定長
のデータを同期して転送し、所望のデータ量の転送が１
回の前記固定長のデータ転送で完了しないときは複数回
の前記制御バス，ヘッダバスおよびデータバスの獲得に
よりデータ転送を繰り返すことを特徴とするプロセッサ
間通信方式が得られる。
ータバスをあらかじめ指定した一定時間占有して固定長
のデータを同期して転送し、所望のデータ量の転送が１
回の前記固定長のデータ転送で完了しないときは複数回
の前記制御バス，ヘッダバスおよびデータバスの獲得に
よりデータ転送を繰り返すことを特徴とするプロセッサ
間通信方式が得られる。
【００１５】さらに、前記各装置は転送すべきデータを
あらかじめ蓄積しておくとともに受信したデータを蓄積
するデータ格納部と、このデータ格納部との間のデータ
転送制御を行うユニット内データ転送制御部と、このユ
ニット内データ転送制御部と前記データバスとの間でデ
ータをファースト・イン・ファースト・アウトに一時蓄
積するデータ入出力制御部と、前記ヘッダバスに転送先
情報および転送元情報を含むパケットヘッダを出力する
パケットヘッダ出力部と、前記制御バスの空塞状態をチ
ェックして空き状態のときに前記バスの使用権を獲得す
るバス獲得競合制御部と、前記ヘッダバスを監視して前
記ヘッダバスに自ユニット宛の前記転送先情報を検出し
たとき前記データバス上のデータを前記データ入出力制
御部に取り込むヘッダ比較検出部とを備えることを特徴
とするプロセッサ間通信方式が得られる。
あらかじめ蓄積しておくとともに受信したデータを蓄積
するデータ格納部と、このデータ格納部との間のデータ
転送制御を行うユニット内データ転送制御部と、このユ
ニット内データ転送制御部と前記データバスとの間でデ
ータをファースト・イン・ファースト・アウトに一時蓄
積するデータ入出力制御部と、前記ヘッダバスに転送先
情報および転送元情報を含むパケットヘッダを出力する
パケットヘッダ出力部と、前記制御バスの空塞状態をチ
ェックして空き状態のときに前記バスの使用権を獲得す
るバス獲得競合制御部と、前記ヘッダバスを監視して前
記ヘッダバスに自ユニット宛の前記転送先情報を検出し
たとき前記データバス上のデータを前記データ入出力制
御部に取り込むヘッダ比較検出部とを備えることを特徴
とするプロセッサ間通信方式が得られる。
【００１６】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１７】図１は本発明のプロセッサ間通信方式の一
実施例を示すブロック図である。
実施例を示すブロック図である。
【００１８】図１を参照すると、本実施例はプロセッサ
間通信用バス３を構成するデータバス３１，ヘッダバス
３２および制御バス３３により接続された複数のユニッ
ト（装置）１，ユニット２，…，ユニットｉから構成さ
れている。
間通信用バス３を構成するデータバス３１，ヘッダバス
３２および制御バス３３により接続された複数のユニッ
ト（装置）１，ユニット２，…，ユニットｉから構成さ
れている。
【００１９】そして各ユニット（例えばユニット１）は
転送すべきデータをあらかじめ蓄積しておくとともに受
信したデータを蓄積するデータ格納部（ＭＥＭ）１１
と、ＭＥＭ１１との間のデータ転送制御を行うユニット
内データ転送制御部（ＤＭＡＣ）１２と、ＤＭＡＣ１２
とデータバス３１との間でデータをファースト・イン・
ファースト・アウトに一時蓄積するデータ入出力制御部
（ＦＩＦＯ）１３と、ヘッダバス３２に転送先，転送元
を含むパケットヘッダを出力するパケットヘッダ出力部
（ＨＤＧ）１４と、制御バス３３の空きまたは使用中を
チェックして空き状態のときにプロセッサ間通信用バス
３の使用権を獲得するバス獲得競合制御部（ＡＲＢ）１
５と、ヘッダバス３２を監視してヘッダバス３２に自ユ
ニット宛の情報を検出したときデータバス３１上のデー
タをＦＩＦＯ１３に取り込むヘッダ比較検出部１６（Ｃ
ＭＰ）とを備えている。
転送すべきデータをあらかじめ蓄積しておくとともに受
信したデータを蓄積するデータ格納部（ＭＥＭ）１１
と、ＭＥＭ１１との間のデータ転送制御を行うユニット
内データ転送制御部（ＤＭＡＣ）１２と、ＤＭＡＣ１２
とデータバス３１との間でデータをファースト・イン・
ファースト・アウトに一時蓄積するデータ入出力制御部
（ＦＩＦＯ）１３と、ヘッダバス３２に転送先，転送元
を含むパケットヘッダを出力するパケットヘッダ出力部
（ＨＤＧ）１４と、制御バス３３の空きまたは使用中を
チェックして空き状態のときにプロセッサ間通信用バス
３の使用権を獲得するバス獲得競合制御部（ＡＲＢ）１
５と、ヘッダバス３２を監視してヘッダバス３２に自ユ
ニット宛の情報を検出したときデータバス３１上のデー
タをＦＩＦＯ１３に取り込むヘッダ比較検出部１６（Ｃ
ＭＰ）とを備えている。
【００２０】同様に他のユニット、例えばユニット２は
ＭＥＭ２１と、ＤＭＡＣ２２と、ＦＩＦＯ２３と、ＨＤ
Ｇ２４と、ＡＲＢ２５と、ＣＭＰ２６とを備えている。
ＭＥＭ２１と、ＤＭＡＣ２２と、ＦＩＦＯ２３と、ＨＤ
Ｇ２４と、ＡＲＢ２５と、ＣＭＰ２６とを備えている。
【００２１】次に、本実施例の動作について図２を併用
して説明する。
して説明する。
【００２２】ここで、ユニット１からユニット２へデー
タ転送を行うものとすれば、データ転送元のユニット１
では、転送に先立ち一般に知られている手法でプロセッ
サ間通信用バス３の使用権を獲得する。すなわち、ＡＲ
Ｂ１５は常時監視している制御バス３３の空き状態を認
識したときプロセッサ間通信用バス３の使用権を獲得す
る。
タ転送を行うものとすれば、データ転送元のユニット１
では、転送に先立ち一般に知られている手法でプロセッ
サ間通信用バス３の使用権を獲得する。すなわち、ＡＲ
Ｂ１５は常時監視している制御バス３３の空き状態を認
識したときプロセッサ間通信用バス３の使用権を獲得す
る。
【００２３】次に、ＤＭＡＣ１２はＭＥＭ１１からデー
タを取り出してＦＩＦＯ１３に一時蓄積する。
タを取り出してＦＩＦＯ１３に一時蓄積する。
【００２４】これと同時にＨＤＧ１４は転送元情報と転
送先情報とをヘッダバス３２に出力する。このとき、転
送元情報は“ユニット１”とし、転送先情報は“ユニッ
ト２”とする。
送先情報とをヘッダバス３２に出力する。このとき、転
送元情報は“ユニット１”とし、転送先情報は“ユニッ
ト２”とする。
【００２５】データ転送先のユニット２では、ＣＭＰ２
６がヘッダバス３２からパケットヘッダの転送先情報が
自ユニットであることを検出し、データバス３１上のデ
ータを直ちにＦＩＦＯ２３に取り込む。
６がヘッダバス３２からパケットヘッダの転送先情報が
自ユニットであることを検出し、データバス３１上のデ
ータを直ちにＦＩＦＯ２３に取り込む。
【００２６】そして、ＤＭＡＣ２２はＦＩＦＯ２３に取
り込まれたデータをＭＥＭ２１に格納する。
り込まれたデータをＭＥＭ２１に格納する。
【００２７】このように、本実施例ではプロセッサ間通
信用バス３を構成するデータバス３１，ヘッダバス３２
および制御バス３３上のそれぞれの信号制御は同一のバ
スクロックに同期して行われる。
信用バス３を構成するデータバス３１，ヘッダバス３２
および制御バス３３上のそれぞれの信号制御は同一のバ
スクロックに同期して行われる。
【００２８】図２は図１におけるデータバス，ヘッダバ
スおよび制御バスの時間軸上の動きを示すタイムチャー
トである。
スおよび制御バスの時間軸上の動きを示すタイムチャー
トである。
【００２９】図２を参照すると、タイムスロット＃１で
は、ユニット１がプロセッサ間通信用バス３を占有し、
ヘッダバス３２には転送元情報が“ユニット１”で、転
送先情報が“ユニット２”であるパケットヘッダが出力
され、制御バス３３は“使用中”となり、データバス３
１ではユニット１のＭＥＭ１１から読み出されたデータ
ｘ１を転送している。
は、ユニット１がプロセッサ間通信用バス３を占有し、
ヘッダバス３２には転送元情報が“ユニット１”で、転
送先情報が“ユニット２”であるパケットヘッダが出力
され、制御バス３３は“使用中”となり、データバス３
１ではユニット１のＭＥＭ１１から読み出されたデータ
ｘ１を転送している。
【００３０】次に、タイムスロット＃２では、プロセッ
サ間通信用バス３は空き状態であるが、どのユニットか
らもバス使用要求がない。
サ間通信用バス３は空き状態であるが、どのユニットか
らもバス使用要求がない。
【００３１】また、タイムスロット＃３では、図１に図
示していないユニット３からユニット４にデータｙを転
送している。
示していないユニット３からユニット４にデータｙを転
送している。
【００３２】さらに、タイムスロット＃ｎでは、ユニッ
ト１がプロセッサ間通信用バス３を占有し、ヘッダバス
３２には転送元情報が“ユニット１”で、転送先情報が
“ユニット２”であるパケットヘッダが出力され、制御
バス３３は“使用中”となり、データバス３１ではユニ
ット１のＭＥＭ１１から読み出されたデータｘ２を転送
している。
ト１がプロセッサ間通信用バス３を占有し、ヘッダバス
３２には転送元情報が“ユニット１”で、転送先情報が
“ユニット２”であるパケットヘッダが出力され、制御
バス３３は“使用中”となり、データバス３１ではユニ
ット１のＭＥＭ１１から読み出されたデータｘ２を転送
している。
【００３３】なお、この例では、ユニット１からユニッ
ト２に転送するデータｘ１，ｘ２はそれぞれタイムスロ
ット＃１，＃ｎの時間内に転送を完了しているとした
が、データｘ１のデータ量が多いためタイムスロット＃
１の時間内に転送し切れないときは、空きタイムスロッ
ト＃２を使用して残りのデータｘ１′を転送することも
できる。
ト２に転送するデータｘ１，ｘ２はそれぞれタイムスロ
ット＃１，＃ｎの時間内に転送を完了しているとした
が、データｘ１のデータ量が多いためタイムスロット＃
１の時間内に転送し切れないときは、空きタイムスロッ
ト＃２を使用して残りのデータｘ１′を転送することも
できる。
【００３４】このように、ユニット１は転送に必要な時
間（タイムスロット＃１およびタイムスロット＃ｎ）だ
けプロセッサ間通信用バス３を占有し、１回で転送し切
れなかった量のデータを別のタイムスロットで転送し、
このユニット１からのデータ転送の途中であっても、ユ
ニット１が使用していないタイムスロット＃３では他の
ユニットがプロセッサ間通信用バス３を使用してデータ
転送を行うことができる。
間（タイムスロット＃１およびタイムスロット＃ｎ）だ
けプロセッサ間通信用バス３を占有し、１回で転送し切
れなかった量のデータを別のタイムスロットで転送し、
このユニット１からのデータ転送の途中であっても、ユ
ニット１が使用していないタイムスロット＃３では他の
ユニットがプロセッサ間通信用バス３を使用してデータ
転送を行うことができる。
【００３５】したがって、プロセッサ間通信用バス３の
使用効率を下げることなく、転送速度をプロセッサ間通
信用バス３の転送能力の最大値から転送元の都合に合わ
せた遅い速度までの任意の速度に設定することができ
る。
使用効率を下げることなく、転送速度をプロセッサ間通
信用バス３の転送能力の最大値から転送元の都合に合わ
せた遅い速度までの任意の速度に設定することができ
る。
【００３６】また、本実施例において、バスの転送能力
を各ユニットの転送能力よりも常に高い値に設定してお
けば、バスを１つのユニットに長時間占有させずに自由
に使用することができる。
を各ユニットの転送能力よりも常に高い値に設定してお
けば、バスを１つのユニットに長時間占有させずに自由
に使用することができる。
【００３７】さらに、ヘッダバスとデータバスとを物理
的に分離しているため、パケットヘッダ情報とデータと
が同時に出力されるので、バスの転送能力の最大値でデ
ータ転送を行うことができる。
的に分離しているため、パケットヘッダ情報とデータと
が同時に出力されるので、バスの転送能力の最大値でデ
ータ転送を行うことができる。
【００３８】なお、受信側ユニットで何らかの原因（例
えばＦＩＦＯにデータ蓄積の余裕が無い等）でデータを
受信できないときには、受信側ユニットがヘッダバスの
送信先情報に自ユニットの情報を検出したときＦＩＦＯ
にデータ取り込まず、制御バスに非受付情報（例えばＮ
ＡＣＫ）を返送する。転送元ユニットではこの非受付情
報を検出すると、次回同じデータを同じ受信側ユニット
に再送する。
えばＦＩＦＯにデータ蓄積の余裕が無い等）でデータを
受信できないときには、受信側ユニットがヘッダバスの
送信先情報に自ユニットの情報を検出したときＦＩＦＯ
にデータ取り込まず、制御バスに非受付情報（例えばＮ
ＡＣＫ）を返送する。転送元ユニットではこの非受付情
報を検出すると、次回同じデータを同じ受信側ユニット
に再送する。
【００３９】
【発明の効果】以上説明したように本発明によれば、バ
スにより接続された複数の装置のプロセッサ間でデータ
転送を行うプロセッサ間通信方式において、バスはそれ
ぞれの信号制御を同一のバスクロックに同期して行う制
御バス，ヘッダバスおよびデータバスにより構成され、
データバスを複数の装置間のデータ転送のみに連続的に
使用することにより、バスの使用効率を下げることな
く、転送速度をバスの転送能力の最大値から転送元の都
合に合わせた遅い速度までの任意の速度に設定すること
ができる。したがってデータ転送の高速化が可能となる
という効果を有する。
スにより接続された複数の装置のプロセッサ間でデータ
転送を行うプロセッサ間通信方式において、バスはそれ
ぞれの信号制御を同一のバスクロックに同期して行う制
御バス，ヘッダバスおよびデータバスにより構成され、
データバスを複数の装置間のデータ転送のみに連続的に
使用することにより、バスの使用効率を下げることな
く、転送速度をバスの転送能力の最大値から転送元の都
合に合わせた遅い速度までの任意の速度に設定すること
ができる。したがってデータ転送の高速化が可能となる
という効果を有する。
【００４０】また、ヘッダ部の回路とデータ部の回路と
を独立にできるので、ハードウェアが簡単化されるとい
う効果を有する。
を独立にできるので、ハードウェアが簡単化されるとい
う効果を有する。
【図１】本発明のプロセッサ間通信方式の一実施例を示
すブロック図である。
すブロック図である。
【図２】図１におけるデータバス，ヘッダバスおよび制
御バスの時間軸上の動きを示すタイムチャートである。
御バスの時間軸上の動きを示すタイムチャートである。
【図３】従来のプロセッサ間通信方式の一例におけるマ
ルチバスＩＩのタイムチャートである。
ルチバスＩＩのタイムチャートである。
１，２，…，ｉ ユニット ３ プロセッサ間通信用バス １１，２１ データ格納部（ＭＥＭ） １２，２２ ユニット内データ転送制御部（ＤＭＡ
Ｃ） １３，２３ データ入出力制御部（ＦＩＦＯ） １４，２４ パケットヘッダ出力部（ＨＤＧ） １５，２５ バス獲得競合制御部（ＡＲＢ） １６，２６ ヘッダ比較検出部１６（ＣＭＰ） ３１ データバス ３２ ヘッダバス ３３ 制御バス
Ｃ） １３，２３ データ入出力制御部（ＦＩＦＯ） １４，２４ パケットヘッダ出力部（ＨＤＧ） １５，２５ バス獲得競合制御部（ＡＲＢ） １６，２６ ヘッダ比較検出部１６（ＣＭＰ） ３１ データバス ３２ ヘッダバス ３３ 制御バス
Claims (3)
- 【請求項１】 バスにより接続された複数の装置のプロ
セッサ間でデータ転送を行うプロセッサ間通信方式にお
いて、前記バスはそれぞれの信号制御を同一のバスクロ
ックに同期して行う制御バス，ヘッダバスおよびデータ
バスにより構成され、前記データバスを前記複数の装置
間のデータ転送のみに連続的に使用することを特徴とす
るプロセッサ間通信方式。 - 【請求項２】 前記制御バス，ヘッダバスおよびデータ
バスをあらかじめ指定した一定時間占有して固定長のデ
ータを同期して転送し、所望のデータ量の転送が１回の
前記固定長のデータ転送で完了しないときは複数回の前
記制御バス，ヘッダバスおよびデータバスの獲得により
データ転送を繰り返すことを特徴とする請求項１記載の
プロセッサ間通信方式。 - 【請求項３】 前記各装置は転送すべきデータをあらか
じめ蓄積しておくとともに受信したデータを蓄積するデ
ータ格納部と、このデータ格納部との間のデータ転送制
御を行うユニット内データ転送制御部と、このユニット
内データ転送制御部と前記データバスとの間でデータを
ファースト・イン・ファースト・アウトに一時蓄積する
データ入出力制御部と、前記ヘッダバスに転送先情報お
よび転送元情報を含むパケットヘッダを出力するパケッ
トヘッダ出力部と、前記制御バスの空塞状態をチェック
して空き状態のときに前記バスの使用権を獲得するバス
獲得競合制御部と、前記ヘッダバスを監視して前記ヘッ
ダバスに自ユニット宛の前記転送先情報を検出したとき
前記データバス上のデータを前記データ入出力制御部に
取り込むヘッダ比較検出部とを備えることを特徴とする
請求項１または２記載のプロセッサ間通信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11637994A JPH07319823A (ja) | 1994-05-30 | 1994-05-30 | プロセッサ間通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11637994A JPH07319823A (ja) | 1994-05-30 | 1994-05-30 | プロセッサ間通信方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07319823A true JPH07319823A (ja) | 1995-12-08 |
Family
ID=14685548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11637994A Pending JPH07319823A (ja) | 1994-05-30 | 1994-05-30 | プロセッサ間通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07319823A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002215480A (ja) * | 2001-01-15 | 2002-08-02 | Sony Corp | マルチプロセッサ・システム及びマルチプロセッサ・システムにおけるデータ通信制御方法 |
| US6701407B1 (en) | 1999-12-13 | 2004-03-02 | Fujitsu Limited | Multiprocessor system with system modules each having processors, and a data transfer method therefor |
| JP2015014967A (ja) * | 2013-07-05 | 2015-01-22 | 富士通コンポーネント株式会社 | 通信装置、および通信システム並びに通信方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH024072A (ja) * | 1988-06-20 | 1990-01-09 | Fujitsu Ltd | パケット交換方式 |
-
1994
- 1994-05-30 JP JP11637994A patent/JPH07319823A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH024072A (ja) * | 1988-06-20 | 1990-01-09 | Fujitsu Ltd | パケット交換方式 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6701407B1 (en) | 1999-12-13 | 2004-03-02 | Fujitsu Limited | Multiprocessor system with system modules each having processors, and a data transfer method therefor |
| JP2002215480A (ja) * | 2001-01-15 | 2002-08-02 | Sony Corp | マルチプロセッサ・システム及びマルチプロセッサ・システムにおけるデータ通信制御方法 |
| JP2015014967A (ja) * | 2013-07-05 | 2015-01-22 | 富士通コンポーネント株式会社 | 通信装置、および通信システム並びに通信方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04230557A (ja) | 直接メモリアクセス・コントローラ | |
| JPH0720122B2 (ja) | リング型伝送路を用いたパケット通信システム | |
| US6674751B1 (en) | Serialized bus communication and control architecture | |
| JP3290302B2 (ja) | データの交換処理方法及び装置 | |
| US5835779A (en) | Message transmission among processing units using interrupt control technique | |
| US4796022A (en) | Double transit bus system | |
| JPH07319823A (ja) | プロセッサ間通信方式 | |
| KR20020067752A (ko) | 코프로세서 방식의 원칩 비동기 마이크로 프로세서 간의인터페이스 회로 | |
| JP2538901B2 (ja) | バス結合装置 | |
| JP2001325212A (ja) | マルチプロセッサシステムにおけるソースプロセッサから宛先プロセッサにデータブロックを送信する方法と装置 | |
| JPS6298444A (ja) | デ−タ通信方式 | |
| JP2000244585A (ja) | バスインタフェース回路 | |
| JPH064401A (ja) | メモリアクセス回路 | |
| JPH0678000A (ja) | 通信装置 | |
| JPH10320351A (ja) | バッファ方式 | |
| CA1235229A (en) | Double transit bus system | |
| JP2856709B2 (ja) | バス間結合システム | |
| JPH064465A (ja) | 共通バス制御方法 | |
| JPH0619855A (ja) | メッセージのキューイング方法とその装置 | |
| JP3050131B2 (ja) | アービトレーション方式 | |
| JPH0567055A (ja) | 外部バスを複数有するマルチプロセツサシステム | |
| JPH01293049A (ja) | 分散処理型パケット交換機における受信制御方式 | |
| JPH0773136A (ja) | コンピュータシステムの動作方法 | |
| JPH0675883A (ja) | メッセージ通信装置 | |
| JPH05181809A (ja) | マルチプロセッサシステムにおけるデータ転送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19961015 |