JP2002215480A - マルチプロセッサ・システム及びマルチプロセッサ・システムにおけるデータ通信制御方法 - Google Patents
マルチプロセッサ・システム及びマルチプロセッサ・システムにおけるデータ通信制御方法Info
- Publication number
- JP2002215480A JP2002215480A JP2001005855A JP2001005855A JP2002215480A JP 2002215480 A JP2002215480 A JP 2002215480A JP 2001005855 A JP2001005855 A JP 2001005855A JP 2001005855 A JP2001005855 A JP 2001005855A JP 2002215480 A JP2002215480 A JP 2002215480A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- processor
- data
- devices
- encryption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Computer And Data Communications (AREA)
Abstract
アプリケーションの用途毎に確立する。 【解決手段】 各システムは、プロセッサと、FIFO
メモリと、暗号用データベース13を備え、FIFOメ
モリと暗号用データベースの組み合わせに応じて複数の
チャンネルが容易される。各プロセッサ・システム間の
相互認証や実データ転送開始前の情報交換は、固定的に
接続されるコントロール用チャネルを利用して行われ
る。相互認証後は、アプリケーションの起動に応じて動
的に割り当てられるデータ・チャネルを用いて実データ
の転送を行う。
Description
・システムにおける各プロセッサ間のデータ通信方式に
係り、特に、各プロセッサを搭載した機器又は基板どう
しがバスなどの通信路を介して接続されたマルチプロセ
ッサ構成のシステムにおける各プロセッサ間のデータ通
信方式に関する。
搭載した機器又は基板どうしが秘匿性を要するデータ通
信を行う各プロセッサ間のデータ通信方式に係り、特
に、実装した暗号化処理方式や処理負荷が相違する機器
又は基板どうしにおいて通信路を確立して秘匿性を保っ
たデータ通信を行う各プロセッサ間のデータ通信方式に
関する。
Processing Unit)などと呼ばれるプロセッサが所定の
プログラム・コードを実行することによって実現され
る。最近では、プロセッサを搭載した機器又は基板どう
しを接続したマルチプロセッサ構成のシステムが多く見
受けられるようになってきている。マルチプロセッサ・
システムの一例として、ICカードからデータを読み書
きするカード・リーダ/ライタと、これを接続したホス
ト端末との組み合わせで構成される個人認証システムを
挙げることができる。
一方のプロセッサ・システムが他方のプロセッサ・シス
テム上のハードウェア・リソースを使用したい場合など
において、両システム間でデータ通信を行う必要があ
る。例えば、カード・リーダ/ライタは、価値情報を担
持するICカード上から課金情報やチケットなどの購入
情報を読み出して、これをホスト端末上のディスプレイ
を用いて画面出力したい場合などがある。すなわちホス
ト端末上のプロセッサの制御下にあるディスプレイを、
システム外部のカード・リーダ/ライタが利用するとい
うケースが想定される。
論理的な通信路を確立するメカニズムについては、既に
数多の提案がなされている。ところが、秘匿性を要する
データ通信を行う場合には、ユーザ・アプリケーション
のレベルで暗号化処理を行う必要がある。
複数の通信路が必要な場合があるが、通信路別に接続確
立とデータ転送の管理を行なわなければならない。しか
も、暗号化処理の方式や処理負荷の程度が各機器間で異
なることが想定されるため、将来のシステムの拡張を図
る場合には、ユーザ・アプリケーションの再設計が必要
になってしまう。
ム間でセキュアな通信路を確立する要求が発生した場
合、暗号化処理方式やプロセッサの処理負荷について双
方のシステム間で合意がとれるような形態で、各システ
ム間のデータ通信路を割り当てる必要がある。
ロセッサを搭載した機器又は基板どうしが秘匿性を要す
るデータ通信を好適に行うことができる、マルチプロセ
ッサ・システムにおける優れたデータ通信方式を提供す
ることにある。
処理負荷が相違する機器又は基板どうしにおいて通信路
を確立して秘匿性を保ったデータ通信を好適に行うこと
ができる、マルチプロセッサ・システムにおける優れた
データ通信方式を提供することにある。
サどうしで暗号化処理方式や処理負荷に関して合意をと
れたデータ通信路を割り当てることができる、マルチプ
ロセッサ・システムにおける優れたデータ通信方式を提
供することにある。
した論理的な通信路を上位アプリケーションの用途毎に
確立することができる、マルチプロセッサ・システムに
おける優れたデータ通信方式を提供することにある。
課題を参酌してなされたものであり、その第1の側面
は、各プロセッサを搭載した機器どうしが通信路を介し
て接続されたマルチプロセッサ構成のシステムであっ
て、前記通信路は、固定的に接続された第1のチャネル
と、各プロセッサ上におけるアプリケーションの起動に
応じて動的に割り当てられる第2のチャネルと、を備え
ることを特徴とするマルチプロセッサ・システムであ
る。
の装置(又は特定の機能を実現する機能モジュール)が
論理的に集合した物のことを言い、各装置や機能モジュ
ールが単一の筐体内にあるか否かは特に問わない(以下
同様)。
サ・システムは、プロセッサを搭載した機器又は基板ど
うしが物理的な通信路(例えば、バス)を介して結合さ
れたシステムであり、各チャネルは暗号用データベース
とFIFOメモリの組み合わせによって通信路が確立さ
れるので、両プロセッサ間の暗号化された(すなわち通
信内容の秘匿性を配慮した)独立の通信路を複数実現す
ることができる。
や実データ転送開始前の情報交換に使用される。また、
前記第2のチャネルは各機器間の実データの転送に使用
される。
理時間、乱数情報など暗号処理に関する情報を機器間で
交換して、各プロセッサにおいて暗号処理方式の決定と
プロセッサの処理帯域の確保が行われた後、動的に割り
当てられる。したがって、各プロセッサの間で暗号処理
方式を決定し、且つ、プロセッサの処理帯域をあらかじ
め確保して、各プロセッサにおいて合意がとれたデータ
通信路を新規に割り当てることができる。
サを搭載した機器どうしが通信路を介して接続されたマ
ルチプロセッサ構成のシステムであって、前記通信路
は、各プロセッサ間の相互認証を経て確立する、実デー
タ転送開始前の情報交換に使用されるコントロール・チ
ャネルと、該コントロール・チャネルの確立後に、該コ
ントロール・チャネルを介した所定の情報を交換した後
に動的に割り当てられる、各機器間の実データの転送に
使用されるデータ・チャネルと、を備えることを特徴と
するマルチプロセッサ・システムである。
サ・システムは、プロセッサを搭載した機器又は基板ど
うしが物理的な通信路(例えば、バス)を介して結合さ
れたシステムであり、各チャネルは暗号用データベース
とFIFOメモリの組み合わせによって通信路が確立さ
れるので、両プロセッサ間の暗号化された(すなわち通
信内容の秘匿性を配慮した)独立の通信路を複数実現す
ることができる。
・チャネルの割り当てのために交換される所定の情報と
は、例えば、暗号処理方式、暗号処理時間、乱数情報な
どの暗号処理に関する情報である。したがって、各プロ
セッサの間で暗号処理方式を決定し、且つ、プロセッサ
の処理帯域をあらかじめ確保して、各プロセッサにおい
て合意がとれたデータ・チャネルを新規に割り当てるこ
とができる。
サを搭載した機器どうしが通信路を介して接続されたマ
ルチプロセッサ・システムにおけるデータ通信制御方法
であつて、固定的に接続された第1のチャネルを用いて
各機器間の相互認証や実データ転送開始前の情報交換を
行うステップと、各プロセッサ上におけるアプリケーシ
ョンの起動に応じて各機器間の実データの転送に使用す
る第2のチャネルを割り当てるステップと、を具備する
ことを特徴とするマルチプロセッサ・システムにおける
データ通信制御方法である。
サ・システムは、プロセッサを搭載した機器又は基板ど
うしが物理的な通信路(例えば、バス)を介して結合さ
れたシステムである。本発明の第3の側面に係るマルチ
プロセッサ・システムにおけるデータ通信制御方法によ
れば、各チャネルは暗号用データベースとFIFOメモ
リの組み合わせによって通信路が確立されるので、両プ
ロセッサ間の暗号化された(すなわち通信内容の秘匿性
を配慮した)独立の通信路を複数実現することができ
る。
や実データ転送開始前の情報交換に使用される。また、
前記第2のチャネルは各機器間の実データの転送に使用
される。
理時間、乱数情報など暗号処理に関する情報を機器間で
交換して、各プロセッサにおいて暗号処理方式の決定と
プロセッサの処理帯域の確保が行われた後、動的に割り
当てられる。したがって、各プロセッサの間で暗号処理
方式を決定し、且つ、プロセッサの処理帯域をあらかじ
め確保して、各プロセッサにおいて合意がとれたデータ
通信路を新規に割り当てることができる。
サを搭載した機器どうしが通信路を介して接続されたマ
ルチプロセッサ・システムにおけるデータ通信制御方法
であって、各プロセッサ間の相互認証を経てコントロー
ル・チャネルを確立するステップと、前記コントロール
・チャネルを用いて実データ転送開始前の所定の情報交
換を行うステップと、所定の情報交換を行った後に、各
機器間の実データの転送に使用されるデータ・チャネル
を動的に割り当てるステップと、を具備することを特徴
とするマルチプロセッサ・システムにおけるデータ通信
制御方法である。
サ・システムは、プロセッサを搭載した機器又は基板ど
うしが物理的な通信路(例えば、バス)を介して結合さ
れたシステムである。本発明の第4の側面に係るマルチ
プロセッサ・システムにおけるデータ通信制御方法によ
れば、各チャネルは暗号用データベースとFIFOメモ
リの組み合わせによって通信路が確立されるので、両プ
ロセッサ間の暗号化された(すなわち通信内容の秘匿性
を配慮した)独立の通信路を複数実現することができ
る。
・チャネルの割り当てのために交換される所定の情報と
は、例えば、暗号処理方式、暗号処理時間、乱数情報な
どの暗号処理に関する情報である。したがって、各プロ
セッサの間で暗号処理方式を決定し、且つ、プロセッサ
の処理帯域をあらかじめ確保して、各プロセッサにおい
て合意がとれたデータ・チャネルを新規に割り当てるこ
とができる。
後述する本発明の実施例や添付する図面に基づくより詳
細な説明によって明らかになるであろう。
の実施例を詳解する。
プロセッサ・システム1の構成を模式的に示している。
ステム1は、個々にプロセッサA及びプロセッサBを備
えた2つのシステムA及びシステムBで構成される。シ
ステムAとシステムBとは、例えばFIFO(First In
First Out:先入れ先出し)形式の共有メモリを介し
て、バス又はその他の通信線形式の通信媒体11によっ
て相互接続されている。
0と、FIFOメモリ13と、暗号用データベース12
を備えている。FIFOメモリと暗号用データベースの
組み合わせによって1つのチャンネルが構成される。本
実施形態では、プロセッサ・システムA及びプロセッサ
・システムB間で複数の論理的な通信路が確立できるよ
うに、チャンネル本数に相当するFIFOメモリと暗号
用データベースの組み合わせが用意されている。
1において、プロセッサ・システムAからプロセッサ・
システムBへデータ通信を行う場合の処理手順について
説明する。
ション上のデータをFIFOメモリ13A上に設定し
て、送受信部14Aに転送する。そして、通信媒体11
を経由して、転送データはプロセッサ・システムB側の
送受信部14Bを経由して、FIFOメモリ12Bに到
着した後、プロセッサ10Bに対する割り込みが発生す
る。プロセッサ10Bは、FIFOメモリ13Bから受
信データを読み出して、アプリケーション上のデータへ
コピーする。
システムAへデータ通信を行う場合も、上記の手順に従
うものと理解されたい。
ントロール用のチャネル1本と、実データ転送を行う複
数のデータ・チャネル(図示の例では2本)が用意され
ている。
・システム間の相互認証や実データ転送開始前の情報交
換に使用される。また、各データ・チャネルは、プロセ
ッサ・システム間の実データの転送に使用される。
互認証用鍵、データ転送用暗号方法、暗号処理時間、復
号化処理時間、転送用トランザクション用ID、転送用
暗号鍵などで構成される(図2を参照のこと)。暗号化
データベースは、各データ・チャネル毎に用意される。
トのペイロード部分のデータ構造を模式的に示してい
る。同図に示すように、ペイロード部分は、トランザク
ションIDと、チャネル内転送データの各フィールドで
構成される。
ントロール・チャネルの場合は一方のプロセッサ・シス
テムAが生成する乱数Raを使用し、データ用チャネル
の場合はさらに生成された乱数Ra1を使用する(後
述)。
ントロール・チャネルの場合は他方のプロセッサ・シス
テムBが生成する乱数Rbを使用し、データ用チャネル
の場合はさらに生成された乱数Rb1を使用する(後
述)。
た各プロセッサ・システムA及びB間の相互認証処理に
ついて説明する。
間で行う相互認証処理の一例をフローチャートの形式で
示している。同図に示す相互認証処理では、1回限りの
数字を基にパスワードなどを暗号化する「チャレンジ・
レスポンス」が採用される。以下、図4のフローチャー
トを参照しながら、プロセッサ・システムA及びB間の
相互認証処理について説明する。但し、各プロセッサ・
システムA及びB間において共通鍵Ka並びにKbを使用
するものとする。
を生成して(ステップS1)、次いで、共通鍵Kaを用
いて乱数Raを暗号化したデータEncKa(Ra)をプロ
セッサ・システムBに送信する(ステップS2)。
bを生成して(ステップS3)、共通鍵Kbを用いて乱数
Rbを暗号化したデータEncKb(Rb)を生成する(ス
テップS4)。さらに、プロセッサ・システムAから受
信した暗号化データEnc Ka(Ra)を復号化して乱数
Raを取り出し(ステップS5)、共通鍵Kbを用いて乱
数Raを暗号化したデータEncKb(Ra)を生成する。
そして、共通鍵Kbで暗号化したデータEncKb(Rb)
並びにEncKb(Ra)を、プロセッサ・システムAに
送信する(ステップS6)。
EncKb(Rb)並びにEncKb(Ra)を受信すると、
EncKb(Ra)を共通鍵Kbで復号化して乱数Raを取
り出し、これをステップS1において自ら生成したRa
と比較して(ステップS7)、両者が等しいか否かをチ
ェックする(ステップS8)。
数が一致しない場合は、プロセッサ・システムAは、相
互認証処理を失敗に終わらせ(ステップS9)、本処理
ルーチン全体を終了する。
きた乱数が一致する場合には、さらに、プロセッサ・シ
ステムAは、共通鍵Kaを用いて乱数Rbを暗号化したデ
ータEncKa(Rb)を生成して、これをプロセッサ・
システムBに送信する(ステップS10)。
EncKa(Rb)を受信すると、これを共通鍵Kaで復号
化して乱数Rbを取り出し、これをステップS3におい
て自ら生成したRbと比較して(ステップS11)、両
者が等しいか否かをチェックする(ステップS12)。
数が一致しない場合は、プロセッサ・システムBは、相
互認証処理を失敗に終わらせ(ステップS13)、本処
理ルーチン全体を終了する。
きた乱数が一致する場合は、プロセッサ・システムA及
びB間における相互認証処理は成功裏に終了する。
トロール・チャネルが確立する。それ以後は、コマンド
及びレスポンス用データ・パケット内のトランザクショ
ン・キーとして乱数Raを使用するとともに、暗号用鍵
として乱数Rbを使用する(後述)。
間でデータ転送用のチャネルすなわちデータ・チャネル
を割り当てるための処理について説明する。
B間で行うデータ・チャネルの割り当て処理の一例をフ
ローチャートの形式で示している。以下、このフローチ
ャートを参照しながら、本実施形態に係るマルチプロセ
ッサ・システムにおけるデータ・チャネルの割り当て処
理について説明する。但し、相互認証処理を経て、プロ
セッサ・システムA及びB間ではコントロール・チャネ
ルは確立しているものとする。
ロール・チャネルを介して、プロセッサ・システムBに
データ転送用暗号方法Aを送信する(ステップS2
1)。
データ転送用暗号方法A(例えば楕円方式)を受信して
これを認識すると、データ転送用のチャネルすなわちデ
ータ・チャネルを割り当てる(ステップS22)。そし
て、乱数Rb1を生成して(ステップS23)、これをコ
ントロール・チャネルを介してプロセッサ・システムA
に送信する(ステップS24)。
システムBから暗号処理方法についての了解の返答と乱
数Rb1を受信して、データ・チャネルを割り当てるとと
もに(ステップS25)、乱数Rb1をデータ・チャネル
用の暗号鍵とみなす(ステップS26)。
Ra1を生成して(ステップS27)、これをデータ・チ
ャネル用のトランザクションIDの初期値とみなす(ス
テップS28)。
トロール・チャネルを介して、乱数Ra1をプロセッサ・
システムBに送信する(ステップS29)。
信すると、これをデータ・チャネル用のトランザクショ
ンIDの初期値とみなす(ステップS30)。
b1をデータ・チャネル用の暗号鍵とみなす(ステップS
31)。
システムA及びBは、乱数Ra1をデータ転送用トランザ
クション・キーに使用するとともに、乱数Rb1をデータ
・チャネル用の暗号鍵として使用する。
を介したプロセッサ・システムA及びB間のデータ転送
処理について説明する。
B間でデータ・チャネルを介して行うデータ転送処理の
一例をフローチャートの形式で示している。以下、この
フローチャートを参照しながら、本実施形態に係るマル
チプロセッサ・システムにおけるデータ転送処理につい
て説明する。
り当てられたデータ・チャネルを介して、自身の処理時
間情報(暗号処理時間,復号化処理時間)Aをプロセッ
サ・システムBに送信する(ステップS41)。
受信した処理時間情報を基に(ステップS42)、プロ
セッサ10Bの処理帯域を確保する(ステップS4
3)。
も、プロセッサ10Aの処理帯域を確保する(ステップ
S44)。
プロセッサ処理帯域の確保に成功した場合、プロセッサ
・システムAは、転送用データDataAを暗号化鍵R
b1で暗号化し、その暗号化データEncRb1(Data
A)をプロセッサ・システムBに送信するとともに(ス
テップS45)、トランザクションIDをインクリメン
トする(ステップS46)。
EncRb1(DataA)を受信すると(ステップS4
7)、これを復号化して(ステップS48)、トランザ
クションIDをインクリメントする(ステップS4
9)。
タ転送する場合には、転送用データDataBを暗号化
鍵Rb1で暗号化し、その暗号化データEncRb1(Da
taB)をプロセッサ・システムAに送信するとともに
(ステップS50)、トランザクションIDをインクリ
メントする(ステップS51)。これに対し、プロセッ
サ・システムAは、暗号化データEncRb1(Data
B)を受信するとこれを復号化して(ステップS5
2)、トランザクションIDをインクリメントする(ス
テップS53)。
ら、本発明について詳解してきた。しかしながら、本発
明の要旨を逸脱しない範囲で当業者が該実施例の修正や
代用を成し得ることは自明である。すなわち、例示とい
う形態で本発明を開示してきたのであり、限定的に解釈
されるべきではない。本発明の要旨を判断するために
は、冒頭に記載した特許請求の範囲の欄を参酌すべきで
ある。
暗号化処理方式や処理負荷が相違する機器又は基板どう
しにおいて通信路を確立して秘匿性を保ったデータ通信
を好適に行うことができる、マルチプロセッサ・システ
ムにおける優れたデータ通信方式を提供することができ
る。
サどうしで暗号化処理方式や処理負荷に関して合意をと
れたデータ通信路を割り当てることができる、マルチプ
ロセッサ・システムにおける優れたデータ通信方式を提
供することができる。
した論理的な通信路を上位アプリケーションの用途毎に
確立することができる、マルチプロセッサ・システムに
おける優れたデータ通信方式を提供することができる。
理的な通信媒体が同一であっても、システム間で暗号鍵
の異なるアプリケーション間において、秘匿性を保った
データ通信を実現することができる。
タ通信を開始する前に、アプリケーションが暗号処理方
式と暗号処理が必要とするプロセッサの処理帯域を知る
ことが可能となる。
ステム1の構成を模式的に示した図である。
である。
造を模式的に示した図である。
サ・システムA及びB間の相互認証処理の手順を示した
フローチャートである。
タ・チャネルの割り当て処理の手順を示したフローチャ
ートである。
チャネルを介して行うデータ転送処理を示したフローチ
ャートである。
Claims (15)
- 【請求項1】各プロセッサを搭載した機器どうしが通信
路を介して接続されたマルチプロセッサ構成のシステム
であって、前記通信路は、 固定的に接続された第1のチャネルと、 各プロセッサ上におけるアプリケーションの起動に応じ
て動的に割り当てられる第2のチャネルと、を備えるこ
とを特徴とするマルチプロセッサ・システム。 - 【請求項2】前記第1のチャネルは各機器間の相互認証
や実データ転送開始前の情報交換に使用され、前記第2
のチャネルは各機器間の実データの転送に使用される、
ことを特徴とする請求項1に記載のマルチプロセッサ・
システム。 - 【請求項3】前記第2のチャネルは、暗号処理方式、暗
号処理時間、乱数情報など暗号処理に関する情報を機器
間で交換して、各プロセッサにおいて暗号処理方式の決
定とプロセッサの処理帯域の確保が行われた後、動的に
割り当てられる、ことを特徴とする請求項1に記載のマ
ルチプロセッサ・システム。 - 【請求項4】各チャネルは暗号用データベースとFIF
Oメモリの組み合わせによって通信路が確立される、こ
とを特徴とする請求項1に記載のマルチプロセッサ・シ
ステム。 - 【請求項5】各プロセッサを搭載した機器どうしが通信
路を介して接続されたマルチプロセッサ構成のシステム
であって、前記通信路は、 各プロセッサ間の相互認証を経て確立する、実データ転
送開始前の情報交換に使用されるコントロール・チャネ
ルと、 該コントロール・チャネルの確立後に、該コントロール
・チャネルを介した所定の情報を交換した後に動的に割
り当てられる、各機器間の実データの転送に使用される
データ・チャネルと、を備えることを特徴とするマルチ
プロセッサ・システム。 - 【請求項6】前記所定の情報は、暗号処理方式、暗号処
理時間、乱数情報などの暗号処理に関する情報である、
ことを特徴とする請求項5に記載のマルチプロセッサ・
システム。 - 【請求項7】前記データ・チャネルは、各プロセッサに
おいて暗号処理方式の決定とプロセッサの処理帯域の確
保が行われた後、動的に割り当てられる、ことを特徴と
する請求項5に記載のマルチプロセッサ・システム。 - 【請求項8】各チャネルは暗号用データベースとFIF
Oメモリの組み合わせによって通信路が確立される、こ
とを特徴とする請求項5に記載のマルチプロセッサ・シ
ステム。 - 【請求項9】各プロセッサを搭載した機器どうしが通信
路を介して接続されたマルチプロセッサ・システムにお
けるデータ通信制御方法であつて、 固定的に接続された第1のチャネルを用いて各機器間の
相互認証や実データ転送開始前の情報交換を行うステッ
プと、 各プロセッサ上におけるアプリケーションの起動に応じ
て各機器間の実データの転送に使用する第2のチャネル
を割り当てるステップと、を具備することを特徴とする
マルチプロセッサ・システムにおけるデータ通信制御方
法。 - 【請求項10】前記第2のチャネルは、暗号処理方式、
暗号処理時間、乱数情報など暗号処理に関する情報を機
器間で交換して、各プロセッサにおいて暗号処理方式の
決定とプロセッサの処理帯域の確保が行われた後、動的
に割り当てられる、ことを特徴とする請求項9に記載の
マルチプロセッサ・システムにおけるデータ通信制御方
法。 - 【請求項11】各チャネルは暗号用データベースとFI
FOメモリの組み合わせによって通信路が確立される、
ことを特徴とする請求項9に記載のマルチプロセッサ・
システムにおけるデータ通信制御方法。 - 【請求項12】各プロセッサを搭載した機器どうしが通
信路を介して接続されたマルチプロセッサ・システムに
おけるデータ通信制御方法であって、 各プロセッサ間の相互認証を経てコントロール・チャネ
ルを確立するステップと、 前記コントロール・チャネルを用いて実データ転送開始
前の所定の情報交換を行うステップと、 所定の情報交換を行った後に、各機器間の実データの転
送に使用されるデータ・チャネルを動的に割り当てるス
テップと、を具備することを特徴とするマルチプロセッ
サ・システムにおけるデータ通信制御方法。 - 【請求項13】前記所定の情報は、暗号処理方式、暗号
処理時間、乱数情報などの暗号処理に関する情報であ
る、ことを特徴とする請求項12に記載のマルチプロセ
ッサ・システムにおけるデータ通信制御方法。 - 【請求項14】前記データ・チャネルは、各プロセッサ
において暗号処理方式の決定とプロセッサの処理帯域の
確保が行われた後、動的に割り当てられる、ことを特徴
とする請求項12に記載のマルチプロセッサ・システム
におけるデータ通信制御方法。 - 【請求項15】各チャネルは暗号用データベースとFI
FOメモリの組み合わせによって通信路が確立される、
ことを特徴とする請求項12に記載のマルチプロセッサ
・システムにおけるデータ通信制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001005855A JP2002215480A (ja) | 2001-01-15 | 2001-01-15 | マルチプロセッサ・システム及びマルチプロセッサ・システムにおけるデータ通信制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001005855A JP2002215480A (ja) | 2001-01-15 | 2001-01-15 | マルチプロセッサ・システム及びマルチプロセッサ・システムにおけるデータ通信制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002215480A true JP2002215480A (ja) | 2002-08-02 |
Family
ID=18873834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001005855A Pending JP2002215480A (ja) | 2001-01-15 | 2001-01-15 | マルチプロセッサ・システム及びマルチプロセッサ・システムにおけるデータ通信制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002215480A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008117404A1 (ja) * | 2007-03-26 | 2008-10-02 | Fujitsu Limited | 認証システム、認証方法および認証プログラム |
WO2009013825A1 (ja) * | 2007-07-25 | 2009-01-29 | Panasonic Corporation | 情報処理装置、及び改竄検証方法 |
JP2012515960A (ja) * | 2009-01-21 | 2012-07-12 | エーティーアイ・テクノロジーズ・ユーエルシー | デバイスの複数のコンポーネント間でメモリ資源を共有するための通信プロトコル |
JP2013073257A (ja) * | 2011-09-26 | 2013-04-22 | Taijiro Ito | 相互認証システム及び相互認証方法 |
JP2014186738A (ja) * | 2014-04-23 | 2014-10-02 | Mega Chips Corp | メモリ制御装置、半導体メモリ装置、メモリシステム及びメモリ制御方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07319823A (ja) * | 1994-05-30 | 1995-12-08 | Nec Commun Syst Ltd | プロセッサ間通信方式 |
JPH0974408A (ja) * | 1995-09-04 | 1997-03-18 | Nippon Telegr & Teleph Corp <Ntt> | 秘話通信方法 |
JPH09148993A (ja) * | 1995-11-24 | 1997-06-06 | Hitachi Ltd | 通信システム |
JP2000036809A (ja) * | 1998-07-17 | 2000-02-02 | Hitachi Ltd | ユーザの簡易認証方法およびそのプログラムを格納した記録媒体 |
-
2001
- 2001-01-15 JP JP2001005855A patent/JP2002215480A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07319823A (ja) * | 1994-05-30 | 1995-12-08 | Nec Commun Syst Ltd | プロセッサ間通信方式 |
JPH0974408A (ja) * | 1995-09-04 | 1997-03-18 | Nippon Telegr & Teleph Corp <Ntt> | 秘話通信方法 |
JPH09148993A (ja) * | 1995-11-24 | 1997-06-06 | Hitachi Ltd | 通信システム |
JP2000036809A (ja) * | 1998-07-17 | 2000-02-02 | Hitachi Ltd | ユーザの簡易認証方法およびそのプログラムを格納した記録媒体 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008117404A1 (ja) * | 2007-03-26 | 2008-10-02 | Fujitsu Limited | 認証システム、認証方法および認証プログラム |
WO2009013825A1 (ja) * | 2007-07-25 | 2009-01-29 | Panasonic Corporation | 情報処理装置、及び改竄検証方法 |
JP2012515960A (ja) * | 2009-01-21 | 2012-07-12 | エーティーアイ・テクノロジーズ・ユーエルシー | デバイスの複数のコンポーネント間でメモリ資源を共有するための通信プロトコル |
JP2013073257A (ja) * | 2011-09-26 | 2013-04-22 | Taijiro Ito | 相互認証システム及び相互認証方法 |
JP2014186738A (ja) * | 2014-04-23 | 2014-10-02 | Mega Chips Corp | メモリ制御装置、半導体メモリ装置、メモリシステム及びメモリ制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6101255A (en) | Programmable cryptographic processing system and method | |
EP1703406B1 (en) | Data communicating apparatus and method for managing memory of data communicating apparatus | |
WO2020171272A1 (ko) | 블록체인 플랫폼 기반 서비스 시스템 및 방법 | |
RU99125838A (ru) | Устройство и способ индивидуализации чип-карт | |
CN102970135B (zh) | 用于发现共享秘密而不泄漏非共享秘密的方法和设备 | |
JP4326189B2 (ja) | 自律型icカード及び通信システム | |
CN113315630B (zh) | 区块链、量子密钥分发方法和装置 | |
CN115408707B (zh) | 一种数据传输方法、装置、系统及电子设备和存储介质 | |
CN112035899B (zh) | 一种基于密码卡的数据通信系统及方法 | |
US20230006843A1 (en) | Data transmission method, apparatus, and system, computer device, and storage medium | |
KR100799305B1 (ko) | 다중 암호엔진을 사용하는 고성능 암호화 장치 | |
JP2002215480A (ja) | マルチプロセッサ・システム及びマルチプロセッサ・システムにおけるデータ通信制御方法 | |
CN116048809B (zh) | 多芯粒异构安全芯片的任务处理方法及安全芯片装置 | |
US11768943B2 (en) | Secure element and method for starting an application by a low-level operating system | |
US11895503B2 (en) | Method for improved memory utilization of NB-IoT UE with integrated subscriber identity module during provisioning | |
CN113392062B (zh) | 数据存储方法、装置、电子设备和计算机可读存储介质 | |
US8855309B2 (en) | Apparatus and method for providing security service | |
CN115277036A (zh) | 通信方法、网络设备及计算机可读存储介质 | |
CN207884642U (zh) | 一种物联网安全认证系统 | |
CN114244521B (zh) | 一种应用于边缘计算的密码系统实现方法 | |
CN115080473B (zh) | 一种多芯片互连系统及基于其的安全启动方法 | |
US20220131899A1 (en) | Secure element and method | |
US20220131837A1 (en) | Secure element and method | |
US20220129568A1 (en) | Secure element and method | |
JP5354663B2 (ja) | サーバ一体型icカードシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100916 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101012 |