CN116049855B - 一种数据加解密方法、安全芯片、电子设备以及介质 - Google Patents

Abstract

本申请实施例公开了一种数据加解密方法、安全芯片、电子设备以及介质。该安全芯片包括调度模块、直接访问模块、以及至少一个算法模块；调度模块根据接收到的请求帧地址读取目标请求帧信息，获取处于空闲状态的算法模块发送的请求信息，根据预设分配原则确定目标算法模块，并向其发送第一确认信息及目标请求帧信息；目标算法模块根据接收到的目标请求帧信息得到密钥值，并向直接访问模块发送数据读取请求；直接访问模块接收到数据读取请求后，向目标算法模块发送所读取到的待处理数据及第二确认信息；目标算法模块根据加解密类型以及密钥，对待处理数据进行对应的加解密运算得到安全数据。整个过程降低对电子设备侧资源的占用，提高数据处理效率。

Description

一种数据加解密方法、安全芯片、电子设备以及介质

技术领域

本申请实施例涉及数据安全技术领域，尤其涉及一种数据加解密方法、安全芯片、电子设备以及介质。

背景技术

随着信息技术的快速发展,数据安全在各个领域的应用也显得日益重要。数据安全通常是通过加解密运算来保障数据的传输安全，例如，服务器可以通过配置安全芯片来对数据进行加解密处理，一般来说，面对海量的加解密数据，安全芯片可以采用多个算法模块来对加解密数据进行并行处理。然而，相关技术中，服务器直接对安全芯片的多个算法模块进行配置，会占用大量资源，效率较低。

发明内容

本申请实施例提供一种数据加解密方法、安全芯片、电子设备以及介质，通过设置请求帧的配置，简化设备侧与安全芯片的交互操作，由安全芯片主动完成数据传递和运算，降低对设备侧资源的占用，提高数据处理效率。

在第一方面，本申请实施例提供了一种数据加解密方法，应用于安全芯片，所述安全芯片包括调度模块、直接访问模块、以及至少一个算法模块；

所述方法包括：

所述调度模块根据接收到的请求帧地址读取目标请求帧信息；获取处于空闲状态的算法模块发送的请求信息，根据预设分配原则从处于空闲状态的算法模块中确定目标算法模块，并向其发送第一确认信息以及所述目标请求帧信息；

所述目标算法模块根据接收到的所述目标请求帧信息得到密钥值，并向所述直接访问模块发送数据读取请求；

所述直接访问模块接收到所述数据读取请求后，向所述目标算法模块发送所读取到的待处理数据以及第二确认信息；

所述目标算法模块根据所述密钥值生成密钥，根据目标请求帧信息以及所述密钥对所述待处理数据进行对应的加解密运算得到安全数据。

可选的，所述安全芯片还包括PCIE控制模块以及AXI接口转RAM接口模块，其中所述PCIE控制模块包括AXI主接口以及AXI从接口，所述AXI主接口以及所述AXI接口转RAM接口模块通过Axi总线组成第一数据通道，所述AXI从接口与所述直接访问模块的数据读取通道通过Axi总线组成第二数据通道；所述调度模块包括至少一个请求解析模块，以及与每个所述请求解析模块对应设置的一个请求存储单元和一个算法分配模块；

所述调度模块根据接收到的请求帧地址读取请求帧信息，具体包括：

每个所述请求解析模块通过所述第一数据通道接收请求帧地址，根据所述请求帧地址通过所述第二数据通道获取请求帧信息，并将所述请求帧信息存储到对应的请求存储单元。

可选的，每个所述算法模块包括算法核模块、密钥存储单元、至少一个状态控制模块、以及与每个所述状态控制模块对应设置的一个数据存储单元；

所述获取处于空闲状态的算法模块发送的请求信息，根据预设分配原则从处于空闲状态的算法模块中确定目标算法模块，并向其发送第一确认信息以及所述目标请求帧信息，具体包括：

每个所述算法分配模块获取处于空闲状态的状态控制模块发送的请求信息，在确认与所述算法分配模块对应的请求存储单元存储有请求帧信息的情况下，根据预设分配原则从处于空闲状态的状态控制模块中确定目标状态控制模块，并向其发送第一确认信息以及所述目标请求帧信息；

在所述目标算法模块根据所述密钥值生成密钥，根据目标请求帧信息以及所述密钥对所述待处理数据进行对应的加解密运算得到安全数据之后，还包括：

所述目标状态控制模块向所述直接访问模块发送数据导出请求；

所述直接访问模块接收到所述数据导出请求后，将与所述目标状态控制模块对应的目标数据存储单元中读取到的所述安全数据导出，并向所述目标状态控制模块发送第三确认信息；

所述目标状态控制模块接收到所述第三确认信息后，生成应答帧，并向所述直接访问模块发送应答导出请求；

所述直接访问模块接收到所述应答导出请求后，从所述目标状态控制模块中读取并导出所述应答帧，以及向其返回第四确认信息。

可选的，所述根据预设分配原则从处于空闲状态的状态控制模块中确定目标状态控制模块，具体包括：

根据预设编号顺序从处于空闲状态的状态控制模块中确定编号最小的状态控制模块作为目标状态控制模块；

或，

根据所述目标请求帧信息对应的算法类型确定满足所述算法类型的状态控制模块作为目标状态控制模块。

可选的，所述目标请求帧信息包括目标数据源地址、目标数据目的地址、目标数据长度、密钥地址、加解密类型以及第一请求标识；

所述目标算法模块根据接收到的所述目标请求帧信息得到密钥值，并向所述直接访问模块发送数据读取请求，具体包括：

所述目标状态控制模块根据所述密钥地址从所述密钥存储单元中获取对应的密钥值，根据所述目标数据源地址以及所述目标数据长度向所述直接访问模块发送数据读取请求。

可选的，所述目标算法模块根据所述密钥值生成密钥，根据目标请求帧信息以及所述密钥对所述待处理数据进行对应的加解密运算得到安全数据，具体包括：

所述目标状态控制模块向对应的目标算法核模块发送安全处理请求；所述目标算法核模块接收到所述安全处理请求后，从所述目标状态控制模块中读取所述密钥值，并根据所述密钥值生成密钥；从所述目标数据存储单元中读取所述待处理数据，根据所述加解密类型以及所述密钥对所述待处理数据进行对应的加解密运算得到安全数据，将所述安全数据存储到所述目标数据存储单元，向所述目标状态控制模块返回确认信息。

可选的，所述应答帧包括第二请求标识，完成信息以及错误信息。

在第二方面，本申请实施例提供了一种安全芯片，该安全芯片包括PCIE控制模块、直接访问模块、AXI接口转RAM接口模块、调度模块以及至少一个算法模块；所述PCIE控制模块包括AXI主接口以及AXI从接口，所述AXI主接口以及所述AXI接口转RAM接口模块通过Axi总线组成第一数据通道，所述AXI从接口与所述直接访问模块的数据读取通道通过Axi总线组成第二数据通道；所述调度模块包括至少一个请求解析模块，以及与每个所述请求解析模块对应设置的一个请求存储单元和一个算法分配模块；所述算法模块包括算法核模块、密钥存储单元、至少一个状态控制模块、以及与每个所述状态控制模块对应设置的一个数据存储单元。

在第三方面，本申请实施例提供了一种电子设备，所述电子设备包括：处理器、存储器、通信模块、输入装置、输出装置以及本申请任一实施例所述的安全芯片。

在第四方面，本申请实施例提供了一种包含计算机可执行指令的存储介质，所述计算机可执行指令在由计算机处理器执行时用于执行如本申请任一实施例所述的数据加解密方法。

本申请实施例中，安全芯片包括调度模块、直接访问模块、以及至少一个算法模块；电子设备侧通过向安全芯片侧配置请求帧地址的方式，简化电子设备侧与安全芯片的大量交互操作，在调度模块根据接收到的请求帧地址读取目标请求帧信息后，安全芯片开始主动进行数据传递和运算，调度模块获取处于空闲状态的算法模块发送的请求信息，根据预设分配原则从处于空闲状态的算法模块中确定目标算法模块，并向其发送第一确认信息以及目标请求帧信息；目标算法模块根据接收到的目标请求帧信息得到密钥值，并向直接访问模块发送数据读取请求；直接访问模块接收到数据读取请求后，向目标算法模块发送所读取到的待处理数据以及第二确认信息；目标算法模块根据密钥值生成密钥，根据加解密类型以及密钥对待处理数据进行对应的加解密运算得到安全数据。整个过程降低对电子设备侧资源的占用，提高数据处理效率。

附图说明

图1是本申请实施例提供的安全芯片的结构示意图；

图2是本申请实施例提供的一种数据加解密方法的流程图；

图3是本申请实施例提供的另一种数据加解密方法的流程图；

图4是本申请实施例提供的另一种数据加解密算法的流程图；

图5是本申请实施例提供的一种电子设备的结构示意图。

具体实施方式

为了使本申请的目的、技术方案和优点更加清楚，下面结合附图对本申请具体实施例作进一步的详细描述。可以理解的是，此处所描述的具体实施例仅仅用于解释本申请，而非对本申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本申请相关的部分而非全部内容。在更加详细地讨论示例性实施例之前应当提到的是，一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各项操作(或步骤)描述成顺序的处理，但是其中的许多操作可以被并行地、并发地或者同时实施。此外，各项操作的顺序可以被重新安排。当其操作完成时所述处理可以被终止，但是还可以具有未包括在附图中的附加步骤。所述处理可以对应于方法、函数、规程、子例程、子程序等等。

随着信息技术的快速发展,数据安全在各个领域的应用也显得日益重要。数据安全通常是通过加解密运算来保障数据的传输安全，例如，服务器可以通过配置安全芯片来对数据进行加解密处理，一般来说，面对海量的加解密数据，安全芯片可以采用多个算法模块来对加解密数据进行并行处理。然而，相关技术中，服务器直接对安全芯片的多个算法模块进行配置，会占用大量资源，效率较低。

基于此，本申请实施例提供一种数据加解密方法、安全芯片、电子设备以及介质，解决因服务器需直接对安全芯片的多个算法模块进行配置，占用服务器的大量资源，配置效率较低的问题。

图1给出了本申请实施例提供的一种安全芯片100的结构示意图，其中，安全芯片100可以通过软件和/或硬件的方式实现，该安全芯片100可以是由多个物理实体构成。

参照图1，该安全芯片包括PCIE控制模块110、直接访问模块120、AXI接口转RAM接口模块130、调度模块140以及至少一个算法模块150；PCIE控制模块包括AXI主接口111以及AXI从接口112，AXI主接口111以及AXI接口转RAM接口模块130通过Axi总线组成第一数据通道，AXI从接口112与直接访问模块120的数据读取通道通过Axi总线组成第二数据通道；调度模块包括至少一个请求解析模块141，以及与每个请求解析模块对应设置的一个请求存储单元142和一个算法分配模块143；算法模块包括算法核模块151、密钥存储单元152、至少一个状态控制模块153、以及与每个状态控制模块对应设置的一个数据存储单元154。该安全芯片100可用于实现本申请任一实施例的数据加解密方法，具备相应的功能和有益效果。

具体的，图2为本申请实施例提供的一种数据加解密方法的流程图，本实施例中提供的数据加解密方法可以由安全芯片实现，其中，安全芯片包括调度模块、直接访问模块、以及至少一个算法模块。

下述以安全芯片为实现数据加解密方法的主体为例，进行描述。参照图2，该数据加解密方法具体包括：

S210、调度模块根据接收到的请求帧地址读取目标请求帧信息；获取处于空闲状态的算法模块发送的请求信息，根据预设分配原则从处于空闲状态的算法模块中确定目标算法模块，并向其发送第一确认信息以及目标请求帧信息。

值得说明的是，在该数据加解密方法执行之前，搭载安全芯片的电子设备侧需要通过处理器进行请求帧信息的设置，例如生成请求帧信息的具体内容，如针对待处理数据的数据源地址、数据目的地址以及数据长度，针对加解密运算所需信息的密钥地址以及加解密类型，不同的请求帧可以对应于不同的加解密运算，还有请求帧信息本身的请求标识，用于接收端对请求帧信息进行区分，在完成请求帧信息的生成后，需要向安全芯片配置请求帧地址，该配置是基于地址偏移，即在基地址的基础上加上偏移地址组成请求帧地址，该配置操作具体为将通过地址偏移确认的请求帧信息对应的请求帧地址发送至安全芯片的调度模块，后续由安全芯片根据请求帧信息主动完成数据传递和运算，无需占用电子设备侧的资源。调度模块接收到请求帧地址后，根据该请求帧地址主动去读取目标请求帧信息。

其中，调度模块需要将获取到请求帧信息分配给其中一个算法模块进行加解密运算，但是由于算法模块涉及多个，出于资源合理利用的考虑，调度模块可以优先将接收到的请求帧信息分配给出于空闲状态的算法模块，因而需要了解到出于空闲状态的算法模块，而在本申请实施例所应用的安全芯片中，算法模块一旦处于空闲状态，会向调度模块发送请求信息，因而调度模块可以通过请求信息了解到所有处于空闲状态的算法模块，从这些算法模块中可以根据预设分配原则确定出目标算法模块，去对请求帧信息进行处理。调度模块会向选定的目标算法模块发送第一确认信息，而在调度模块没有接收到任何请求帧地址或正在读取请求帧地址的时候，并不会发送第一确认信息，而该目标算法模块接收到调度芯片的第一确认信息后，会同步接收到目标请求帧信息。

S220、目标算法模块根据接收到的目标请求帧信息得到密钥值，并向直接访问模块发送数据读取请求。

具体地，目标算法模块接收到目标请求帧信息后，根据目标请求帧信息可以进行运算或进行查询来得到密钥值，该密钥值用于后续生成密钥。而目标算法模块获取待处理数据也无需通过电子设备侧的配置，而是通过直接访问模块主动去读取数据，这里需要发送一个数据读取请求，直接访问模块响应于该数据读取请求，可以主动从电子设备侧获取到待处理数据。

S230、直接访问模块接收到数据读取请求后，向目标算法模块发送所读取到的待处理数据以及第二确认信息。

值得说明的是，直接访问模块响应于该数据读取请求，会从电子设备侧获取待处理数据，并且将待处理数据发送到目标算法模块进行处理，同时返回第二确认信息，通知目标算法模块完成数据传输。

S240、目标算法模块根据密钥值生成密钥，根据目标请求帧信息以及密钥对待处理数据进行对应的加解密运算得到安全数据。

具体地，目标算法模块根据密钥值生成加解密运算所需的密钥，再结合加解密类型，选用具体的加解密算法来对待处理数据件对应的加解密运算，例如，数据加密、数据解密、数据验签以及数据解签等运算，进而得到安全数据。

上述，本申请实施例中，安全芯片包括调度模块、直接访问模块、以及至少一个算法模块；电子设备侧通过向安全芯片侧配置请求帧地址的方式，简化电子设备侧与安全芯片的大量交互操作，调度模块根据接收到的请求帧地址读取目标请求帧信息，并主动开始数据传递和运算；获取处于空闲状态的算法模块发送的请求信息，根据预设分配原则从处于空闲状态的算法模块中确定目标算法模块，并向其发送第一确认信息以及目标请求帧信息；目标算法模块根据接收到的目标请求帧信息得到密钥值，并向直接访问模块发送数据读取请求；直接访问模块接收到数据读取请求后，向目标算法模块发送所读取到的待处理数据以及第二确认信息；目标算法模块根据密钥值生成密钥，根据加解密类型以及密钥对待处理数据进行对应的加解密运算得到安全数据。整个过程降低对电子设备侧资源的占用，提高数据处理效率。

进一步地，本申请实施例提供另一种数据加解密方法，在前述实施例的基础上，安全芯片还包括PCIE控制模块以及AXI接口转RAM接口模块，其中PCIE控制模块包括AXI主接口以及AXI从接口，AXI主接口以及AXI接口转RAM接口模块通过Axi总线组成第一数据通道，AXI从接口与直接访问模块的数据读取通道通过Axi总线组成第二数据通道；调度模块包括至少一个请求解析模块，以及与每个请求解析模块对应设置的一个请求存储单元和一个算法分配模块。

在前述实施例的基础上，步骤S210中调度模块根据接收到的请求帧地址读取目标请求帧信息的具体实施过程为：

S211、每个请求解析模块通过第一数据通道接收请求帧地址，根据请求帧地址通过第二数据通道获取请求帧信息，并将请求帧信息存储到对应的请求存储单元。

值得说明的是，与相关技术中，使用Axi总线直接与算法模块连接的方式不同，上述实施例通过直接访问模块以及AXI接口转RAM接口模块对Axi总线与安全芯片的功能模块进行隔离，电子设备侧主要通过由AXI主接口以及AXI接口转RAM接口模块通过Axi总线组成的第一数据通道来输入配置数据，而安全芯片主要通过AXI从接口与直接访问模块的数据读取通道通过Axi总线组成第二数据通道来主动获取电子设备侧的请求帧信息以及待处理数据。调度模块通过请求解析模块可以对请求帧地址进行解析，并通过第二数据通道去读取请求帧地址对应的请求帧信息，以及将请求帧信息存储到请求存储单元中，而算法分配模块则是将请求帧信息分配至选定的处于空闲的算法模块。当然，调度模块可以包括多个请求解析模块，来对电子设备侧的多个请求帧地址配置进行响应，相当于安全芯片可以支持多任务并行处理，每个请求解析模块都可以独立处理电子设备侧所配置的请求帧地址。

这样，上述实施例通过直接访问模块以及AXI接口转RAM接口模块对Axi总线与安全芯片的功能模块进行隔离，以设置简单的请求接口的方式，以及提供不同的数据通道的方式，保障了芯片设计的可重用性，也保障了在多个算法模块同时并行处理时的时序收敛。

进一步地，本申请实施例提供另一种数据加解密方法，在前述实施例的基础上，每个算法模块包括算法核模块、密钥存储单元、至少一个状态控制模块、以及与每个状态控制模块对应设置的一个数据存储单元。

在前述实施例中，步骤S210中获取处于空闲状态的算法模块发送的请求信息，根据预设分配原则从处于空闲状态的算法模块中确定目标算法模块，并向其发送第一确认信息以及目标请求帧信息的具体实施过程包括：

S212、每个算法分配模块获取处于空闲状态的状态控制模块发送的请求信息，在确认与算法分配模块对应的请求存储单元存储有请求帧信息的情况下，根据预设分配原则从处于空闲状态的状态控制模块中确定目标状态控制模块，并向其发送第一确认信息以及目标请求帧信息。

此外，目标请求帧信息包括目标数据源地址、目标数据目的地址、目标数据长度、密钥地址、加解密类型以及第一请求标识。

进一步地，图3为本申请实施例提供的另一种数据加解密方法的流程图，参照图3，在前述实施例的基础上，步骤S220具体包括：

S221、目标状态控制模块根据密钥地址从密钥存储单元中获取对应的密钥值，根据目标数据源地址以及目标数据长度向直接访问模块发送数据读取请求。

可选的，步骤S230具体包括：

S231、直接访问模块接收到数据读取请求后，向目标数据存储模块传送所读取到的待处理数据，并向目标状态控制模块返回第二确认信息。

可选的，步骤S240的具体实施过程包括：

S241、目标状态控制模块向对应的目标算法核模块发送安全处理请求；

S242、目标算法核模块接收到安全处理请求后，从目标状态控制模块中读取密钥值，并根据密钥值生成密钥；

S243、目标算法核模块从目标数据存储单元中读取待处理数据，根据加解密类型以及密钥对待处理数据进行对应的加解密运算得到安全数据；

S244、将安全数据存储到目标数据存储单元，向目标状态控制模块返回确认信息。

其中，算法核模块执行加解密运算功能、密钥存储单元存储有加解密运算所需的密钥信息、状态控制模块以及其对应的数据存储单元用于对调度模块的请求帧信息进行响应，并通过直接访问模块获取待处理数据。实际上，算法模块中包括多个状态控制模块，当状态控制模块对应的数据存储单元中没有待处理数据时，则该状态控制模块为处于空闲状态。每个状态控制模块均可以在处于空闲状态的情况下，向算法分配模块发送请求信息，例如，算法模块可以划分为对称算法模块以及非对称算法模块，那么对应于对称算法模块的状态控制模块可以向对称算法分配模块发送请求信息，而对应于非对称算法模块的状态控制模块可以向非对称算法分配模块发送请求信息。对于同一个算法模块而言，多个状态控制模块对应的数据存储单元都存有数据的情况下，算法核模块可以按预设顺序依次处理每个数据存储单元的数据，这样处理完成的数据存储单元所存储的数据导出后，对应的可以继续接收新的待处理数据。

这样，上述实施例既可以确保算法模块能够及时响应于电子设备侧的请求帧配置操作，又可以最大化保障算法核模块的全速运行，通过设置多个状态控制模块的方式，减少算法核模块的例化，也有利于减少芯片的面积。

具体的，根据预设分配原则从处于空闲状态的状态控制模块中确定目标状态控制模块的具体实施过程包括：

根据预设编号顺序从处于空闲状态的状态控制模块中确定编号最小的状态控制模块作为目标状态控制模块；

或，

根据所述目标请求帧信息对应的算法类型确定满足所述算法类型的状态控制模块作为目标状态控制模块。

其中，在所有算法模块对应的状态控制模块所预设的处理算法类型相同时，算法分配模块获取到多个处于空闲状态的状态控制模块，可以安装状态控制模块的预置编号来顺序安排处理任务，例如，从编号最小的状态控制模块开始分配；而在算法模块划分为不同处理类型时，算法核模块也相应地划分为不同处理类型，如划分为对称算法模块以及非对称算法模块，这样对应的算法分配模块获取到目标请求帧信息时，需要根据对应的算法类型来确定目标状态控制模块。

这样可以保障算法分配模块合理确认目标状态控制模块，有序进行请求帧信息的分配，保障安全芯片的多路数据并行处理的正常执行。

在前述实施例中，图4为本申请实施例提供的另一种数据加解密算法的流程图，参照图4，在步骤S240之后，还包括：

S250、目标状态控制模块向直接访问模块发送数据导出请求；

S260、直接访问模块接收到数据导出请求后，将与目标状态控制模块对应的目标数据存储单元中读取到的安全数据导出，并向目标状态控制模块发送第三确认信息；

S270、目标状态控制模块接收到第三确认信息后，生成应答帧，并向直接访问模块发送应答导出请求；

S280、直接访问模块接收到应答导出请求后，从目标状态控制模块中读取并导出应答帧，以及向其返回第四确认信息。

在具体的实施过程中，请求解析模块从电子设备侧获取请求帧信息，以及目标状态控制模块控制数据读出、读入的操作都是通过直接访问模块完成的，其中，示例性的，直接访问模块的请求接口可以如下表所示：

表格1：直接访问模块的请求接口

直接访问模块根据不同的源地址和目的地址，可以一边去电子设备侧读取不同地址的数据或者写入到不同地址的数据，也可以读入或读出算法核的数据存储单元的不同地址对应的数据。

此外，由于加解密过程属于安全芯片中的数据过程，电子设备侧并没有办法直接去获取安全芯片的处理状态，因而目标状态控制模块通过直接访问模块将生成的应答帧传输到电子设备侧，这样电子设备侧可以通过轮询应答帧的具体内容，进而获知每个请求帧信息是否处理完成，其中，应答帧包括第二请求标识，完成信息以及错误信息，电子设备侧可以通过第二请求标识判断对应的请求帧信息，通过完成信息确认对应的待处理数据的处理情况，通过错误信息确认处理过程的异常情况。这样可以有利于电子设备侧及时获知安全芯片对于多个待处理数据的并行处理情况，便于后续处理任务的安排，此外，电子设备侧相当于配置完请求帧地址后，只需要通过查询应答帧就可以确认一帧数据是否完成。

图5为本申请实施例提供的一种电子设备500的结构示意图，参照图5，该电子设备500包括：处理器510、存储器520、通信模块530、输入装置540、输出装置550以及本申请任一实施例中所述的安全芯片100。该电子设备中处理器510的数量可以是一个或者多个，该电子设备中的存储器520的数量可以是一个或者多个，安全芯片100的数量可以是一个或者多个。该电子设备的处理器510、存储器520、通信模块530、输入装置540、输出装置550以及安全芯片100可以通过总线或其他方式连接。

存储器作为一种计算机可读存储介质，可用于存储软件程序、计算机可执行程序以及模块，如本申请任意实施例所述的数据加解密方法对应的程序指令/模块。存储器可主要包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序；存储数据区可存储根据设备的使用所创建的数据等。此外，存储器可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实例中，存储器可进一步包括相对于处理器远程设置的存储器，这些远程存储器可以通过网络连接至设备。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。

通信模块用于进行数据传输。

处理器通过运行存储在存储器中的软件程序、指令以及模块，从而执行设备的各种功能应用以及数据处理，结合安全芯片的作用，可实现上述的数据加解密方法。

输入装置可用于接收输入的数字或字符信息，以及产生与设备的用户设置以及功能控制有关的键信号输入。输出装置可包括显示屏等显示设备。

上述提供的电子设备可用于执行上述任一实施例提供的数据加解密方法，具备相应的功能和有益效果。

本申请实施例还提供一种包含计算机可执行指令的存储介质，所述计算机可执行指令在由计算机处理器执行时用于执行数据加解密方法，该加解密方法包括：调度模块根据接收到的请求帧地址读取目标请求帧信息；获取处于空闲状态的算法模块发送的请求信息，根据预设分配原则从处于空闲状态的算法模块中确定目标算法模块，并向其发送第一确认信息以及目标请求帧信息；目标算法模块根据接收到的目标请求帧信息得到密钥值，并向直接访问模块发送数据读取请求；直接访问模块接收到数据读取请求后，向目标算法模块发送所读取到的待处理数据以及第二确认信息；目标算法模块根据密钥值生成密钥，根据目标请求帧信息以及密钥对待处理数据进行对应的加解密运算得到安全数据。

存储介质——任何的各种类型的存储器设备或存储设备。术语“存储介质”旨在包括：安装介质，例如CD-ROM、软盘或磁带装置；计算机系统存储器或随机存取存储器，诸如DRAM、DDR RAM、SRAM、EDO RAM，兰巴斯(Rambus)RAM等；非易失性存储器，诸如闪存、磁介质(例如硬盘或光存储)；寄存器或其它相似类型的存储器元件等。存储介质可以还包括其它类型的存储器或其组合。另外，存储介质可以位于程序在其中被执行的第一计算机系统中，或者可以位于不同的第二计算机系统中，第二计算机系统通过网络(诸如因特网)连接到第一计算机系统。第二计算机系统可以提供程序指令给第一计算机用于执行。术语“存储介质”可以包括驻留在不同位置中(例如在通过网络连接的不同计算机系统中)的两个或更多存储介质。存储介质可以存储可由一个或多个处理器执行的程序指令(例如具体实现为计算机程序)。

当然，本申请实施例所提供的一种包含计算机可执行指令的存储介质，其计算机可执行指令不限于如上所述的数据加解密方法，还可以执行本申请任意实施例所提供的数据加解密方法中的相关操作。

上述实施例中提供的存储介质及电子设备可执行本申请任意实施例所提供的数据加解密方法，未在上述实施例中详尽描述的技术细节，可参见本申请任意实施例所提供的数据加解密方法。

需要说明的是，本方案中对各步骤的编号仅用于描述本方案的整体设计框架，不表示步骤之间的必然先后关系。在整体实现过程符合本方案整体设计框架的基础上，均属于本方案的保护范围，描述时文字形式上的先后顺序不是对本方案具体实现过程的排他限定。

本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。

因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

在一个典型的配置中，计算设备包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。存储器可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)。存储器是计算机可读介质的示例。

还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (9)

1.一种数据加解密方法，其特征在于，应用于安全芯片，所述安全芯片包括调度模块、直接访问模块、以及至少一个算法模块；

所述方法包括：

所述调度模块根据接收到的请求帧地址读取目标请求帧信息；获取处于空闲状态的算法模块发送的请求信息，根据预设分配原则从处于空闲状态的算法模块中确定目标算法模块，并向其发送第一确认信息以及所述目标请求帧信息；

所述目标算法模块根据接收到的所述目标请求帧信息得到密钥值，并向所述直接访问模块发送数据读取请求；

所述直接访问模块接收到所述数据读取请求后，向所述目标算法模块发送所读取到的待处理数据以及第二确认信息；

所述目标算法模块根据所述密钥值生成密钥，根据目标请求帧信息以及所述密钥对所述待处理数据进行对应的加解密运算得到安全数据；

所述安全芯片还包括PCIE控制模块以及AXI接口转RAM接口模块，其中所述PCIE控制模块包括AXI主接口以及AXI从接口，所述AXI主接口以及所述AXI接口转RAM接口模块通过Axi总线组成第一数据通道，所述AXI从接口与所述直接访问模块的数据读取通道通过Axi总线组成第二数据通道；所述调度模块包括至少一个请求解析模块，以及与每个所述请求解析模块对应设置的一个请求存储单元和一个算法分配模块；

所述调度模块根据接收到的请求帧地址读取请求帧信息，具体包括：

每个所述请求解析模块通过所述第一数据通道接收请求帧地址，根据所述请求帧地址通过所述第二数据通道获取请求帧信息，并将所述请求帧信息存储到对应的请求存储单元。

2.根据权利要求1所述的数据加解密方法，其特征在于，每个所述算法模块包括算法核模块、密钥存储单元、至少一个状态控制模块、以及与每个所述状态控制模块对应设置的一个数据存储单元；

所述获取处于空闲状态的算法模块发送的请求信息，根据预设分配原则从处于空闲状态的算法模块中确定目标算法模块，并向其发送第一确认信息以及所述目标请求帧信息，具体包括：

每个所述算法分配模块获取处于空闲状态的状态控制模块发送的请求信息，在确认与所述算法分配模块对应的请求存储单元存储有请求帧信息的情况下，根据预设分配原则从处于空闲状态的状态控制模块中确定目标状态控制模块，并向其发送第一确认信息以及所述目标请求帧信息；

在所述目标算法模块根据所述密钥值生成密钥，根据目标请求帧信息以及所述密钥对所述待处理数据进行对应的加解密运算得到安全数据之后，还包括：

所述目标状态控制模块向所述直接访问模块发送数据导出请求；

所述直接访问模块接收到所述数据导出请求后，将与所述目标状态控制模块对应的目标数据存储单元中读取到的所述安全数据导出，并向所述目标状态控制模块发送第三确认信息；

所述目标状态控制模块接收到所述第三确认信息后，生成应答帧，并向所述直接访问模块发送应答导出请求；

所述直接访问模块接收到所述应答导出请求后，从所述目标状态控制模块中读取并导出所述应答帧，以及向其返回第四确认信息。

3.根据权利要求2所述的数据加解密方法，其特征在于，所述根据预设分配原则从处于空闲状态的状态控制模块中确定目标状态控制模块，具体包括：

根据预设编号顺序从处于空闲状态的状态控制模块中确定编号最小的状态控制模块作为目标状态控制模块；

或，

根据所述目标请求帧信息对应的算法类型确定满足所述算法类型的状态控制模块作为目标状态控制模块。

4.根据权利要求2所述的数据加解密方法，其特征在于，所述目标请求帧信息包括目标数据源地址、目标数据目的地址、目标数据长度、密钥地址、加解密类型以及第一请求标识；

所述目标算法模块根据接收到的所述目标请求帧信息得到密钥值，并向所述直接访问模块发送数据读取请求，具体包括：

所述目标状态控制模块根据所述密钥地址从所述密钥存储单元中获取对应的密钥值，根据所述目标数据源地址以及所述目标数据长度向所述直接访问模块发送数据读取请求。

5.根据权利要求4所述的数据加解密方法，其特征在于，所述目标算法模块根据所述密钥值生成密钥，根据目标请求帧信息以及所述密钥对所述待处理数据进行对应的加解密运算得到安全数据，具体包括：

所述目标状态控制模块向对应的目标算法核模块发送安全处理请求；所述目标算法核模块接收到所述安全处理请求后，从所述目标状态控制模块中读取所述密钥值，并根据所述密钥值生成密钥；从所述目标数据存储单元中读取所述待处理数据，根据所述加解密类型以及所述密钥对所述待处理数据进行对应的加解密运算得到安全数据，将所述安全数据存储到所述目标数据存储单元，向所述目标状态控制模块返回确认信息。

6.根据权利要求2所述的数据加解密方法，其特征在于，所述应答帧包括第二请求标识，完成信息以及错误信息。

7.一种应用权利要求1至6任一项所述数据加解密方法的安全芯片，其特征在于，包括PCIE控制模块、直接访问模块、AXI接口转RAM接口模块、调度模块以及至少一个算法模块；所述PCIE控制模块包括AXI主接口以及AXI从接口，所述AXI主接口以及所述AXI接口转RAM接口模块通过AXI总线组成第一数据通道，所述AXI从接口与所述直接访问模块的数据读取通道通过Axi总线组成第二数据通道；所述调度模块包括至少一个请求解析模块，以及与每个所述请求解析模块对应设置的一个请求存储单元和一个算法分配模块；所述算法模块包括算法核模块、密钥存储单元、至少一个状态控制模块、以及与每个所述状态控制模块对应设置的一个数据存储单元。

8.一种电子设备，其特征在于，所述电子设备包括：处理器、存储器、通信模块、输入装置、输出装置以及权利要求7所述的安全芯片。

9.一种包含计算机可执行指令的存储介质，其特征在于，所述计算机可执行指令在由计算机处理器执行时用于执行如权利要求1至6任一项所述的数据加解密方法。