KR0154489B1 - 비동기 전송모드방식의 스위칭시스템에 있어서 프로세서간 통신 메세지 송수신처리장치 및 방법 - Google Patents

Abstract

본 프로세서간 통신메세지 송수신처리장치 및 방법은 ATM셀의 형태로 프로세서간 데이터를 송수신하는 스위칭시스템에 있어서 IPC메세지를 송수신할 수 있도록 구현된 것으로서, 본 장치는 해당 프로세서와 양방향 억세스 방식으로 메세지를 송수신하기 위한 송수신용 버퍼; 통신메세지 송수신처리장치의 전기능을 제어하는 중앙처리장치; 타 프로세서로부터 메세지 수신시 비동기 전송모드(ATM)셀의 조립을 수행하는 SARA-R; 타 프로세서로 메세지 송신시 비동기 전송모드 셀을 모아 패킷형태로 분할하는 SARA-S; 중앙처리장치에 의해 제어되어 상기 조립된 패킷 또는 분할된 패킷메세지가 저장되는 패킷메모리; 셀조립에 필요한 정보 또는 셀을 분할하는데 필요한 정보가 저장되는 콘트롤 메모리; 메세지 송수신시 패킷포인터를 저장하는 주기억장치를 포함하도록 구성된다.

Description

비동기 전송모드방식 스위칭시스템에 있어서 프로세서간 통신메세지 송수신처리장치 및 방법

제1도는 전전자 교환기에 있어서 프로세서간 통신(IPC)메세지에 대한 송수신처리장치와 해당 메인 프로세서의 블럭도.

제2도는 제1도와 같이 구성된 송수신처리장치에서 수행되는 메세지 송신방법에 대한 흐름도.

제3도는 제1도와 같이 구성된 송수신처리장치에서 수행되는 메세지 수신처리방법에 대한 흐름도.

제4도는 본 발명에 따른 비동기 전송모드방식의 스위칭시스템에 있어서 IPC메세지 송수신처리장치의 블럭도.

제5도는 본 발명에 따른 비동기 전송모드방식의 스위칭시스템에 있어서 IPC메세지 송신처리방법에 대한 흐름도.

제6도는 본 발명에 따라 IPC메세지를 수신하기 위한 인터럽트신호 발생과정에 대한 흐름도.

제7도는 제6도의 흐름도를 통해 발생되는 인터럽트신호에 의하여 처리되는 인터럽트루틴에 대한 흐름도.

제8도는 본 발명에 따른 IPC메세지 수신처리방법에 대한 흐름도.

* 도면의 주요부분에 대한 부호의 설명

400 : 메인 프로세서

410 : 프로세서간 통신메세지 송수신처리장치

411 : 수신용 버퍼 412 : 송신용 버퍼

413 : CPU 414 : 주기억장치

415 : 송신용 콘트롤메모리 416 : 송신용 패킷메모리

417 : 수신용 콘트롤메모리 418 : 수신용 패킷메모리

419 : SARA-S 420 : SARA-R

본 발명은 프로세서간 통신(IPC : InterProcessor Communication, 이하 IPC라 함)메세지를 송수신처리하는 장치 및 방법에 관한 것으로서, 특히 비동기 전송모드(Asynchronous Transfer Mode, 이하 ATM이라 함)방식에 의하여 스위칭되는 시스템에 있어서 IPC메세지를 송수신처리하는 장치 및 방법에 관한 것이다.

스위칭시스템의 가장 대표적인 시스템인 전전자 교환기의 프로세서들은 IPC메세지를 송수신하기 위해 프로세서별로 별도의 IPC송수신처리장치(또는 처리보드)를 장착하고 타프로세서와 IPC메세지를 송수신하고 있다. 제1도는 기존의 전전자 교환기에서 사용된 IPC송수신처리장치와 해당 프로세서간의 블럭도로서, IPC송수신처리장치(110)는 메인프로세서(100)와 양방향으로 직접 메세지를 읽고 쓸수 있도록 DP(Dual Port)RAM(이하 DPRAM이라 약함)을 이용한 수신용 버퍼(111), 송신용 버퍼(112), cpu(113), DMA(Direct Memory Access)(114), 송신용 버퍼와 수신용 버퍼영역을 별도로 구비하고 있는 주기억장치(115), SIO(Serial Input/Output)(116)로 구성된다.

이와 같이 구성된 IPC 송수신처리장치(110)를 통한 메인프로세서(100)의 IPC메세지 송신은 제2도의 흐름도와 같이 처리된다.

즉, IPC메세지 송신은 우선 메인프로세서(100)에서 전송한 데이터를 DPRAM으로 구성된 송신용 버퍼(112)에 순차적으로 수록한 후 송신용 버퍼(112)의 상태를 송신대기상태로 변경하면, 제201단계에서 이루어지는 CPU(113)의 주기적인 송신용 버퍼(112)의 상태검색에 의하여 송신대기상태가 검색되어 제202단계 내지 제206단계를 통해 주기억장치(115)에 할당되어 있는 송신버퍼에 송신용 버퍼(112)에 수록되어 있던 메세지를 카피하고 제207단계로 진행된다. 제207단계에서는 송신용 버퍼(112)를 전송완료상태로 변경하고, 제208, 209단계를 통해 주기억장치(115)의 송신용 버퍼에 수록된 메세지를 보내야할 목적지에 따라 해당 윈도우를 찾고, 찾아진 윈도우에 메세지를 카피한 노드(Node)를 링크시킨 뒤, 리턴한다.

송신용 버퍼(112)에 수록되어 있는 데이터가 모두 주기억장치(115)로 전송되어 송신용 버퍼(112)에 수록된 데이터가 존재하지 않을 경우에는 제201단계에서 제210, 211단계를 통해 처음 윈도우부터 차례대로 검색하여 전송할 큐 노드가 존재하는지를 체크한다. 이때 전송할 큐 노드가 존재하면, 제212단계를 통해 DMA(114)를 구동하여 한개의 노드를 SIO(116)를 통해 타프로세서(미도시됨)로 전송하고 제211단계로 진행되어 해당 윈도우에 전송할 큐 노드가 존재하지 않을 때까지 반복한다.

해당 윈도우에 전송할 큐노드가 존재하지 않으면, 제211단계에서 제213단계로 진행되어 다음 순번의 윈도를 취하고, 제214단계로 진행되어 취해진 윈도우가 널(Null)상태인지를 판단한다. 이때 널상태이면, 처음으로 리턴되고 널상태가 아니면 제211단계로 진행되어 상술한 과정을 반복 수행한다.

IPC메세지를 수신시에는 제3도에 도시된 흐름도와 같이 처리되는데, 우선, SIO(116)를 통해 미도시된 타 프로세서로부터 수신될 메세지가 저장되어야 할 주기억장치(115)상의 어드레스를 DMA(114)에 수록한다. 그 다음 메세지가 SIO(116)를 통해 수신되면, 수신데이터를 차례대로 주기억장치(115)내의 수신용 버퍼에 순차적으로 수록한다. 그리고 인터럽트로 CPU(113)의 훰웨어(F/W)로 메세지 수신상태를 통보한다. 인터럽트를 감지한 훰웨어는 비어 있는 주기억장치(115)의 수신버퍼의 번지를 DMA(114)에 수록하여 SIO(116)를 통해 다음 메세지를 수신할 수 있도록 한다.

이와 같이 수신된 메세지를 수록한 주기억장치(115)의 수신용 버퍼에 대하여 CPU(113)는 제301단계에서 수록된 데이터가 존재하는 지를 주기적으로 체크한다. 이때 수신용 버퍼에 데이터가 존재하는 것으로 검출되면, CPU(113)는 제302단계로 진행되어 메세지 타입을 체크한다. 체크결과, 데이터인 경우에는 제303내지 제308단계를 통해 수신용 버퍼에 수록되어 있는 데이터를 DPRAM으로 구성된 수신용 버퍼(111)에 수록하고, 데이터외의 부가정보인 경우에는 제310단계로 진행되어 메세지 타입에 따른 처리과정을 수행하도록 한다.

이와 같은 처리에 의하여 주기억장치(115)내의 수신용 버퍼에 데이터가 존재하지 않으면, 제301단계에서 제311단계로 진행되어 송신루틴으로 진행된다.

그러나 이러한 IPC메세지 송수신처리장치는 직렬형태로 프로세서간 데이터를 송수신하는 시스템에 적용되도록 설계되어 있어 ATM셀의 형태로 프로세서간 데이터를 송수신하는 스위칭시스템에 그대로 적용할 수 없는 문제가 있었다.

따라서 본 발명의 목적은 ATM셀의 형태로 프로세서간 데이터를 송수신하는 스위칭시스템에 있어서 IPC메세지를 송수신할 수 있는 IPC메세지 송수신처리장치 및 방법을 제공하는데 있다.

본 발명에 따른 프로세서간 통신메세지 송수신처리장치는, 비동기 전송모드방식의 스위칭시스템에서 해당 프로세서와 타프로세서간에 통신메세지를 송수신처리하는 장치에 있어서, 해당 프로세서와 양방향 억세스 방식으로 메세지를 송수신하기 위한 송수신용 버퍼; 통신메세지 송수신처리장치의 전기능을 제어하는 중앙처리장치; 타 프로세서로부터 메세지 수신시 비동기 전송모드(ATM)셀의 조립을 수행하는 SARA-R; 타 프로세서로 메세지 송신시 비동기 전송모드 셀을 모아 패킷형태로 분할하는 SARA-S; 중앙처리장치에 의해 제어되어 상기 조립된 패킷 또는 분할된 패킷메세지가 저장되는 패킷메모리; 셀조립에 필요한 정보 또는 셀을 분할하는데 필요한 정보가 저장되는 콘트롤 메모리; 메세지 송수신시 패킷포인터를 저장하는 주기억장치(414)를 포함함을 특징으로 한다.

본 발명에 따른 프로세서간 통신메세지 송수신처리방법은, 해당 프로세서로부터 타 프로세서로 이루어지는 통신메세지 송신시, 해당 프로세서로부터 전송된 데이터를 수록하는 송신용 버퍼를 주기적으로 검사하는 단계. 검사단계에 의하여 전송할 메세지가 존재하면 프리큐로부터 한개의 빈노드를 획득하는 단계, 송신용 버퍼에 존재하는 메세지의 포인터를 획득하고, 획득된 메세지 포인터를 획득된 빈노드에 수록하는 단계, 해당 윈도우를 찾아 상기 메세지 포인터를 윈도우의 메세지 큐에 연결하는 단계, 윈도우의 포인터를 상기 빈노드에 수록하는 단계, 윈도우의 포인터와 메세지 포인터를 수록한 노드를 전송대기 큐에 연결하여 전송대기상태로 설정하는 단계, 설정단계가 완료되면 송신카운트를 증가하는 단계, 송신용 버퍼에 전송할 데이터가 없는 상태에서 전송할 데이터가 존재하면 송신대기상태 큐로부터 한개의 노드를 취하는 단계, 윈도우 포인터를 이용하여 윈도우를 역으로 찾는 단계, 윈도우를 찾는 단계에서 찾아진 윈도우가 정상이면, 셀분할에 필요한 정보들을 송신용 콘트롤 메모리에 저장하고, 해당 데이터를 송신용 패킷메모리의 해당 포인터에 저장하는 단계, 송신용 버퍼를 전송완료상태로 설정하는 단계, 노드를 프리큐로 되돌려 주고 송신 카운트값을 감소하는 단계를 포함하고; 타 프로세서로부터 해당 프로세서로 이루어지는 통신메세지 수신시, 셀형태의 메세지가 수신되면, 메세지를 조립하는 단계, 메세지 조립이 종료되면, 패킷완료큐에 디스크립터 번호를 수록하고, 수신완료 인터럽트를 발생하는 단계, 수신완료 인터럽트가 발생되면, 패킷완료큐로부터 상기 디스크립터를 읽어 패킷 포인터를 취하는 단계, 메모리의 프리큐로부터 한개의 노드를 획득한 후, 패킷 포인터와 상기 디스크립터 번호를 함께 수록하는 단계, 노드를 수신대기 큐에 연결하고 수신카운트값을 증가하는 단계, 수신데이터가 존재하면, 수신용 패킷메모리에서 수신하고자 하는 메세지가 수록되어 있는 노드를 획득하여 수신용 패킷메모리로부터 수신용 버퍼로 메세지를 카피하는 단계, 카피된 메세지에 대한 디스크립터번호를 라지 프리큐(LFQ)에 수록하고 해당 노드를 제거하는 단계, 수신카운트값을 감소하는 단계를 포함함을 특징으로 한다.

이하, 첨부 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다.

제4도는 해당 메인 프로세서와 본 발명에 따른 IPC메세지 송수신처리장치의 블럭도로서, 상위 프로세서인 메인프로세서(400)와 통신을 위하여 양방향 억세스 메모리(또는 DPRAM)로 이루어진 송신 및 수신용 버퍼(411, 412), CPU(413), ATM셀의 조립을 수행하는 SARA-R(419), ATM셀을 모아 패킷형태로 분할하는 SARA-S(420), 조립된 패킷 또는 분할된 패킷이 저장되는 패킷메모리(416, 418), 셀조립에 필요한 정보 또는 셀을 분할하는데 필요한 정보가 저장되는 콘트롤 메모리(415, 417), 주기억장치(414)로 구성된다. 여기서 SARA칩은 상술한 바와 같이 셀형태로 송수신할 수 있도록 셀의 조립 및 분할기능을 하는 SAR(Segmentation and reassembly)를 적용한 상용 칩이다.

이와 같이 구성된 IPC메세지 송수신처리장치(410)를 이용한 IPC메세지 송신과정은 제5도에 도시된 흐름도와 같이 이루어진다.

즉, CPU(413)는 제501단계에서 DPRAM으로 구성된 송신용 버퍼(412)에 전송할 메세지가 존재하는 지를 주기적으로 체크한다. 체크결과, 전송할 메세지가 존재하면, 제502단계로 진행되어 DPRAM에 현재 메세지가 존재하고 있는 포인터를 획득하고, 주기억장치(414)내의 송신용 버퍼를 포인팅할 수 있는 자료구조를 갖는 한개의 빈노드를 획득한 다음, 제503단계로 진행되어 획득된 노드에 버퍼포인터(또는 메세지의 주소)를 수록한다.

그리고 제504단계로 진행되어 이 메세지가 전달되어야 할 프로세서와의 에러복구 기능을 수행하기 위해 해당 윈도우를 찾아 메세지의 주소를 수록하고 있는 노드를 윈도우의 메세지 큐에 연결(또는 링크)하고, 제505단계로 진행되어 윈도의 포인터를 노드에 수록한다. 이것은 DPRAM을 버퍼로 사용하는 방식이므로 기존과 같이 메세지가 저장된 버퍼노드들을 윈도우에 차례대로 연결하고 윈도우 순으로 한개의 윈도우에 연결된 모든 메세지를 전부 전송하고, 다음 윈도우의 전송이 이루어지는 방식을 쓸경우, 메인프로세서(400)로부터 먼저 전송된 메세지가 나중에 처리되고 나중에 전송된 메세지가 먼저 처리되어 순차적을 수록되어진 DPRAM의 송신용 버퍼(412)에 버퍼풀 현상이 발생할 수 있다. 왜냐하면, 메인프로세서(400)에서 송신용 버퍼(412)에 메세지를 수록할 때 먼저 수록할 버퍼노드의 상태만을 조사하고 아직 처리되지 않은 데이터가 존재하는 경우 송신용 버퍼(412)가 차버린 것으로 판단하기 때문이다. 따라서 이러한 문제점을 개선하기 위해서는 DPRAM에 수록된 메세지를 수록순서대로 처리해주어야 한다. 이렇게 하기 위해 먼저 윈도우를 찾고 그에 따라 전송된 메세지를 보내는 방식이 아닌 전송된 순서대로 연결된 메세지노드를 차례대로 핸들링하면서 노드에 연결된 윈도우를 역으로 찾는 방법이 필요하다. 따라서 제506단계로 진행되어 윈도우의 포인터와 버퍼의 포인터가 수록되는 노드는 전송대기 큐(Send Queue)에 연결되어 전송대기상태에 놓이고, 제507단계로 진행되어 송신카운트값을 증가시킨 다음 제501단계로 리턴된다.

상술한 제501 내지 제507단계는 송신용 버퍼(412)에 전송데이터가 존재하지 않을 때까지 반복된다. 송신용 버퍼(412)에 전송데이터가 존재하지 않으면, 제501단계에서 제508단계로 진행되어 송신 카운트값을 기준으로 전송한 데이터의 존재여부를 체크한다. 체크결과, 전송할 데이터 존재하는 경우에는 제510단계로 진행되어 전송할 데이터를 갖고 있는 송신 큐(Tx Q)로부터 한개의 노드를 취한 뒤, 제511단계로 진행되어 역으로 윈도우를 찾는다.

윈도우가 찾아지면, 찾아진 윈도우의 상태를 검사한다. 검사결과, 정상상태이면 제512단계에서 제513단계로 진행되어 송신용 콘트롤 메모리(415)로부터 한개의 디스크립터 번호를 할당받고, 제514단계로 진행되어 전송할 메세지가 저장될 패킷메모리(416)의 시작번지를 획득한다.

그리고 제515단계로 진행되어 메세지의 IPC헤더정보로부터 셀분할에 필요한 정보를 얻어, 콘트롤 메모리(415)의 디스크립터에 써넣고, 제516단계로 진행되어 해당 디스크립터 번호를 PRQ(Packet Ready Queue)에 수록하여 SARA-S(419)를 통한 IPC메세지 전송을 시작한다.

그 다음 제517단계로 전송되어 송신용 버퍼(412)를 전송완료상태로 변경하고, 제518단계로 진행되어 노드를 프리큐(Free Queue)상태로 되돌려준다. 그리고 제519단계로 진행되어 송신카운트값을 하나 감소시키고, 감소된 값이 0이면 더이상 전송할 메세지가 존재하지 않으므로 제508단계를 통해 제509단계로 진행되어 수신루틴으로 간다.

만약 메세지가 유실되어 재전송 요구가 있을 경우, 윈도우에 수록되었던 버퍼 포인터를 이용하여 DPRAM의 해당 메세지의 상태를 검사해 보고 만약 전송대기상태(WAIT)로 바뀌어 있으면 이미 다른 메세지가 수록된 상태이므로 복구는 불가능하다. 그러나 메세지의 상태가 전송완료상태(DEAD)이면 이전 메세지가 그대로 존재하는 경우이므로 해당 메세지를 재전송한다.

IPC메세지 수신과정은 제6도 내지 제8도에 도시된 흐름도와 같이 이루어진다.

즉, 제601단계에서 셀형태의 패킷데이터가 수신되면 수신된 데이터들은 SARA-F(420)칩의 메카니즘에 의해 제602단계에서 하나의 디스크립터 번호를 할당받고, 이 번호에 의해 셀의 필요없는 부분(ATM헤더)을 제외한 실제 데이터들을 조립한다.

메세지 조립이 끝나면, 제603단계로 진행되어 디스크립터 번호를 PCQ(패킷완료 큐)에 수록하고, 제604단계로 진행되어 수신완료 인터럽트를 발생시킨다.

이 인터럽트가 발생되면 제7도의 처리과정이 수행되게 된다. 즉, 수신완료 인터럽트가 발생되면, 제701단계로 진행되어 상술한 PCQ로부터 디스크립터 번호를 읽어내고, 제702단계에서 디스크립터로부터 패킷의 포인터를 취한뒤, 제703단계로 진행되어 프로큐로부터 한개의 노드를 얻는다.

그 다음 제704단계로 진행되어 디스크립터내에 기록되어 있는 패킷의 시작번지를 획득하고, 이 시작번지와 디스크립터 번호를 수록한다. 그리고 제705단계로 진행되어 수신대기 큐의 끝을 연결한다. 수신대기 큐의 끝이 연결되면, 제706단계로 진행되어 수신메세지 카운트값을 하나 증가시킨다.

이와 같이 수신 인터럽트루틴이 처리되면, 제8도의 제 801단계에서 패킷메모리(418)에 수신데이터가 존재하는 지를 체크한다. 이때 수신데이터가 존재하지 않아 수신카운트(수신대기 큐)값이 0인 상태이면 제811단계로 진행되어 송신처리루틴으로 진행된다.

그러나 수신데이터가 패킷메모리(418)에 존재하면, 제802단계로 진행되어 패킷메모리(418)내에 데이터를 수록하고 있는 한개의 노드를 취한 다음 제803단계로 진행되어 획득된 노드에 수록되어 있는 메세지의 유형을 체크한다.

체크결과, 메세지의 유형이 데이터이면, 제804단계로 진행되어 윈도우에 수신상태를 표시하고, 제805단계에서 패킷메모리(418)로부터 DPRAM의 수신용 버퍼(411)로 직접 수록된다.

이 과정이 끝난 노드는 제806단계로 진행되어 해당 메세지에 대한 디스크립터 번호를 LFQ(Large Free Queue, 이하 LFQ라 함)에 수록하고, 제807단계로 진행되어 수신대기 큐에 해당 노드를 제거하고, 제808단계로 진행되어 해당 디스크립터 번호는 패킷 수신에 재 사용될 수 있도록 LFQ에 수록한 후 제809단계로 진행되어 수신대기 큐의 카운트를 하나 감소시킨다.

또한 제803단계에서 판단한 결과 메세지의 유형이 데이터가 아닌 기타 부가정보인 경우에는 제810단계로 진행되어 메세지 유형에 따른 흐름을 제어한 다음 제806단계로 진행한다.

이상, 상술한 바와 같이 본 발명에 따른 IPC메세지 송수신처리장치 및 방법은 비동기 전송모드방식으로 메세지를 송수신하는 스위칭시스템에 적합하도록 구성함으로써, 비동기 전송모드방식의 스위칭시스쳄에서도 전체 성능을 저하시키지 않고 효율적으로 다수의 프로세서와 IPC메세지를 송수신할 수 있는 효과가 있다.

Claims (2)

1. 비동기 전송모드방식의 스위칭시스템에서 해당 프로세서와 타프로세서간에 통신메세지를 송수신처리하는 장치에 있어서, 상기 해당 프로세서와 양방향 억세스 방식으로 메세지를 송수신하기 위한 송수신용 버퍼; 상기 통신메세지 송수신처리장치의 전기능을 제어하는 중앙처리장치; 상기 타 프로세서로부터 메세지 수신시 비동기 전송모드(ATM)셀의 조립을 수행하는 SARA-R; 상기 타 프로세서로 메세지 송신시 비동기 전송모드 셀을 모아 패킷형태로 분할하는 SARA-S; 상기 중앙처리장치에 의해 제어되어 상기 조립된 패킷 또는 분할된 패킷메세지가 저장되는 패킷메모리; 상기 셀조립에 필요한 정보 또는 셀을 분할하는데 필요한 정보가 저장되는 콘트롤 메모리; 상기 메세지 송수신시 패킷포인터를 저장하는 주기억장치를 포함함을 특징으로 하는 비동기 전송모드방식의 스위칭시스템에 있어서 프로세서간 통신메세지 송수신처리장치.
2. 비동기 전송모드방식의 스위칭시스템에서 해당 프로세서와 타프로세서간에 통신메세지를 송수신처리하는 방법에 있어서, 상기 해당 프로세서로부터 상기 타 프로세서로 이루어지는 통신메세지 송신은, 상기 해당 프로세서로부터 전송된 데이터를 수록하는 송신용 버퍼를 주기적으로 검사하는 단계, 상기 검사단계에 의하여 전송할 메세지가 존재하면 프리큐로부터 한개의 빈노드를 획득하는 단계, 상기 송신용 버퍼에 존재하는 메세지의 포인터를 획득하고, 획득된 메세지 포인터를 획득된 상기 빈노드에 수록하는 단계, 해당 윈도우를 찾아 상기 메세지 포인터를 윈도우의 메세지 큐에 연결하는 단계, 상기 윈도우의 포인터를 상기 빈노드에 수록하는 단계, 상기 윈도우의 포인터와 메세지 포인터를 수록한 상기 노드를 전송대기 큐에 연결하여 전송대기상태로 설정하는 단계, 상기 설정단계가 완료되면 송신카운트를 증가하는 단계, 상기 송신용 버퍼에 전송할 데이터가 없는 상태에서 전송할 데이터가 존재하면 송신대기상태 큐로부터 한개의 노드를 취하는 단계, 상기 윈도우 포인터를 이용하여 윈도우를 역으로 찾는 단계, 상기 윈도우를 찾는 단계에서 찾아진 윈도우가 정상이면, 셀분할에 필요한 정보들을 송신용 콘트롤 메모리에 저장하고, 해당 데이터를 송신용 패킷메모리의 해당 포인터에 저장하는 단계, 상기 송신용 버퍼를 전송완료상태로 설정하는 단계, 상기 노드를 프리큐로 되돌려 주고 상기 송신 카운트값을 감소하는 단계를 포함하고; 상기 타 프로세서로부터 상기 해당 프로세서로 이루어지는 통신메세지 수신은, 셀형태의 메세지가 수신되면, 메세지를 조립하는 단계, 상기 메세지 조립이 종료되면, 패킷완료큐에 디스크립터 번호를 수록하고, 수신완료 인터럽트를 발생하는 단계, 상기 수신완료 인터럽트가 발생되면, 상기 패킷완료 큐로부터 상기 디스크립터를 읽어 패킷 포인터를 취하는 단계, 패킷메모리의 프리큐로부터 한개의 노드를 획득한 후, 상기 패킷포인터와 상기 디스크립터 번호를 함께 수록하는 단계, 상기 노드를 수신대기 큐에 연결하고 수신카운트값을 증가하는 단계, 수신데이터가 존재하면, 상기 수신용 패킷메모리에서 수신하고자 하는 메세지가 수록되어 있는 노드를 획득하여 상기 수신용 패킷메모리로부터 수신용 버퍼로 메세지를 카피하는 단계, 카피된 메세지에 대한 디스크립터번호를 라지 프리 큐(LFQ)에 수록하고 해당 노드를 제거하는 단계, 수신카운트값을 감소하는 단계를 포함함을 특징으로 하는 비동기 전송모드방식의 스위칭시스템에 있어서 프로세서간 통신메세지 송수신처리방법.