JP3058010B2 - プロセッサ間通信方法及び装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数のプロセッサから
なり、各プロセッサにメモリをもつような計算機のプロ
セッサ間通信方法及び装置に関する。

【０００２】

【従来の技術】従来の方式としては、ＣＰＵがメッセー
ジのヘッダではなく、パケットのヘッダを作成し、プロ
セッサ間通信装置にパケットの送信を依頼する方式があ
る。一般に、プロセッサ間ネットワーク内を転送される
パケットには、語数の制限がある。この方式では、送ろ
うとするメッセージがプロセッサ間ネットワークでパケ
ットとして送られる語数を越える場合には、ＣＰＵは複
数のパケットのヘッダを作成しなければならない。その
ため、メッセージを送信する場合のＣＰＵでの処理が多
くなり、通信のためのオーバヘッドが大きくなるという
問題がある。また、１つのメッセージを送る場合でも、
ヘッダを格納するためのメモリがパケットの数分だけ必
要となる。

【０００３】従来のようにパケットのヘッダに受信終了
割り込みビットがない場合には、受信装置は、１つのパ
ケットを受信する毎に毎回ＣＰＵに対して割り込みを発
生するか、ＣＰＵがある周期で受信装置の状態を示すビ
ットをポーリングしなければならない。毎回割り込みを
発生させると、その度にＣＰＵの処理が中断され、レジ
スタ退避などのオーバヘッドが発生するという問題があ
る。また、ポーリングする場合には、ポーリングの周期
が短ければ、そのオーバヘッドが大きくなるし、周期が
長い場合には、メッセージの受信されてから、その受信
を知るまでの時間が長くなり、メッセージの到着待ち時
間が長くなるという問題がある。

【０００４】

【発明が解決しようとする課題】以上示したように、従
来方式では、メッセージの転送語数がプロセッサ間ネッ
トワークの制限を越える場合には、パケットのヘッダを
複数作成するため、プロセッサの処理が多くなり通信の
オーバヘッドが大きくなる問題や、ヘッダを格納するメ
モリ容量が分割されたパケット数分必要となる問題があ
る。

【０００５】また、割り込み終了ビットをメッセージや
パケットのヘッダに設けない場合には、本来、連続して
到着するパケットの最後のパケットの受信が終了した場
合にだけ発生すればよい受信時の受信装置からＣＰＵへ
の割り込みが、パケット到着時に毎回起こりＣＰＵの処
理が中断される回数が増えるという問題があった。

【０００６】受信装置からの割り込みを一切発生しない
ようにすると、ＣＰＵがポーリングしなければならない
ため、受信待ち時間が長くなるなどの問題がある。

【０００７】このように、送信時、受信時でのＣＰＵの
処理が多くなると、本来の処理が阻害され、処理時間が
長くなることが問題である。

【０００８】

【課題を解決するための手段】本発明のプロセッサ間通
信方法は、ＣＰＵと、メモリと、受信装置及び送信装置
とから成るプロセッサ間通信装置とから構成される複数
のプロセッサが接続されたプロセッサ間ネットワークに
おけるプロセッサ間通信方法において、前記ＣＰＵが送
信するメッセージのメッセージヘッダを前記メモリ上に
作成し前記送信装置にメッセージの送出を依頼し、前記
送信装置は前記メッセージヘッダを前記メモリから読み
出し、前記メッセージヘッダに書かれた転送語数からメ
ッセージの本体をいくつかのパケットに分割し、それぞ
れパケットヘッダを作成し、前記プロセッサ間ネットワ
ークに送出することを特徴とする。

【０００９】また、本発明のプロセッサ間通信方法は、
前記メッセージヘッダ及び前記パケットヘッダに、受信
終了割り込みビットを設け、メッセージの宛先のプロセ
ッサの受信装置が、受信したパケットのヘッダに書かれ
たメモリアドレスまたは受信装置にあらかじめ指定され
ているメモリアドレスにパケットの本体を直接書き込
み、パケットのヘッダの受信終了割り込みビットが１の
場合には、そのパケットのデータ部分のメモリへの書き
込みが終了した時点でプロセッサに対して割り込みをか
け、０の場合には、何もしない、ことを特徴とする。

【００１０】更に、本発明のプロセッサ間通信方法は、
前記メッセージのヘッダ部分の受信終了割り込みビット
が１の場合には、１つのメッセージを分割した複数のパ
ケットの最後のパケットのヘッダ部の受信終了割り込み
ビットだけを１にし、最後のパケットに先行して送られ
る他のパケットの受信割り込みビットは０にし、前記メ
ッセージのヘッダ部分の受信終了割り込みビットが０の
場合には、１つのメッセージを分割したすべてのパケッ
トのヘッダ部の受信終了割り込みを０にすることを特徴
とする。

【００１１】本発明のプロセッサ間通信装置は、複数の
プロセッサがプロセッサ間ネットワークによって接続さ
れ、前記プロセッサが、処理を行なうＣＰＵと、データ
を格納するメモリと、プロセッサ間通信を行なうプロセ
ッサ間通信装置から構成される並列計算機におけるプロ
セッサ間通信装置において、前記プロセッサ間通信装置
が、送信装置と受信装置から構成され、前記ＣＰＵがメ
ッセージを送る時に前記メモリに格納するメッセージの
ヘッダ部分が、宛先プロセッサを指定する情報、メッセ
ージの受信終了時に割り込みを起こすかどうかを指定す
る受信終了割り込みビット、メッセージ語数、メモリに
格納されているメッセージの本体の先頭アドレス（ソー
スアドレス）、メッセージを書き込む送り先プロセッサ
のメモリアドレス（デスティネーションアドレス）、メ
ッセージの種類を示す情報などの情報から構成され、前
記プロセッサ間ネットワーク内を通信するパケットのヘ
ッダ部分が、受信終了割り込みビット、宛先プロセッサ
を指定する情報、送り元プロセッサを示す情報、パケッ
トの語数、デスティネーションアドレス、メッセージの
種類などを指定する情報、などの情報から構成され、前
記送信装置は、メッセージヘッダ内の各情報を格納する
レジスタと、パケットの語数を決定する回路と、決定し
たパケットの語数を格納するレジスタと、パケットの語
数を数えるカウンタと、アドレスや語数の計算に用いる
ＡＬＵから構成され、前記受信装置は、パケットのヘッ
ダの各情報を格納するレジスタと、あらかじめ用意され
たバッファのアドレスを格納するレジスタ、ＣＰＵに対
して割り込みを発生する回路から構成される、ことを特
徴とする。

【００１２】また、本発明のプロセッサ通信装置は、前
記受信装置が、到着したパケットの受信終了割り込みビ
ットを格納するレジスタと、受信終了割り込みビット判
定手段を有し、パケットの受信終了時にＣＰＵに割り込
みを起こすかどうかを決定し、受信装置内の割り込み発
生回路を介して、ＣＰＵに対し受信終了割り込みをかけ
ることを特徴とする。

【００１３】更に、本発明のプロセッサ間通信装置は、
前記送信装置が、メッセージのヘッダ部の受信終了割り
込みビットを格納するレジスタと、メッセージの語数を
格納するレジスタと、パケット語数を決定するパケット
語数決定回路と、受信終了割り込みビット生成手段と、
ＡＬＵとから構成され、前記メッセージ語数レジスタの
値は、１つのパケットが送出される毎に、前記ＡＬＵに
よってパケット語数分減算することにより更新され、前
記パケット語数決定回路によって次に送るパケットがそ
のメッセージの最後のパケットかどうかを表す信号が生
成され、受信終了割り込みビットと、最後のパケットか
どうかを表す信号から、前記受信終了割り込みビット生
成手段によって、送り出すパケットのヘッダ部の受信終
了割り込みビットを生成することを特徴とする。

【００１４】本発明のプロセッサ間通信装置は、複数の
プロセッサがプロセッサ間ネットワークによって接続さ
れ、前記プロセッサが、処理を行なうＣＰＵと、データ
を格納するメモリと、プロセッサ間通信を行なうプロセ
ッサ間通信装置から構成される並列計算機におけるプロ
セッサ間通信装置において、前記プロセッサ間通信装置
が、送信装置と受信装置から構成され、メッセージで送
るデータの語数が１つのパケットで送れる最大語数を越
えた場合に、前記送信装置が、ＣＰＵに代わって、１つ
のメッセージを複数のパケットに分割する手段と、メッ
セージとパケットのヘッダ部に受信終了割り込みを行な
うかどうかを指定するための受信終了割り込みビットを
設け、受信装置が終了時にＣＰＵに対して割り込みを行
なうかどうかを１か０かで指定する手段と、前記送信装
置で、受信終了割り込みビットが１の１つのメッセージ
が複数のパケットに分割された場合、前記送信装置が、
最後のパケットの受信終了割り込みビットだけを１に、
その他のパケットの受信終了割り込みビットを０にする
手段を備えたことを特徴とする。

【００１５】

【作用】上記の構成をとると、メッセージの語数が１パ
ケットで送れる語数を越えた場合でも、複数のパケット
への分割は本発明の送信装置が行なうため、ＣＰＵが行
なう送信のための処理は多くならない。

【００１６】また、メッセージのヘッダ部に受信終了割
り込みビットを設けることにより、本当に必要な場合に
だけ、割り込みだけを発生することができる。例えば、
２つのメッセージを１つの宛先プロセッサに時間差なし
に送る場合には、１つ目のメッセージの受信終了割り込
みビットを０、２つ目のメッセージの受信終了割り込み
を１にしておけば、宛先プロセッサのＣＰＵは、受信終
了割り込みが１回だけ受けることになり、その１回の受
信終了割り込みで２つのメッセージの到着を知ることが
できる。

【００１７】さらに、受信終了割り込みビットが１であ
る１つのメッセージが複数のパケットに分割された場合
でも、送信装置が最後のパケットの受信終了割り込みビ
ットだけを１、その他のパケットの受信終了割り込みビ
ットを０にすることにより、最後のパケットが到着した
時点でのみ、受信装置がＣＰＵに対し受信終了割り込み
を発生する。

【００１８】

【実施例】以下、本発明の実施例を図を参照しながら説
明する。

【００１９】図１は、本発明の実施例を示す図である。

【００２０】複数のプロセッサ１０１がプロセッサ間ネ
ットワーク１０２によって接続されている。各プロセッ
サ１０１は、計算などの処理を行なうＣＰＵ１０３と、
メモリ１０４と、プロセッサ間通信装置１０５から構成
される。また、プロセッサ間通信装置１０５は、送信装
置１０６と受信装置１０７からなる。

【００２１】メッセージは、宛先のプロセッサを指定す
る情報や、転送する語数などの情報からなるメッセージ
ヘッダ１０８と、転送するデータにあたるメッセージ本
体１０９から構成される。

【００２２】図２に示すように、メッセージヘッダ１０
８には、宛先プロセッサ指定情報２０１、転送するデー
タ（メッセージの本体部）の語数２０２、メッセージ本
体１０９が格納されているアドレス（ソースアドレス）
２０３、受信終了割り込みビット２０４などの情報が格
納されている。

【００２３】また、その他の情報２０５として、メッセ
ージのタイプを指定するビットなどがある。メッセージ
のタイプとしては、以下のようなものがある。 １．転送元のプロセッサが転送先プロセッサのメモリア
ドレス（デスティネーションアドレス）２０６を指定す
る場合 ２．転送先プロセッサが格納するアドレスを決める場合 前者の（１）転送元プロセッサが転送先のデスティネー
ションアドレスを指定する場合には、このデスティネー
ションアドレス２０６もメッセージヘッダ部１０８に格
納される。

【００２４】メッセージは、プロセッサ内での論理的な
意味をなす転送されるものの１つを表す。メッセージは
プロセッサ間通信装置を通して、１個または複数のパケ
ットとなり、プロセッサ間ネットワークでは、パケット
という単位で通信される。

【００２５】パケットは、メッセージと同じようにヘッ
ダ３０１と本体３０２から構成される。図３に示すよう
に、パケットヘッダ３０１には、宛先プロセッサ指定情
報３０３、転送するパケット本体の語数３０４、受信終
了割り込みビット３０５、メッセージの種類が前述の
（１）の場合には、転送先のメモリのアドレス（デステ
ィネーションアドレス）３０６などの情報が格納されて
いる。

【００２６】図１を使って、１つのメッセージを通信す
る場合を説明する。

【００２７】まず、ＣＰＵ１０３は、メモリにメッセー
ジヘッダ１０８を作成する。ここで、このメッセージは
１つのパケットで送れる本体の語数よりも語数が多く、
３つのパケットに分割する必要があるとする。また、こ
のメッセージの受信終了割り込みビット２０４は１にな
っているとする。さらに、このメッセージは上述の
（１）宛先プロセッサでのメッセージ本体の格納アドレ
スは、メッセージの送り元が指定しているものとする。
メッセージヘッダ１０８のソースアドレス２０３はメッ
セージ本体１０９の先頭を指している。ＣＰＵ１０３
は、プロセッサ間通信装置１０５の送信装置１０６に対
し、メッセージの送信を依頼する。送信に関するＣＰＵ
１０３の処理はこれで終りである。

【００２８】送信装置１０６は、まず、メッセージヘッ
ダ１０８をメモリ１０４から読み出し、メッセージの本
体１０９の語数２０２、宛先のプロセッサ指定情報２０
１、受信終了割り込みビット２０４、その他の情報２０
５、メッセージの本体のアドレス（ソースアドレス）２
０３、転送先での格納アドレス（デスティネーションア
ドレス）２０６を、それぞれ、送信装置１０６内の、メ
ッセージ語数レジスタ１１０、宛先プロセッサレジスタ
１１１、受信割り込みビットレジスタ１１２、メッセー
ジ情報レジスタ１１３、ソースアドレスレジスタ１１
４、デスティネーションレジスタ１１５に格納する。

【００２９】そして、メッセージ語数レジスタ１１０の
値から、パケット語数決定回路１１６によって、パケッ
トの語数を決定し、パケット語数レジスタ１１７に設定
する。パケット語数レジスタ１１７の値は、必ず、１つ
のパケットで送れるパケット本体の語数以下となる。ま
た、決定されたパケット語数は、パケット語数カウンタ
１１８にも同時に設定される。

【００３０】送信装置１０６は、パケット語数レジスタ
１１７、宛先プロセッサレジスタ１１１、受信割り込み
ビットレジスタ１１２、メッセージ情報レジスタ１１
３、デスティネーションレジスタ１１５などの情報から
パケットヘッダ３０１を作成し、プロセッサ間ネットワ
ーク１０２に送出する。ここで、１個目のパケット３０
７は、最後のパケットではないので、このパケットヘッ
ダ３０１の受信割り込みビット３０５は０となってい
る。

【００３１】次に、送信装置１０６は、メモリのソース
アドレスレジスタ１１４内のアドレスから、パケット語
数レジスタ１１７の語数だけデータを読み出し、プロセ
ッサ間ネットワーク１０２に送出する。これが、１個目
のパケット３０７のパケット本体３０２となる。送り出
したパケット本体３０２の語数は、パケット語数カウン
タ１１８を１ずつ減算することで数えられ、パケット語
数カウンタ１１８の値がゼロになったところで、パケッ
ト本体３０２の送出が終了する。

【００３２】１個目のパケット３０７の送出が終ると、
送信装置１０６はＡＬＵ１１９を用いて、以下のような
演算を行なう。 ・メッセージ語数レジスタ１１０の値から、パケット語
数レジスタ１１７の値を引き算し、その結果をメッセー
ジ語数レジスタ１１０に書き込む。 ・デスティネーションレジスタ１１５の値に、パケット
語数レジスタ１１７の値を加算し、デスティネーション
レジスタ１１５に書き込む。 ・ソースレジスタ１１４の値に、パケット語数レジスタ
１１７の値を加算し、ソースレジスタ１１４に書き込
む。

【００３３】その後、送信装置１０６は、２個目のパケ
ット３０５の語数を、更新されたメッセージ語数レジス
タ１１０の値を使って、パケット語数決定回路１１６で
計算し、パケット語数レジスタ１１７、パケット語数カ
ウンタ１１８に書き込む。

【００３４】１個目のパケット３０７と同じように２個
目のパケット３０８のヘッダ部、本体部３１０が送信さ
れる。２個目のパケット３０８も最後のパケットではな
いので、パケットヘッダの受信終了割り込みビット３０
９は０である。

【００３５】２個目のパケット３０８送出後、送信装置
１０６は、先ほどと同じようにＡＬＵ１１９を使って、
メッセージ語数レジスタ１１７、デスティネーションレ
ジスタ１１５、ソースレジスタ１１４のそれぞれの値を
更新する。

【００３６】送信装置１０６は、更新後のメッセージ語
数レジスタ１１０の値を使って、パケット語数決定回路
１１６で３個目のパケット３１１のパケット語数を決定
し、その結果をパケット語数レジスタ１１７、パケット
語数カウンタ１１８に書き込む。今回は、メッセージ語
数レジスタ１１０の値が１つのパケットで送れる語数以
下なので、パケット語数レジスタ１１７、パケット語数
カウンタ１１８の値は、メッセージ語数レジスタ１１０
と同じ値となる。つまり、この３個目のパケット３１１
がこのメッセージの最後のパケットである。

【００３７】この３個目のパケット３１１も、１個目３
０７、２個目３０８と同じように、ヘッダ部が作成さ
れ、ヘッダ部、本体部３１３が送出されるが、最後のパ
ケットとなるため、パケットヘッダ部の受信終了割り込
みビット３１２は１となる。

【００３８】最後のパケットである３個目のパケット３
１１の本体３１３が送出されると、送信装置での処理が
終了する。

【００３９】次に、受信装置１０７での受信処理を説明
する。受信装置１０７では、ネットワークから到着した
パケットのヘッダを、パケットヘッダレジスタ１２１に
格納する。パケットヘッダ内の受信終了割り込みビット
は、受信装置１０７内の受信終了割り込みビットレジス
タ１２０に格納される。パケットの本体は、パケットヘ
ッダに書かれたパケットの種類により、あらかじめ設定
されたバッファアドレスレジスタ１２２の指すメモリ１
０４のアドレス、または、パケットヘッダ内に書かれた
メモリ１０４のアドレス、に書き込まれる。パケット本
体の書き込みが終了した時点で、割り込み発生回路１２
３が、受信終了割り込みビットレジスタ１２０を検査
し、１の場合だけ、ＣＰＵ１０３に対し割り込みを発生
する。０の場合には割り込みを発生しない。

【００４０】

【発明の効果】本発明のプロセッサ間通信方法及び装置
は、メッセージで送るデータの語数が１つのパケットで
送れる最大語数を越えた場合に、プロセッサ間通信装置
の送信装置が、ＣＰＵに代わって、１つのメッセージを
複数のパケットに分割する手段により、メッセージの語
数が１パケットで送れる語数を越えた場合でも、複数の
パケットへの分割は本発明の送信装置が行なうため、Ｃ
ＰＵが行なう送信のための処理は増加しない。

【００４１】また、メッセージとパケットのヘッダ部に
受信終了割り込みを行なうかどうかを指定するための受
信終了割り込みビットを設け、受信装置が受信終了時に
ＣＰＵに対して割り込みを行なうかどうかを指定する手
段により、本当に必要な受信終了割り込みだけを発生さ
せることができ、不必要な割り込みによるＣＰＵの処理
の中断を防げる。

【００４２】さらに、メッセージヘッダの受信終了割り
込みビットが１である１つのメッセージが複数のパケッ
トに分割された場合でも、送信装置が、最後のパケット
の受信終了割り込みビットだけを１に、その他のパケッ
トの受信終了割り込みビットを０にする手段を備えたこ
とにより、宛先プロセッサで、最後のパケット本体の受
信が終了した時点でのみ、受信装置がＣＰＵに対し受信
終了割り込みを発生することが可能となり、不必要な受
信終了割り込みによるＣＰＵの処理の中断を防げる。

【図面の簡単な説明】

【図１】本発明の実施例を示す図。

【図２】本発明の実施例でのメッセージの構成を示す
図。

【図３】本発明の実施例でのパケットの構成を示す図。

【符号の説明】

１０１ プロセッサ １０２ プロセッサ間ネットワーク １０３ ＣＰＵ １０４ メモリ １０５ プロセッサ間通信装置 １０６ 送信装置 １０７ 受信装置 １０８ メッセージヘッダ １０９ メッセージ本体 １１０ メッセージ語数レジスタ １１１ 宛先プロセッサレジスタ １１２ 受信終了割り込みビットレジスタ（送信装置） １１３ メッセージ情報レジスタ １１４ ソースレジスタ １１５ デスティネーションレジスタ １１６ パケット語数決定回路 １１７ パケット語数レジスタ １１８ パケット語数カウンタ １１９ ＡＬＵ １２０ 受信終了割り込みビットレジスタ（受信装置） １２１ パケットヘッダレジスタ １２２ バッファアドレスレジスタ １２３ 割り込み発生回路 ２０１ 宛先プロセッサ指定情報 ２０２ メッセージ語数 ２０３ ソースアドレス ２０４ 受信終了割り込みビット ２０５ その他の情報 ２０６ デスティネーションアドレス ３０１ パケットヘッダ ３０２ パケット本体（１個目のパケット） ３０３ 宛先プロセッサ指定情報 ３０４ パケット語数 ３０５ 受信終了割り込みビット（１個目のパケット） ３０６ デスティネーションアドレス ３０７ １個目のパケット ３０８ ２個目のパケット ３０９ 受信終了割り込みビット（２個目のパケット） ３１０ ２個目のパケット本体 ３１１ ３個目のパケット ３１２ 受信終了割り込みビット（３個目のパケット） ３１３ ３個目のパケット本体

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】ＣＰＵと、メモリと、受信装置及び送信装
   置とから成るプロセッサ間通信装置とから構成される複
   数のプロセッサが接続されたプロセッサ間ネットワーク
   におけるプロセッサ間通信方法において、 前記ＣＰＵが送信するメッセージのメッセージヘッダを
   前記メモリ上に作成し前記送信装置にメッセージの送出
   を依頼し、 前記送信装置は、前記メッセージヘッダを前記メモリか
   ら読み出し、前記メッセージヘッダに書かれた転送語数
   からメッセージの本体をいくつかのパケットに分割し送
   ることを決め、転送語数からパケットで送る語数を決定
   し、前記メッセージヘッダ及びパケットヘッダには受信
   割り込みビットが設けられており、前記メッセージヘッ
   ダの受信終了割り込みビットが１の場合には、最後に送
   られるパケットのパケットヘッダの受信終了割り込みビ
   ットを１にし、最後のパケットに先行して送られる他の
   パケットがある場合、当該パケットのパケットヘッダの
   受信割り込みビットを０にし、前記メッセージヘッダの
   受信終了割り込みビットが０の場合には、すべてのパケ
   ットのパケットヘッダの受信終了割り込みビットを０に
   してパケットヘッダを生成し、前記メッセージヘッダに
   書かれたメッセージ本体の先頭アドレスの前記メモリか
   ら、パケット語数分のデータを読み出して、前記パケッ
   トヘッダに付加して、前記プロセッサ間ネットワークに
   送出し、複数のパケットに分割する場合、次のパケット
   の本体の先頭アドレス、宛先での書き込みアドレス、残
   りの転送語数をパケット語数から計算し、次のパケット
   語数を残りの転送語数から決定し、次のパケットを送出
   し、転送語数がゼロになるまで、この操作を繰り返し、 メッセージの宛先のプロセッサの受信装置が、受信した
   パケットのパケットヘッダに書かれたメモリアドレスま
   たは受信装置にあらかじめ指定されているメモリアドレ
   スにパケット本体を直接書き込み、前記パケットヘッダ
   の受信終了割り込みビットが１の場合には、そのパケッ
   トのデータ部分のメモリへの書き込みが終了した時点で
   プロセッサに割り込みをかけ、０の場合には、割り込み
   をかけないことを特徴とするプロセッサ間通信方法。
2. 【請求項２】複数のプロセッサがプロセッサ間ネットワ
   ークによって接続され、前記プロセッサが、処理を行な
   うＣＰＵと、データを格納するメモリと、プロセッサ間
   通信を行なうプロセッサ間通信装置から構成される並列
   計算機におけるプロセッサ間通信装置において、 前記プロセッサ間通信装置が、送信装置と受信装置から
   構成され、 前記ＣＰＵがメッセージを送る時に前記メモリに格納す
   るメッセージのメッセージヘッダが、宛先プロセッサを
   指定する情報、メッセージの受信終了時に割り込みを起
   こすかどうかを指定する受信終了割り込みビット、メッ
   セージ語数、メモリに格納されているメッセージの本体
   の先頭アドレス（ソースアドレス）、メッセージを書き
   込む送り先プロセッサのメモリアドレス（デスティネー
   ションアドレス）、メッセージの種類を示す情報などの
   情報から構成され、 前記プロセッサ間ネットワーク内を通信するパケットの
   パケットヘッダが、受信終了割り込みビット、宛先プロ
   セッサを指定する情報、送り元プロセッサを示す情報、
   パケットの語数、デスティネーションアドレス、メッセ
   ージの種類などを指定する情報、などの情報から構成さ
   れ、 前記送信装置は、メッセージヘッダ内の各情報を格納す
   るレジスタと、パケットの語数を決定する回路と、決定
   したパケットの語数を格納するレジスタと、パケットの
   語数を数えるカウンタと、アドレスや語数の計算に用い
   るＡＬＵから構成され、 前記送信装置は、前記ＣＰＵからの送信処理要求を受け
   とると、前記メモリから前記メッセージヘッダを読み出
   し、送信装置内の前記レジスタに格納し、パケット語数
   を決定する回路を使ってレジスタ内のメッセージ語数か
   ら、次のパケットが最後のパケットかどうかと、パケッ
   トで送る語数を決定し、前記パケット語数を格納するレ
   ジスタとカウンタに格納し、レジスタ内のメッセージヘ
   ッダと、パケット語数レジスタの値からパケットヘッダ
   を作成し、ネットワークに送り出し、レジスタ内のメッ
   セージ本体の先頭アドレスが指すメモリから、パケット
   語数カウンタを使って、パケット語数分のメッセージ本
   体を読み出し、ネットワークに送り出し、送り出したパ
   ケットが最後のパケットでない場合には、メッセージ語
   数レジスタの値からＡＬＵを使ってパケット語数レジス
   タの値を引き算し、その結果をメッセージ語数レジスタ
   に格納し、前記レジスタに格納されたメッセージ本体の
   先頭アドレスに、パケット語数レジスタの値をＡＬＵに
   よって足し算し、その結果をレジスタに格納し、メッセ
   ージヘッダに宛先プロセッサでの書き込みアドレスがあ
   る場合には、書き込みアドレスをパケット語数を足し算
   した結果に更新し、新たなメッセージ語数からパケット
   語数決定回路によって、最後のパケットかどうかと、次
   のパケット語数を決定し、パケット語数をレジスタとカ
   ウンタに格納し、次のパケットヘッダを作成し、新たな
   メッセージ本体の先頭アドレスのメモリからパケット語
   数分のメッセージの本体を読みだし、ネットワークに送
   出し、メッセージ語数がゼロになるまでこの処理を繰り
   返すことを特徴とするプロセッサ間通信装置。
3. 【請求項３】前記受信装置は、ネットワークから送られ
   てきたパケットのパケットヘッダの各情報を格納するレ
   ジスタと、あらかじめ用意されたバッファのアドレスを
   格納するレジスタ、ＣＰＵに対して割り込みを発生する
   回路から構成され、到着したパケットの受信終了割り込
   みビットを格納するレジスタと受信終了割り込みビット
   判定手段を有し、パケットの本体の受信終了時に、ＣＰ
   Ｕに対して割り込みを起こすかどうかを決定し、前記割
   り込み発生回路を介して、ＣＰＵに対し受信終了割り込
   みをかけることを特徴とする請求項２に記載のプロセッ
   サ間通信装置。
4. 【請求項４】前記送信装置が、メッセージヘッダの受信
   終了割り込みビットを格納するレジスタと、メッセージ
   の語数を格納するレジスタと、パケット語数を決定する
   パケット語数決定回路と、受信終了割り込みビット生成
   手段と、ＡＬＵとから構成され、 前記メッセージ語数レジスタの値は、１つのパケットが
   送出される毎に、前記ＡＬＵによってパケット語数分減
   算することにより更新され、前記パケット語数決定回路
   によって次に送るパケットがそのメッセージの最後のパ
   ケットかどうかを表す信号が生成され、受信終了割り込
   みビットと、最後のパケットかどうかを表す信号から、
   前記受信終了割り込みビット生成手段によって、送り出
   すパケットのヘッダ部の受信終了割り込みビットを生成
   することを特徴とする請求項３に記載のプロセッサ間通
   信装置。
5. 【請求項５】複数のプロセッサがプロセッサ間ネットワ
   ークによって接続され、前記プロセッサが、処理を行な
   うＣＰＵと、データを格納するメモリと、プロセッサ間
   通信を行なうプロセッサ間通信装置から構成される並列
   計算機におけるプロセッサ間通信装置において、 前記プロセッサ間通信装置が、送信装置と受信装置から
   構成され、前記ＣＰＵがメッセージを送る時に作成するメッセージ
   ヘッダ及び前記プロセッサ間ネットワーク内を通信する
   パケットのパケットヘッダに受信終了割り込みを行なう
   かどうかを指定するための受信終了割り込みビットが設
   けられており、 前記送信装置は、メッセージで送るデータの語数が１つ
   のパケットで送れる最大語数を越えた場合に、１つのメ
   ッセージを複数のパケットに分割する手段と、 前記メッセージヘッダの受信終了割り込みビットが１の
   場合、最後に送信されるパケットのパケットヘッダの受
   信終了割り込みビットを１に、最後のパケットに先行し
   て送られる他のパケットのパケットヘッダの受信終了割
   り込みビットを０にし、前記メッセージヘッダの受信終
   了割り込みビットが０の場合には、すべてのパケットの
   パケットヘッダの受信終了割り込みビットを０にする手
   段とを備え、 前記受信装置がパケットの受信終了時にＣＰＵに対して
   割り込みを行なうかどうかを指定する手段とを備えた こ
   とを特徴とするプロセッサ間通信装置。