JP2011024156A - パケット通信装置およびシステム、ならびに同システムにおける受信割り込み制御方法、パケット通信制御プログラム - Google Patents
パケット通信装置およびシステム、ならびに同システムにおける受信割り込み制御方法、パケット通信制御プログラム Download PDFInfo
- Publication number
- JP2011024156A JP2011024156A JP2009169734A JP2009169734A JP2011024156A JP 2011024156 A JP2011024156 A JP 2011024156A JP 2009169734 A JP2009169734 A JP 2009169734A JP 2009169734 A JP2009169734 A JP 2009169734A JP 2011024156 A JP2011024156 A JP 2011024156A
- Authority
- JP
- Japan
- Prior art keywords
- packet
- interrupt
- reception
- communication device
- control information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
【課題】受信側通信装置の割込み負荷を低減するとともに、割込みの適時性を維持して最適なタイミングで割込みを通知する。
【解決手段】送信側通信装置10と、受信側通信装置20とからなり、送信側通信装置10は、生成したパケットに割り込み制御情報を設定して受信側通信装置20に送信し、受信側通信装置20は、受信したパケットに設定された割り込み制御情報を参照して受信割り込みを制御する。
【選択図】図1
【解決手段】送信側通信装置10と、受信側通信装置20とからなり、送信側通信装置10は、生成したパケットに割り込み制御情報を設定して受信側通信装置20に送信し、受信側通信装置20は、受信したパケットに設定された割り込み制御情報を参照して受信割り込みを制御する。
【選択図】図1
Description
本発明は、パケット通信装置およびシステム、ならびに同システムにおける受信割り込み制御方法、パケット通信制御プログラムに関し、特に、パケット交換を行う通信装置間で、データの受信完了を割り込みにより通知するシステムに用いて好適な技術に関する。
これまでのパケット交換を行う通信システムの受信割り込み発生の原理が図8に示されている。図8を参照すると、パケット通信システム200は、送信側通信装置201と受信側通信装置202とが、有線もしくは無線による通信路203を介して接続され構成される。受信側通信装置202は、パケットが到着する毎にパケット受信完了通知を内蔵するCPUに対して発行し、このため、CPUは、都度、割り込み処理を行う必要がある。したがってCPUは、通信頻度が高い場合、頻繁にタスクスイッチ、および割込み処理を実施する必要が生じる。
一方、パケット通信において、送信側通信装置201は、大容量のデータを送信する場合に、これを複数のパケットに分割して送信するため、受信側通信装置202では、1パケットの到着は意味がなく、分割されたデータの全てのパケットが揃った場合にデータとして意味を持つ。この場合、意味の無い割込みがバケット到着の都度、多数、CPUに対して発行されるため、CPUにとっては、不要な割込み処理が発生し、この間、CPUはその処理に占有されるため、受信側通信装置202の処理能力低下という弊害が発生する。
この問題を解決するために、例えば、特許文献1では、タイマにより一定時間内に発生した割込みを抑止し、一旦割込み発生後、次に発行される割込みは、一定定時間経過後になるため、CPUの割込み負荷を低減させることができる。
しかしながら上述した特許文献1に開示された技術によれば、CPUは、割込みを実施する必要のある最終データであるパケットが到着したのか、途中データのパケットであるのかを判別していないため、割込み発生の適時性が失われる。つまり、タイマ値によっては、分割されたデータの最終パケットが到着した場合でも、最終パケットの到着を通知する割込みが抑止される可能性があり、この場合、CPUは、意味のあるデータ(パケット)が受信バッファに揃ったことを認識するのが遅れ、結果として情報処理の開始が遅れる可能性がある。
(発明の目的)
本発明の目的は、受信側通信装置の割込み負荷を低減するとともに、割込みの適時性を維持して最適なタイミングで割込みを通知することができる、パケット通信装置およびシステム、ならびに同システムにおける受信割り込み制御方法、パケット通信制御プログラムを提供することにある。
本発明の目的は、受信側通信装置の割込み負荷を低減するとともに、割込みの適時性を維持して最適なタイミングで割込みを通知することができる、パケット通信装置およびシステム、ならびに同システムにおける受信割り込み制御方法、パケット通信制御プログラムを提供することにある。
本発明の第1のパケット通信装置は、受信したパケットを単位に割り込みにより受信処理を行う受信側通信装置に対し、前記パケットを送信するパケット通信装置であって、送信すべきデータをパケットに分割し、前記パケットに割り込み制御情報を設定して前記受信側通信装置に送信する制御手段、を含む。
本発明の第2のパケット通信装置は、送信側通信装置により生成され、送信されるパケットを受信し、受信割り込みによって受信処理を行うパケット通信装置であって、前記送信側の通信装置により生成される前記パケットに設定された割り込み制御情報を参照し、前記受信割り込みを制御する受信割り込み実行制御手段、を含む。
本発明の第3のパケット通信システムは、パケットを生成して送信する送信側通信装置と、前記パケットを受信する受信側通信装置との間でパケットの送受信を行うパケット通信システムであって、前記送信側通信装置は、前記生成したパケットに割り込み制御情報を設定して前記受信側通信装置に送信する制御手段を備え、前記受信側通信装置は、前記受信したパケットに設定された割り込み制御情報を参照して受信割り込みを制御する受信割り込み実行制御手段、を含む。
本発明の第4のパケット通信システムにおける受信割り込み制御方法は、パケットを生成して送信する送信側通信装置と、前記パケットを受信する受信側通信装置との間でパケットの送受信を行うパケット通信システムにおける受信割り込み制御方法であって、前記送信側通信装置が、前記生成したパケットに割り込み制御情報を設定して前記受信側通信装置に送信する第1のステップと、前記受信側通信装置が、前記受信したパケットに設定された割り込み制御情報を参照して受信割り込みを制御する第2のステップと、を有する。
本発明の第5のパケット通信制御プログラムは、コンピュータ上で実行され、受信したパケットを単位に割り込みにより受信処理を行う受信側の通信装置に対し、前記パケットを送信する送信側通信装置に用いられるパケット通信制御プログラムであって、前記コンピュータに、送信すべきデータをパケットに分割し、前記パケットに割り込み制御情報を設定して前記受信側通信装置に送信する制御処理、を実行させるものである。
本発明の第6のパケット通信制御プログラムは、コンピュータ上で実行され、送信側通信装置により生成され、送信されるパケットを受信し、割り込みによって受信処理を行う受信側通信装置に用いられるパケット通信制御プログラムであって、前記コンピュータに、前記送信側の通信装置により生成される前記パケットに設定された割り込み制御情報を参照し、前記割り込みを制御する受信割り込み実行制御処理、を実行させるものである。
本発明によれば、受信側通信装置にかかる割込み負荷を低減するとともに、割込みの適時性を維持して最適なタイミングで割込みを通知することができる、パケット通信装置およびシステム、ならびに同システムにおける受信割り込み制御方法、パケット通信制御プログラムを提供することができる。
その理由は、送信側通信装置が、生成したパケットに割り込み制御情報を設定して受信側通信装置に送信し、受信側通信装置が、受信したパケットに設定された割り込み制御情報を参照して受信割り込みを制御するからである。
次に本発明の実施の形態について図面を参照して詳細に説明する。
(第1の実施の形態のパケット通信システムの構成)
図1は、本発明の第1の実施の形態によるパケット通信システムの構成を示すブロック図である。
図1は、本発明の第1の実施の形態によるパケット通信システムの構成を示すブロック図である。
図1を参照すると、本発明の第1の実施の形態によるパケット通信システム1は、送信側通信装置10と、受信側通信装置20とが、有線または無線の通信路30を介して接続され、構成される。
送信側通信装置10は、CPU11と、メモリ12と、チップセット13と、通信インタフェース装置14とを含む。
CPU11は、送信側通信装置10の制御中枢となり、ここでは、メモリ12に記録されたプログラムにしたがい送信データを生成して通信インタフェース装置14に引き渡す。通信インタフェース装置14は、送信すべきデータをパケットに分割し、このパケットに割り込み制御情報を設定し、通信路30経由で受信側通信装置20に送信する制御手段として機能する。
チップセット13は、CPU11、メモリ12、および通信インタフェース装置14を含む各種周辺デバイスとの間で発生するデータの受け渡しを行うLSIセットであり、例えば、シリアルATA(AT Attachment)やUSB(Universal Serial Bus)コントローラを含む。
通信インタフェース装置14は、送信用バッファ140と、主制御部141と、送信制御部142と、を含む。
主制御部141は、通信インタフェース装置14の制御中枢としてCPU11と通信路30との間のインタフェースを担う。通信インタフェース装置14は、CPU11により生成され、メモリ12上に展開される送信データをパケットに分割し、このパケットに割り込み制御情報を埋め込む処理を行い、送信用バッファ140に一時格納する。また、送信バッファ140に格納されたパケットを、送信制御部142による送信タイミング制御に従い、通信路30に転送する。
受信側通信装置20は、CPU21と、メモリ22と、チップセット23と、通信インタフェース装置24とを含む。
CPU21は、受信側通信装置20の制御中枢となり、ここでは、メモリ21に記録されたプログラムにしたがい通信インタフェース装置24により生成される割り込みにしたがい、タスクスイッチ処理、およびパケット受信処理を行う。通信インタフェース装置24は、受信したパケットに設定された割り込み制御情報を参照して受信割り込みを制御する受信割り込み実行制御手段として機能する。
なお、チップセット23は、送信側通信装置10が有するものと同様であるため、重複を回避する意味で説明を省略する。
通信インタフェース装置24は、受信用バッファ240と、主制御部241と、受信制御部242と、割り込み抑止制御部243とを含む。
主制御部241は、通信路30を伝播するパケットを受信制御部242による制御の下で受信用バッファ240に一時保持する他、パケットヘッダを参照することより割り込み抑止制御部243を制御してCPU21に対する受信割り込みの通知を抑制する制御を行う。
図2に、送信側通信装置10と受信側通信装置20との間で交換される通信パケット100のデータフォーマットの一例が示されている。
図2を参照すると、通信パケット100は、通信ヘッダ100aと、パケット本体である通信データ100bとから構成される。なお、通信パケット100は、通信ヘッダ100aのみから構成され、通信データ100bを含まない場合もある。通信ヘッダ100aは、パケットの送信先を示す通信先装置番号、パケットを識別するパケット番号、パケットに付随するデータの大きさを示すパケットデータ長、割込み指示情報が設定される、それぞれのフィールド101〜104を含む。
(第1の実施の形態のパケット通信システムの動作)
図1、図2を参照して本実施の形態によるパケット通信システム1の概略動作説明を行う。まず、送信側通信装置10の通信インタフェース装置14が、CPU11により生成されるデータをパケットに分割し、分割された各パケットに割り込み制御情報を設定し、通信路30経由で受信側通信装置20に送信する。
図1、図2を参照して本実施の形態によるパケット通信システム1の概略動作説明を行う。まず、送信側通信装置10の通信インタフェース装置14が、CPU11により生成されるデータをパケットに分割し、分割された各パケットに割り込み制御情報を設定し、通信路30経由で受信側通信装置20に送信する。
このとき、通信インタフェース装置14では、主制御部141が、送信用バッファ140に保持されるパケット毎、割り込み制御情報を埋め込む。図1において、送信用バッファ140中、○印が付されたパケットが、受信側通信装置20に対して発行される割り込み通知を許可する意味のある最終パケットであることを示す。また、×印が付されたパケットが、割り込み通知を抑止する意味の無い中途のパケットであることを示す。
次に、受信側通信装置20は、受信したパケットに設定された割り込み制御情報を参照して受信割り込みを制御する。このとき、通信インタフェース装置24の主制御部241は、受信用バッファ240に保持されたパケットが有する通信ヘッダ100aのうち、割り込み指示フィールド104に設定された情報を参照することにより割り込み抑止制御部243を制御する。割り込み抑止制御部243は、受信用バッファ240に保持されたパケットのうち、割り込み通知を抑止することを示す情報が設定されていた場合、CPU21への受信割り込み通知を抑止する。
(第1の実施の形態のパケット通信システムの効果)
図3に、本実施の形態による通信システム1の動作が時間軸上に従来例と対比して示されている。
図3に、本実施の形態による通信システム1の動作が時間軸上に従来例と対比して示されている。
図3(a)に示す従来例を参照すると、処理Aが発生する毎にパケット受信完了割り込みが発せられ、受信側通信装置20のCPU21がタスクスイッチ処理と受信処理とを都度実行している。これに対し、図3(b)に示す本実施の形態による通信システム1の動作を参照すると、連続して処理Aが実行され、最後にデータ完了割り込みが発せられ、受信側通信装置20のCPU21がその時点ではじめて処理Aに対するタスクスイッチ処理と受信処理とを実行している、このため、本実施の形態では、差分dの時間だけ処理が短縮され、その間、CPU21は、他の処理を実行することができるため、スループットの向上が図れる。
その理由は、受信側通信装置20の割込み負荷が低減され、受信側通信装置20が、割込みの適時性を維持して最適なタイミングで割込みを通知することができるからである。
(第1の実施の形態のパケット通信装置の構成)
図4は、本発明の第1の実施の形態によるパケット通信装置の構成および動作を模式的に示した図である。送信側通信装置10が、CPU11と、メモリ12と、通信インタフェース装置14で構成されることは図1に示した通りである。このため、以下に説明する図4において、図1に示す符号と同一符号が付されたブロックは、図1に示すそれと同じものとする。
図4は、本発明の第1の実施の形態によるパケット通信装置の構成および動作を模式的に示した図である。送信側通信装置10が、CPU11と、メモリ12と、通信インタフェース装置14で構成されることは図1に示した通りである。このため、以下に説明する図4において、図1に示す符号と同一符号が付されたブロックは、図1に示すそれと同じものとする。
図4を参照すると、メモリ12には、CPU11によって生成される送信データが格納される送信データ領域120が割り当てられている。CPU11は、メモリ12に常駐し、CPU11上で実行されるOS(Operating System)/アプリケーション110、通信ドライバ111等のプログラムにしたがい、メモリ12の送信データ領域120にデータを格納し、通信インタフェース装置14の送信用バッファ140にパケットを一時格納する。ここでは、送信用バッファ140として、データバッファ140aとヘッダブッファ140bが分離され示されている。
図5は、本発明の第1の実施の形態によるパケット通信装置の構成および動作を模式的に示した図である。受信側通信装置20が、CPU21と、メモリ22と、通信インタフェース装置24で構成されることは図1に示した通りである。このため、以下に説明する図5において、図1に示す符号と同一符号が付されたブロックは、図1に示すそれと同じものとする。
図5を参照すると、メモリ22には、受信データ領域120が割り当てられている。CPU21は、メモリ22に常駐し、CPU21上で実行されるOS/アプリケーション210、通信ドライバ211等のプログラムを実行することにより、受信バッファ240に一時保持されたパケットをメモリ22の受信データ領域120に展開する。ここでは、受信バッファ240として、受信用データバッファ240aとヘッダブッファ140bが分離され示されている。
(第1の実施の形態のパケット通信装置の動作)
図6、図7は、本実施の形態によるパケット通信装置の動作を示すフローチャートである。最初に、図6のフローチャートを参照しながら、図4に示すパケット通信装置10の送信動作について説明する。
図6、図7は、本実施の形態によるパケット通信装置の動作を示すフローチャートである。最初に、図6のフローチャートを参照しながら、図4に示すパケット通信装置10の送信動作について説明する。
上述したOS/アプリケーション110が、データの送信を指示していた場合、CPU11は、まず、メモリ12の送信データ領域120に、生成された送信データを書き込む。次に、OS/アプリケーション110は、通信ドライバ111に対し、データ送信要求を通知するが、その際、メモリ12の送信データ領域120の開始アドレスおよび送信データのサイズも通知する。
通信ドライバ111は、通信インタフェース装置14の主制御部141に対して送信開始指示を発行するが、このとき、主制御部141は、通信先装置番号、送信データ領域の開始アドレス、送信データ長等のパラメータを受信する(ステップS601)。これを受けて主制御部141は、パケットを構成するパケットヘッダを生成してヘッダバッファ140bに書き込む。
主制御部141は、パケットヘッダを生成するにあたり、図2に示す通信ヘッダ中、通信先装置番号(フィールド101)として、通信ドライバ111により指示されたデータを、パケット番号(フィールド102)として、通信インタフェース装置14がパケットを識別するために付加したシーケンシャルな番号を、パケットデータ長(フィールド103)として、送信データをパケットに分割したデータのサイズを、それぞれ設定する。
残る割り込み指示フィールド104にデータを設定するにあたり、主制御部141は、通信ドライバ111から指示された転送データ長が、通信パケットに付随可能なパケットデータ長の最大値を超えているか否かを判定する(ステップS602)。ここで、最大値を超えていると判定された場合(ステップS602“YES”)、データ転送を正常に行うために、送信データを複数のパケットに分割する必要が生じる。この場合、受信側通信装置20としては、個々のパケットのデータには大きな意味はなく、送信側通信装置10が送信する送信データの全てが揃った場合に意味をなすことになるため、個々のパケットの到着を受信側通信装置20のCPU21が認識する必要はない。
そのため、送信側通信装置10の主制御部141では、送信データを分割して複数のパケットを生成し(ステップS603)、分割された複数のパケットのうち、最終パケットに対してのみ「割込を実施する」という割り込み指示情報を設定し(ステップS604“YES”、S505)、他の分割された中途のパケットには「割込を実施しない」という割り込み指示情報を設定する(ステップS604“NO”、S606)。
なお、ステップS602で送信データ長がパケットの最大データ長より小さい場合は(ステップS602“NO”)、「割込を実施する」という割り込み指示情報を設定する(ステップSS605)。
このようにして送信側通信装置10の通信インタフェース装置14が送信したパケットを、受信側通信装置20の通信インタフェース装置24が受信した場合の動を図7にフローチャートで示している。
図7を参照すると、受信側通信装置20は、通信インタフェース装置24が、通信路30経由で送信側通信装置10からパケットを受信すると(ステップS701“YES”)、そのパケットを、通信ドライバ211経由で受信用バッファ240に保持する(ステップS702)。ここでは、パケット本体が受信用データバッファ240aに、通信ヘッダがヘッダバッファ240bに保持される。
このとき、主制御部241は、ヘッダバッファ240bに保持されたヘッダの割り込み指示フィールド104を参照する(ステップS703)。ここで、割り込み指示フィールド104に、「割込を実施しない」旨の割り込み指示情報が設定されていた場合(ステップS703“YES”)、主制御部242により生成されるパケット受信完了通知割込みは割り込み抑止制御部203により抑止され、その結果、CPU21への割込みの通知は禁止される(ステップS704)。
一方、「割込みする」という割り込み指示情報が設定されていた場合(ステップS703“NO”)、割り込み抑止制御部243は、主制御部241により生成されるパケット受信完了通知割込みを抑止することなくCPU21へ通知する(ステップS705)。これを受けたCPU21は、OS/アプリケーション210による管理の下でタスクスイッチ処理、および受信処理を行い、メモリ22の受信データ領域220に受信データを展開する。
(第1の実施の形態のパケット通信装置の効果)
本実施の形態では、高い頻度で発生する受信割込みを抑止することで受信側通信装置20のCPU21にかかる割込み負荷を低減することができ、割り込みを抑止した分だけその処理にかかる負担を他の処理に割り当てることができるため、スループットの向上がはかれる。また、最終パケットで受信側通信装置20に受信割込みが確実に通知されるため、最適なタイミングで割込みを処理することができる。
本実施の形態では、高い頻度で発生する受信割込みを抑止することで受信側通信装置20のCPU21にかかる割込み負荷を低減することができ、割り込みを抑止した分だけその処理にかかる負担を他の処理に割り当てることができるため、スループットの向上がはかれる。また、最終パケットで受信側通信装置20に受信割込みが確実に通知されるため、最適なタイミングで割込みを処理することができる。
その理由は、送信側通信装置10が受信側通信装置20に対して受信割込み発生の有効なタイミングを指示するからである。
以上好ましい実施の形態と実施例をあげて本発明を説明したが、本発明は必ずしも、上述実施の形態及び実施例に限定されるものでなく、その技術的思想の範囲内において様々に変形して実施することができる。
本発明は、パケット交換を行う通信装置を備え、パケットの受信完了通知をCPUに割込みによって通知する全ての情報処理装置に適用可能である。
1、200: パケット通信システム
10、201: 送信側通信装置
11、21: CPU
12、22: メモリ
13、23: チップセット
14、24: 通信インタフェース装置
20、202: 受信側通信装置
30、203: 通信路
100: 通信パケット
140: 送信用バッファ
141、241: 主制御部
142: 送信制御部
240: 受信用バッファ
242: 受信制御部
243: 割り込み抑止制御部
10、201: 送信側通信装置
11、21: CPU
12、22: メモリ
13、23: チップセット
14、24: 通信インタフェース装置
20、202: 受信側通信装置
30、203: 通信路
100: 通信パケット
140: 送信用バッファ
141、241: 主制御部
142: 送信制御部
240: 受信用バッファ
242: 受信制御部
243: 割り込み抑止制御部
Claims (14)
- 受信したパケットを単位に割り込みにより受信処理を行う受信側通信装置に対し、前記パケットを送信するパケット通信装置であって、
送信すべきデータをパケットに分割し、前記パケットに割り込み制御情報を設定して前記受信側通信装置に送信する制御手段、
を備えたことを特徴とするパケット通信装置。 - 前記制御手段は、
送信すべきデータのデータ長が、前記パケットの最大データ長より大きい場合、前記データを分割して複数のパケットを生成し、前記生成されたパケットに、前記割り込み制御情報を設定することを特徴とする請求項1記載のパケット通信装置。 - 前記制御手段は、
前記分割された最後のパケットのヘッダ位置に前記割り込みの実行を許可する割り込み制御情報を設定することを特徴とする請求項1または2記載のパケット通信装置。 - 送信側通信装置により生成され、送信されるパケットを受信し、受信割り込みによって受信処理を行うパケット通信装置であって、
前記送信側通信装置により生成される前記パケットに設定された割り込み制御情報を参照し、前記受信割り込みを制御する受信割り込み実行制御手段、
を備えたことを特徴とするパケット通信装置。 - 前記受信割り込み実行制御手段は、
前記受信したパケットに含まれる割り込み制御情報を参照し、前記割り込み制御情報の内容によっては割り込みを抑止して前記受信処理の実行を保留することを特徴とする請求項4記載のパケット通信装置。 - パケットを生成して送信する送信側通信装置と、前記パケットを受信する受信側通信装置との間でパケットの送受信を行うパケット通信システムであって、
前記送信側通信装置は、
前記生成したパケットに割り込み制御情報を設定して前記受信側通信装置に送信する制御手段を備え、
前記受信側通信装置は、
前記受信したパケットに設定された割り込み制御情報を参照して受信割り込みを制御する受信割り込み実行制御手段、を備えることを特徴とするパケット通信システム。 - パケットを生成して送信する送信側通信装置と、前記パケットを受信する受信側通信装置との間でパケットの送受信を行うパケット通信システムにおける受信割り込み制御方法であって、
前記送信側通信装置が、前記生成したパケットに割り込み制御情報を設定して前記受信側通信装置に送信する第1のステップと、
前記受信側通信装置が、前記受信したパケットに設定された割り込み制御情報を参照して受信割り込みを制御する第2のステップと、
を有することを特徴とするパケット通信システムにおける受信割り込み制御方法。 - 前記第1のステップは、
送信すべきデータのデータ長が、前記パケットの最大データ長より大きい場合、前記データを分割して複数のパケットを生成するサブステップと
前記生成されたパケットに、前記割り込み制御情報を設定するサブステップと、
を有することを特徴とする請求項7記載のパケット通信システムにおける受信割り込み制御方法。 - 前記第2のステップは、
前記受信したパケットに含まれる割り込み制御情報を参照するサブステップと、
前記割り込み制御情報の内容によっては割り込みを抑止して前記受信処理の実行を保留するサブステップと、
を有することを特徴とする請求項7記載のパケット通信システムにおける受信割り込み制御方法。 - コンピュータ上で実行され、受信したパケットを単位に割り込みにより受信処理を行う受信側通信装置に対し、前記パケットを送信する通信装置に用いられる通信制御プログラムであって、
前記コンピュータに、
送信すべきデータをパケットに分割し、前記パケットに割り込み制御情報を設定して前記受信側通信装置に送信する制御処理、
を実行させることを特徴とするパケット通信制御プログラム。 - 前記制御処理は、
送信すべきデータのデータ長が、前記パケットの最大データ長より大きい場合、前記データを分割して複数のパケットを生成し、前記生成されたたパケットに、前記割り込み制御情報を設定することを特徴とする請求項10記載のパケット通信制御プログラム。 - 前記制御処理は、
前記分割された最後のパケットのヘッダ位置に前記割り込みの実行を許可する割り込み制御情報を設定することを特徴とする請求項10または11記載のパケット通信制御プログラム。 - コンピュータ上で実行され、送信側通信装置により生成され、送信されるパケットを受信し、割り込みによって受信処理を行う通信装置に用いられるパケット通信制御プログラムであって、
前記コンピュータに、
前記送信側の通信装置により生成される前記パケットに設定された割り込み制御情報を参照し、前記割り込みを制御する受信割り込み実行制御処理、
を実行させることを特徴とするパケット通信制御プログラム。 - 前記割り込み実行制御処理は、
前記受信したパケットに含まれる割り込み制御情報を参照し、前記割り込み制御情報の内容によっては割り込みを抑止して前記受信処理の実行を保留することを特徴とする請求項13記載のパケット通信制御プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009169734A JP2011024156A (ja) | 2009-07-21 | 2009-07-21 | パケット通信装置およびシステム、ならびに同システムにおける受信割り込み制御方法、パケット通信制御プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009169734A JP2011024156A (ja) | 2009-07-21 | 2009-07-21 | パケット通信装置およびシステム、ならびに同システムにおける受信割り込み制御方法、パケット通信制御プログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011024156A true JP2011024156A (ja) | 2011-02-03 |
Family
ID=43633784
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009169734A Pending JP2011024156A (ja) | 2009-07-21 | 2009-07-21 | パケット通信装置およびシステム、ならびに同システムにおける受信割り込み制御方法、パケット通信制御プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011024156A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4978757B1 (ja) * | 2012-01-24 | 2012-07-18 | オムロン株式会社 | データ設定装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06334707A (ja) * | 1993-05-26 | 1994-12-02 | Hitachi Ltd | ネットワーク通信方式 |
JPH086912A (ja) * | 1994-06-21 | 1996-01-12 | Nec Corp | プロセッサ間通信方法及び装置 |
JPH08287031A (ja) * | 1995-04-14 | 1996-11-01 | Nec Corp | プロセッサ間データ転送方法およびその装置 |
-
2009
- 2009-07-21 JP JP2009169734A patent/JP2011024156A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06334707A (ja) * | 1993-05-26 | 1994-12-02 | Hitachi Ltd | ネットワーク通信方式 |
JPH086912A (ja) * | 1994-06-21 | 1996-01-12 | Nec Corp | プロセッサ間通信方法及び装置 |
JPH08287031A (ja) * | 1995-04-14 | 1996-11-01 | Nec Corp | プロセッサ間データ転送方法およびその装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4978757B1 (ja) * | 2012-01-24 | 2012-07-18 | オムロン株式会社 | データ設定装置 |
WO2013111351A1 (ja) * | 2012-01-24 | 2013-08-01 | オムロン株式会社 | データ設定装置 |
CN104067185A (zh) * | 2012-01-24 | 2014-09-24 | 欧姆龙株式会社 | 数据设定装置 |
US9645567B2 (en) | 2012-01-24 | 2017-05-09 | Omron Corporation | Data setting device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10412017B2 (en) | Transfer device, transfer method, and computer program product | |
US10042794B2 (en) | Methods and apparatus for synchronizing uplink and downlink transactions on an inter-device communication link | |
JP4580845B2 (ja) | タスク実行装置 | |
JP2014138206A (ja) | 制御装置および制御方法 | |
JP2010128696A (ja) | バスブリッジ装置およびそれを用いたバスブリッジシステム | |
JP5475790B2 (ja) | 無線通信装置および通信プログラム | |
JP6227767B2 (ja) | 情報処理装置、その処理方法、及び入出力装置 | |
EP2685385B1 (en) | Network system | |
US20110047303A1 (en) | Data transfer control device and data transfer control method | |
JP2011024156A (ja) | パケット通信装置およびシステム、ならびに同システムにおける受信割り込み制御方法、パケット通信制御プログラム | |
JP2017097638A (ja) | PCIeデバイス及びそれを有する情報処理装置の制御方法 | |
JP2015087872A (ja) | ダイレクトメモリアクセス制御装置、その制御方法、及び情報処理システム | |
JP2011116083A (ja) | 印刷装置及びその制御方法、プログラム | |
CN102117261A (zh) | 一种芯片内部处理器之间的通信方法 | |
JP2010072915A (ja) | 割込制御装置、割込制御システム、割込制御方法および割込制御プログラム | |
JP2012010216A (ja) | 割込みシステム、ホスト装置、及び、周辺装置 | |
JP5772132B2 (ja) | データ転送装置、データ転送方法および情報処理装置 | |
JP2010049314A (ja) | タスクスケジューリング装置およびタスクスケジューリング方法 | |
JP2019176366A (ja) | 情報処理装置、情報処理方法、及びプログラム | |
JP6079805B2 (ja) | 並列計算装置 | |
JP2014160367A (ja) | 演算処理装置 | |
JP6542513B2 (ja) | Usb転送装置、usb転送システムおよびusb転送方法 | |
JP4862395B2 (ja) | 情報処理装置及び情報処理装置の制御方法 | |
JP2010050699A (ja) | ネットワーク機器装置 | |
JP4941212B2 (ja) | 電子デバイス、データ処理装置、及びバス制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120606 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130507 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130905 |