JP2010128696A - バスブリッジ装置およびそれを用いたバスブリッジシステム - Google Patents
バスブリッジ装置およびそれを用いたバスブリッジシステム Download PDFInfo
- Publication number
- JP2010128696A JP2010128696A JP2008301295A JP2008301295A JP2010128696A JP 2010128696 A JP2010128696 A JP 2010128696A JP 2008301295 A JP2008301295 A JP 2008301295A JP 2008301295 A JP2008301295 A JP 2008301295A JP 2010128696 A JP2010128696 A JP 2010128696A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- packet
- reception
- bus bridge
- interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/32—Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Abstract
【課題】バスブリッジ装置において、割り込み通知をパケットで行うバスに接続される第2のデバイスから汎用バスを介して第1のデバイスへ最後のデータ転送を行った時に、データ転送と、データ転送完了後に第1のデバイスから第2のデバイスに対して行なうステータスリードとの整合性を保障し、汎用バスの使用効率の低下を抑止する。
【解決手段】汎用の第1のバス1と、受信バッファを有し、割り込みをパケットで通知する第2のバス7との間に接続されるバスブリッジ3であって、第2のバスから受信するリードレスポンスとリクエストを独立に処理する、または、受信順に処理するように切替制御する制御部30を有し、制御部30は、第2のバスから転送される割り込み信号アサートパケットの受信認識から割り込み信号ディアサートパケットの受信認識までの期間を、リードレスポンスとリクエストを受信順に処理するように受信データの読み出し順序を制御する。
【選択図】 図1
【解決手段】汎用の第1のバス1と、受信バッファを有し、割り込みをパケットで通知する第2のバス7との間に接続されるバスブリッジ3であって、第2のバスから受信するリードレスポンスとリクエストを独立に処理する、または、受信順に処理するように切替制御する制御部30を有し、制御部30は、第2のバスから転送される割り込み信号アサートパケットの受信認識から割り込み信号ディアサートパケットの受信認識までの期間を、リードレスポンスとリクエストを受信順に処理するように受信データの読み出し順序を制御する。
【選択図】 図1
Description
本発明は、バスブリッジ装置およびそれを用いたバスブリッジシステムに係り、特に汎用バスと、受信バッファを必要とし、割り込みをパケットで通知するバスとの間に接続されるバスブリッジにおけるリードレスポンスとリクエストに対する処理を制御する装置に関するもので、例えばPCI Expressを利用するシステムに使用されるものである。
例えばPCI Expressを利用するシステムにおいて、第1のデバイスに接続される汎用の第1のバスと第2のデバイスに接続される第2のバスとの間にバスブリッジが接続される。この場合、バスブリッジは、第2のバスから転送されるリードレスポンス、ライト/リードリクエストをそれぞれ受信する2つの受信バッファを内蔵し、第2のバスが、受信バッファを必要とし、割り込みをパケットで通知するバスであり、第2のデバイスが複数の割り込み要因(例えばダイレクトメモリアクセス;DMA)を有するものがある。
この種のバスブリッジにおいて、バスブリッジは、リードレスポンス受信バッファ、ライト/リードリクエスト受信バッファを独立に動作させることにより、リードレスポンスおよびライト/リードリクエストを第1のバス側へ通知する処理を互いに影響を受けずに行うことができる。しかし、第2のデバイスにおいて複数のDMAコントローラ(以下、DMACと称する)が同時に動作している場合は、次のような問題が発生する。
すなわち、第2のデバイスから第1のデバイスに対してDMA完了を通知する割り込み信号アサートパケットに対して、第1のデバイスから第2のデバイスに対して割り込み要因を確認するために行われる割り込みステータスリードのレスポンス受信と、第2のデバイスから発行される割り込み完了状態との整合性を保てない場合が存在する。以下、具体的に説明する。
第1のデバイスから第2のデバイスに対して発行された割り込みステータスレジスタのリードの直前に、第2のデバイス内の複数のDMACの動作が完了し、最後のDMA転送が行われる場合に着目する。この場合、バスブリッジでは、最後のDMAライトリクエストをライト/リードリクエスト受信バッファに格納し、割り込みステータスリードに対するレスポンスをリードレスポンス受信バッファに格納する。
この際、第1のデバイス内でライト/リードリクエストが入力するTarget部がビジー状態であって、バスブリッジから第1のデバイスへ最後のDMAライトリクエストを発行できないと、割り込みステータスリードに対するレスポンスが最後のDMAライトパケットを追い越して第1のデバイス側へ伝えられる場合が存在する。この際、第1のデバイスでは割り込みステータスリードに対するレスポンス情報から複数のDMACの両方が完了したと認識する。しかし、最後のDMAライトパケットはバスブリッジ内のリクエスト受信用受信バッファ内に留まっているので、第1のデバイス側では割り込み完了の認識と実際のデータ転送との整合性が保てなくなる。
なお、特許文献1には、バスアービタを内部に持つバスブリッジにおいて、バスアービトレーションを効率よく行うことにより、高速なデータ転送を可能にする技術が開示されている。
特開平11−338816号公報
本発明は前記した従来の問題点を解決すべくなされたもので、割り込み通知をパケットで行うバスに接続される第2のデバイスから汎用バスを介して第1のデバイスへ最後のデータ転送を行った時に、データ転送と、データ転送完了後に第1のデバイスから第2のデバイスに対して行なうステータスリードとの整合性を保障でき、しかも汎用バスの使用効率の低下を抑止し得るバスブリッジ装置およびそれを用いたバスブリッジシステムを提供することを目的とする。
本発明のバスブリッジ装置は、汎用の第1のバスと、受信バッファを有し、割り込みをパケットで通知する第2のバスとの間に接続されるバスブリッジ装置であって、前記第2のバスから受信するリードレスポンスとリクエストを独立に処理する機能と受信順に処理する機能とを切替えるように制御する制御手段を有し、前記制御手段は、前記第2のバスから転送される割り込み信号アサートパケットを受信認識してから割り込み信号ディアサートパケットを受信認識するまでの期間を、前記第2のバスから受信するリードレスポンスとリクエストを受信順に処理するように受信データの読み出し順序を制御する機能を有することを特徴とする。
本発明のバスブリッジシステムは、汎用の第1のバスと、受信バッファを有し、割り込みをパケットで通知する第2のバスと、前記第1のバスに接続された第1のデバイスと、前記第2のバスに接続され、複数のダイレクトメモリアクセスコントローラを持つ第2のデバイスと、前記第1のバスと第2のバスとの間に接続され、前記第2のバスから転送される割り込み信号アサートパケットの受信認識から割り込み信号ディアサートパケットを受信認識するまでの期間を、前記第2のバスから受信するリードレスポンスとリクエストを受信順に処理する機能を有するバスブリッジ装置とを具備することを特徴とする。
本発明のバスブリッジ装置によれば、割り込み通知をパケットで行うバスに接続される第2のデバイスから汎用バスを介して第1のデバイスへデータ転送を行う際、第2のデバイスで複数の割り込み要因が同時に発生した場合でも、割り込み信号アサートパケットのデータ転送と、当該データ転送の完了後に第1のデバイスから第2のデバイスに対して行なう割り込みステータスリードのレスポンス処理との整合性を、汎用バスの使用効率の低下を抑止しつつ保障することができる。
本発明のバスブリッジシステムによれば、割り込み通知をパケットで行うバスに接続される第2のデバイスから汎用バスを介して第1のデバイスへデータ転送を行う際、第2のデバイスで複数のダイレクトメモリアクセスコントローラが同時に動作した場合でも、割り込み信号アサートパケットのデータ転送と、当該データ転送の完了後に第1のデバイスから第2のデバイスに対して行なう割り込みステータスリードのレスポンス処理との整合性を、汎用バスの使用効率の低下を抑止しつつ保障することができる。
以下、図面を参照して本発明の実施形態を説明する。この説明に際して、全図にわたり共通する部分には共通する参照符号を付す。
<第1の実施形態>
図1は、本発明のバスブリッジ装置およびそれを用いたバスブリッジシステムの第1の実施形態として例えばPCI Expressを利用するシステムに使用される場合を示すブロック図である。1は第1のデバイス(System1)、2は第1のバス、3はバスブリッジ、6は第2のバス、7は第2のデバイス(System2)である。本例では、第2のバス6はPCI Expressバスであり、バスブリッジ3はPCI Expressバスブリッジであり、第2のデバイス7はEnd Pointデバイス(EPデバイス)である。
図1は、本発明のバスブリッジ装置およびそれを用いたバスブリッジシステムの第1の実施形態として例えばPCI Expressを利用するシステムに使用される場合を示すブロック図である。1は第1のデバイス(System1)、2は第1のバス、3はバスブリッジ、6は第2のバス、7は第2のデバイス(System2)である。本例では、第2のバス6はPCI Expressバスであり、バスブリッジ3はPCI Expressバスブリッジであり、第2のデバイス7はEnd Pointデバイス(EPデバイス)である。
第1のバス2は、AMBA、OCP等の汎用バスであり、第1のデバイス1のTarget部およびInitiator部とバスブリッジ3のTarget部およびInitiator部との間に接続されている。
第2のバス6は、受信バッファを必要とし、割り込みをパケット(Assert INT Message/De-Assert INT Message)で通知するFlow Control制御を必要とするバスである。この第2のバス6におけるパケットによる割り込みとレベルによる割り込みの関係を図2に示す。ここで、割り込み信号のアサート(Assert)を示す「割り込み信号アサートパケット」を受信してから割り込み信号のディアサート(De-Assert)を示す「割り込み信号ディアサートパケット」を受信するまでの期間が、レベルによる割り込み信号のアサートと等価である。
第2のデバイス7は、割り込み要因を複数持つものであり、複数のDMAC、割り込みステータスレジスタ(本例ではDMAステータスレジスタ10)、メモリ(MEM)11、CPU12を有する。本例では、複数のDMACとして、第1のDMAC(DMAC1)8と第2のDMAC(DMAC2)9を示している。
バスブリッジ3は、第1のデバイス1が発行するリードリクエストに対するレスポンス(Completion)を受信するリードレスポンス用の受信バッファ(Receive Buffer)4と、第2のデバイス7が発行するライト/リードリクエスト(Request)を受信するリクエスト用の受信バッファ5を有する。
本実施形態では、バスブリッジ3は、さらに、制御部30を有する。この制御部30は、第2のバス6から受信するリードレスポンスとリクエストを独立に処理する機能と受信順に処理する機能とを切替えるように制御するものであり、リードレスポンス、リクエストを受信認識し、受信バッファ4、5に対する処理を以下の(1)、(2)のように切り替え制御する。
(1)「割り込み信号アサートパケット」を受信してから「割り込み信号ディアサートパケット」を受信するまでの期間は、“第1のデバイス1から第2のデバイス7へ発行したリードリクエストに対するレスポンス”と“第2のデバイス7が発行するリクエスト”に対してバスブリッジ3が受信する順番通りに処理する。
(2)上記以外の期間は、“第1のデバイス1から第2のデバイス7へ発行したリードリクエストに対するレスポンス”と“第2のデバイス7が発行するリクエスト”に対して独立に処理する。
上記したように本実施形態においては、バスブリッジ3内に付加された制御部30の制御機能により、第2のデバイス7が発行している複数のDMAライト転送の完了時における割り込み完了状態と割り込みステータスリードに対するレスポンスとの整合性を、バス1の使用効率の低下を抑えつつ保障することが可能となる。
以下、図1のバスブリッジシステムの全体の動作例について詳細に説明する。図3は、図1のバスブリッジシステムにおいて本発明により解決される事象を示す。
バスブリッジ3は、EPデバイス7から発行された「割り込み信号アサートパケット」を受信するまで、“第1のデバイス1から第2のデバイス7へ発行したリードリクエストに対するレスポンスの処理(受信バッファ4からの読み出し制御)”と、“第2のデバイス7が発行するリクエストに対する処理(受信バッファ5からの読み出し制御)”とを、独立に処理する。この独立処理時には、2つの受信バッファ4、5を独立に動作させるので、一方の受信バッファに対して第1のバス1側がビジー(Busy)状態になっても他方の受信バッファは影響を受けず、リードレスポンスおよびリクエストを互いに影響を受けずに第1のデバイス1へ通知することができる。
ここで、EPデバイス7から2つのDMAC1、DMAC2によるDMAライトが同時に動作している場合の処理概要を示す。EPデバイス7において、DMAC1によるDMAライトが完了すると、EPデバイス7から第1のデバイス1に対して「割り込み信号アサートパケット」が発行される。この時、割り込み要因“DMAC1完了ステータス”がEPデバイス7内の割り込みステータスレジスタ10にセットされる。
また、この時、バスブリッジ3は、「割り込み信号アサートパケット」を認識した後、リードレスポンスおよびリクエストを受信の順番通りに処理(順次処理)するように、受信バッファ4、5からのリードレスポンスおよびリクエストの読み出し制御の方法を切り替える。そして、第1のデバイス1に対して、「割り込み信号アサートパケット」受信を通知する。この順次処理時には、PCI Expressバス6からパケットが入力した順番で第1のバス2へパケットを出力させるように動作し、見掛け上、2つの受信バッファ4、5のうちの1つの受信バッファしか存在しない。
第1のデバイス1は、割り込み要因を確認するために、割り込みステータスリード(EPデバイス7のDMAステータスレジスタ10のリード)を行う。この際、図3中の(1)に示すように第1のデバイス1からEPデバイス7に対して発行された割り込みステータスリードの直前にEPデバイス7内のDMAC2のDMAライトが完了した場合(最後のDMA転送が行われた場合)、この完了によりEPデバイス7内のDMAステータスレジスタ10は、図3中の(2)に示すように“DMAC1完了ステータス”(1ビット)と“DMAC2完了ステータス”(1ビット)の計2ビットがセットされる。
このように2ビットがセットされたレスポンスデータは、その後、図3中の(3)に示すように第1のデバイス1からEPデバイス7に対して発行された割り込みステータスリードが行われると、EPデバイス7から第1のデバイス1へ送られる。
この際、バスブリッジ3では、DMAC2からの最後のライトリクエストをライト/リードリクエスト用の受信バッファ5に格納し、割り込みステータスリードに対するレスポンスをリードレスポンス用の受信バッファ4に格納する。
この時、図3中の(4)に示すようにDMAC2の最後のライトリクエストが第1のデバイス1へ転送されるまで、割り込みステータスリードに対するレスポンスは受信バッファ4内にとどまる。
そして、図3中の(5)に示すようにバスブリッジ3から第1のデバイス1へのDMAC2の最後のライトリクエストの転送が終わり、その後、図3中の(6)に示すようにバスブリッジ3から第1のデバイス1へ割り込みステータスリードに対するレスポンスの転送が終わる。その後、EPデバイス7の割り込みステータスの中のDMAC完了ステータスをクリアするためのリクエストを第1のデバイス1からEPデバイス7へ発行する。
EPデバイス7は、割り込みステータスの中のDMAC完了ステータスがクリアされると、第1のデバイス1でアサートされている割り込み信号をディアサートするために第1のデバイス1に向けて「割り込み信号ディアサートパケット」を送信する。
バスブリッジ3は、EPデバイス7側から「割り込み信号ディアサートパケット」を受信すると、リードレスポンスおよびリクエストの処理を受信の順番通りに処理する方法から独立に処理する方法へと切り替える。
次に、受信バッファ4、5の動作モードの切り替え制御について、図4、図5を参照して説明する。図4は、図1中のバスブリッジ3における「割り込み信号アサートパケット(Assert INT Message)」受信時の動作例を示す。バスブリッジ3は、図4中の(1)に示すようにAssert INT Messageを受信認識すると、直ぐに、図4中の(2)に示すように受信バッファ4、5からのリードレスポンス(Completion)およびリクエスト(Request)に対する読み出し制御の方法を、PCI Expressバス6から受信した順番通りに第1のシステム1側に送信する処理に切り替える。すなわち、Assert INT Messageを認識した時点で、CompletionとRequestの読み出し制御の順序を到着順に変更する。これにより、以降に受信するCompletionとRequestは受信する順番通りに処理される。バスブリッジ3から第1のシステム1へのAssert INT Message受信通知は、以前に受信した全てのCompletionとRequestをバスブリッジ3から第1のシステム1に送信した後に行われる。
図5は、図1中のバスブリッジ3における「割り込み信号ディアサートパケット(De-Assert INT Message)」受信時の動作例を示す。バスブリッジ3は、De-Assert INT Messageを認識する時は、PCI Expressバス6からRequestとCompletionを受信する順番通りに処理している。バスブリッジ3から第1のシステム1へのDe-Assert INT Message受信通知は、それ以前に受信した全てのCompletionとRequestを第1のシステム1へ送信した後に行われる。すなわち、図5中の(1)に示すようにDe-Assert INT Messageよりも先に到着しているパケットを全て送信し終えた後、図5中の(2)に示すようにDe-Assert INT Messageを認識する。その後、CompletionとRequestの読み出し制御は独立処理に戻る。
1…第1のデバイス、2…第1のバス、3…バスブリッジ、4…リードレスポンス用の受信バッファ、5…ライト/リードリクエスト用の受信バッファ、6…第2のバス、7…第2のデバイス、30…制御部。
Claims (4)
- 汎用の第1のバスと、受信バッファを有し、割り込みをパケットで通知する第2のバスとの間に接続されるバスブリッジ装置であって、前記第2のバスから受信するリードレスポンスとリクエストを独立に処理する機能と受信順に処理する機能とを切替えるように制御する制御手段を有し、前記制御手段は、前記第2のバスから転送される割り込み信号アサートパケットを受信認識してから割り込み信号ディアサートパケットを受信認識するまでの期間を、前記第2のバスから受信するリードレスポンスとリクエストを受信順に処理するように受信データの読み出し順序を制御する機能を有することを特徴とするバスブリッジ装置。
- 前記制御手段は、前記割り込み信号アサートパケットを受信認識した後、直ぐに前記リードレスポンスとリクエストを受信順に処理するように制御する機能を有することを特徴とする請求項1に記載のバスブリッジ装置。
- 前記制御手段は、前記割り込み信号ディアサートパケットを受信認識し、割り込み信号ディアサートパケットを前記第1のバスに通知した後、前記第2のバスから受信するリードレスポンスとリクエストを独立に処理するように制御する機能を有することを特徴とする請求項1に記載のバスブリッジ装置。
- 汎用の第1のバスと、受信バッファを有し、割り込みをパケットで通知する第2のバスと、前記第1のバスに接続された第1のデバイスと、前記第2のバスに接続され、複数のダイレクトメモリアクセスコントローラを持つ第2のデバイスと、前記第1のバスと第2のバスとの間に接続され、前記第2のバスから転送される割り込み信号アサートパケットを受信認識してから割り込み信号ディアサートパケットを受信認識するまでの期間を、前記第2のバスから受信するリードレスポンスとリクエストを受信順に処理する機能を有するバスブリッジ装置とを具備することを特徴とするバスブリッジシステム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008301295A JP2010128696A (ja) | 2008-11-26 | 2008-11-26 | バスブリッジ装置およびそれを用いたバスブリッジシステム |
US12/623,804 US20100131692A1 (en) | 2008-11-26 | 2009-11-23 | Bus bridge apparatus and bus bridge system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008301295A JP2010128696A (ja) | 2008-11-26 | 2008-11-26 | バスブリッジ装置およびそれを用いたバスブリッジシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010128696A true JP2010128696A (ja) | 2010-06-10 |
Family
ID=42197414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008301295A Pending JP2010128696A (ja) | 2008-11-26 | 2008-11-26 | バスブリッジ装置およびそれを用いたバスブリッジシステム |
Country Status (2)
Country | Link |
---|---|
US (1) | US20100131692A1 (ja) |
JP (1) | JP2010128696A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8769175B2 (en) | 2011-03-09 | 2014-07-01 | International Business Machines Corporation | Adjustment of post and non-post packet transmissions in a communication interconnect |
KR20160112752A (ko) * | 2015-03-20 | 2016-09-28 | 한국전자통신연구원 | Pci 익스프레스 전용 통신 모듈을 이용한 통신 방법과 이를 포함하는 네트워크 장치 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9213616B2 (en) * | 2013-01-24 | 2015-12-15 | Xcerra Corporation | Automated test platform utilizing status register polling with temporal ID |
US9430348B2 (en) | 2013-01-24 | 2016-08-30 | Xcerra Corporation | Scalable test platform in a PCI express environment with direct memory access |
US9430349B2 (en) | 2013-01-24 | 2016-08-30 | Xcerra Corporation | Scalable test platform in a PCI express environment with direct memory access |
US9459978B2 (en) | 2013-01-24 | 2016-10-04 | Xcerra Corporation | Automated test platform utilizing segmented data sequencers to provide time controlled test sequences to device under test |
US9336108B2 (en) | 2013-01-24 | 2016-05-10 | Xcerra Corporation | Scalable test platform |
US9135202B2 (en) * | 2013-02-06 | 2015-09-15 | Apple Inc. | Bridge circuit for bus protocol conversion and error handling |
US9384156B2 (en) * | 2013-11-21 | 2016-07-05 | Microsoft Technology Licensing, Llc | Support for IOAPIC interrupts in AMBA-based devices |
CN108984453B (zh) * | 2018-07-12 | 2021-02-02 | 山东超越数控电子股份有限公司 | 一种基于申威平台的pcie总线测速系统及方法 |
TWI718858B (zh) | 2020-02-03 | 2021-02-11 | 慧榮科技股份有限公司 | 資料儲存裝置以及非揮發式記憶體控制方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007087082A (ja) * | 2005-09-21 | 2007-04-05 | Ricoh Co Ltd | 情報処理装置およびオプションデバイス共有方法 |
JP2008140065A (ja) * | 2006-11-30 | 2008-06-19 | Toshiba Corp | アクセス調停装置、アクセス調停方法、及び情報処理装置 |
JP2008176682A (ja) * | 2007-01-22 | 2008-07-31 | Renesas Technology Corp | 半導体集積回路及びデータ処理システム |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007012021A (ja) * | 2005-06-01 | 2007-01-18 | Sony Corp | 情報処理装置および情報処理方法、並びにプログラム |
US7603490B2 (en) * | 2007-01-10 | 2009-10-13 | International Business Machines Corporation | Barrier and interrupt mechanism for high latency and out of order DMA device |
US7613850B1 (en) * | 2008-12-23 | 2009-11-03 | International Business Machines Corporation | System and method utilizing programmable ordering relation for direct memory access |
US20110022767A1 (en) * | 2009-07-27 | 2011-01-27 | Electronics And Telecommunications Research Institute | Dma controller with interrupt control processor |
-
2008
- 2008-11-26 JP JP2008301295A patent/JP2010128696A/ja active Pending
-
2009
- 2009-11-23 US US12/623,804 patent/US20100131692A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007087082A (ja) * | 2005-09-21 | 2007-04-05 | Ricoh Co Ltd | 情報処理装置およびオプションデバイス共有方法 |
JP2008140065A (ja) * | 2006-11-30 | 2008-06-19 | Toshiba Corp | アクセス調停装置、アクセス調停方法、及び情報処理装置 |
JP2008176682A (ja) * | 2007-01-22 | 2008-07-31 | Renesas Technology Corp | 半導体集積回路及びデータ処理システム |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8769175B2 (en) | 2011-03-09 | 2014-07-01 | International Business Machines Corporation | Adjustment of post and non-post packet transmissions in a communication interconnect |
KR20160112752A (ko) * | 2015-03-20 | 2016-09-28 | 한국전자통신연구원 | Pci 익스프레스 전용 통신 모듈을 이용한 통신 방법과 이를 포함하는 네트워크 장치 |
KR102237991B1 (ko) | 2015-03-20 | 2021-04-08 | 한국전자통신연구원 | Pci 익스프레스 전용 통신 모듈을 이용한 통신 방법과 이를 포함하는 네트워크 장치 |
Also Published As
Publication number | Publication date |
---|---|
US20100131692A1 (en) | 2010-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010128696A (ja) | バスブリッジ装置およびそれを用いたバスブリッジシステム | |
CN101916236B (zh) | 为邮递性中断事务提供留存机构的方法、装置和系统 | |
US9128920B2 (en) | Interrupt handling systems and methods for PCIE bridges with multiple buses | |
US6983339B1 (en) | Method and apparatus for processing interrupts of a bus | |
KR970002659A (ko) | 데이타 프로세싱 시스템, 버스간 브리지 및 브리지를 통해 다수의 트랜잭션을 제어하는 방법 | |
US20120331186A1 (en) | Dma controller | |
JP2008176360A (ja) | マルチプロセッサシステム | |
JP2007058716A (ja) | データ転送バスシステム | |
JP2004334552A (ja) | バス接続回路及びバス接続システム | |
TWI336439B (en) | System and method to reduce memory latency in microprocessor systems connected with a bus | |
JP5741245B2 (ja) | 画像処理装置、画像処理制御方法及び画像処理制御プログラム | |
US6546447B1 (en) | Method and apparatus for dynamic PCI combining for PCI bridges | |
JP4853951B2 (ja) | データ処理装置 | |
JP4666143B2 (ja) | データ転送処理装置 | |
JPH09212448A (ja) | 情報処理システム | |
US10540305B2 (en) | Semiconductor device | |
US20040193756A1 (en) | Serial communication device | |
EP2141606B1 (en) | Apparatus and method for processing high speed data using hybrid DMA | |
JP2006092077A (ja) | バスシステム | |
JP2008118211A (ja) | データ転送装置及びデータ転送方法 | |
KR100825663B1 (ko) | 시스템 버스를 점유하지 않는 디바이스/메모리 전용디엠에이 전송 방법 및 장치 | |
JP2007164511A (ja) | 通信装置および受信データ通知方法 | |
JP2006119982A (ja) | コンピュータシステム | |
JP2014048954A (ja) | データ転送装置及びデータ転送方法 | |
JP2003308289A (ja) | データ処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120626 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120627 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121023 |