JP2008118211A - データ転送装置及びデータ転送方法 - Google Patents

データ転送装置及びデータ転送方法 Download PDF

Info

Publication number
JP2008118211A
JP2008118211A JP2006297110A JP2006297110A JP2008118211A JP 2008118211 A JP2008118211 A JP 2008118211A JP 2006297110 A JP2006297110 A JP 2006297110A JP 2006297110 A JP2006297110 A JP 2006297110A JP 2008118211 A JP2008118211 A JP 2008118211A
Authority
JP
Japan
Prior art keywords
data
data transfer
transmitted
data transmitted
equipment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006297110A
Other languages
English (en)
Inventor
Kenichi Ishii
賢一 石井
Yoshiaki Murano
義明 村野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006297110A priority Critical patent/JP2008118211A/ja
Priority to US11/869,150 priority patent/US20080104286A1/en
Publication of JP2008118211A publication Critical patent/JP2008118211A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)

Abstract

【課題】この発明は、データ転送の中止が決定された後に不所望に送信される無効データを受信するという無駄な処理を削減して、電力消費量の節約と、システムバスやメモリ等における無駄なトラフィックの削減を図り得るようにしたデータ転送装置及びデータ転送方法を提供することを目的としている。
【解決手段】第1の機器(11)と、第1の機器(11)に接続され、第1の機器(11)によって制御される第2の機器(12)との間でデータ転送を制御する転送手段(16)と;第2の機器から第1の機器にデータ転送が行なわれている状態で、第1の機器(11)が第2の機器(12)から送信されるデータの受信を中止することを決定したとき、第2の機器(12)から送信されるデータを破棄する制御手段(24)とを備える。
【選択図】 図1

Description

この発明は、例えばホスト装置とそれに接続されたデバイスとの間でデータ転送を行なうデータ転送装置及びデータ転送方法の改良に関する。
周知のように、例えばPC(personal computer)等のホスト装置と、このホスト装置に接続されたHDD(hard disk drive)等のストレージデバイスとの間でデータ転送を行なう際、エラーやアボート等の発生により、ホスト装置がデバイスから送信されるデータの受信を中止したい場合がある。
このような場合、ホスト装置は、デバイスにリセットコマンドを発生して、データ転送の中止を指示することになるが、デバイスからデータが送信され続けている間は、ホスト装置とデバイスとを接続するバスラインがデバイスからのデータ送信に使用されているため、リセットコマンドをデバイスに送信することができない。
すなわち、ホスト装置は、デバイスからのデータ送信が完了するか、または、一旦途切れるかして、バスラインが空いてからでないと、デバイスにリセットコマンドを送信してデータ転送の中止を伝えることができない。このため、ホスト装置は、データ転送の中止を決定してから、実際にリセットコマンドがデバイスに送信されるまでの間、デバイスから送信されるデータを受信し続けることになる。
しかしながら、ホスト装置がデータ転送の中止を決定した後にデバイスから送信されるデータは、ホスト装置にとっては無効と判断すべきデータであり、そのような無効データを正規のデータと同様に受信することは、ホスト装置内部のシステムバスやメモリ等を含む各種の構成部品に無駄な処理を行なわせることになるとともに、電力消費の点でも不利になる。
特許文献1には、独立したバスアービトレーション機能を持つ2つのシステムバス間でデータ転送を可能とするバスブリッジ装置であって、バスタイムアウトエラーが起きる可能性がある場合、バスサイクルを終了させ、読み出したデータを内部に取り込まずに破棄するようにした構成が開示されている。
特開平10−3447号公報
そこで、この発明は上記事情を考慮してなされたもので、データ転送の中止が決定された後に不所望に送信される無効データを受信するという無駄な処理を削減して、電力消費量の節約と、システムバスやメモリ等における無駄なトラフィックの削減を図り得るようにしたデータ転送装置及びデータ転送方法を提供することを目的とする。
この発明に係るデータ転送装置は、第1の機器と、第1の機器に接続され、該第1の機器によって制御される第2の機器と、第1の機器による制御に基づいて、第1の機器と第2の機器との間でデータ転送を制御する転送手段と、転送手段により第2の機器から第1の機器にデータ転送が行なわれている状態で、第1の機器が第2の機器から送信されるデータの受信を中止することを決定したとき、第2の機器から送信されるデータを破棄する制御手段とを備えるようにしたものである。
また、この発明に係るデータ転送方法は、第1の機器と、第1の機器に接続され、該第1の機器によって制御される第2の機器との間でデータ転送を制御するデータ転送方法を対象としている。そして、第2の機器から第1の機器にデータ転送が行なわれている状態で、第1の機器が第2の機器から送信されるデータの受信を中止することを決定する第1の工程と、第1の工程で第1の機器が第2の機器から送信されるデータの受信中止を決定したとき、第2の機器から送信されるデータを破棄する第2の工程とを備えるようにしたものである。
上記した発明によれば、第2の機器から第1の機器にデータ転送が行なわれている状態で、第1の機器が第2の機器からのデータの受信を中止することを決定したとき、第2の機器から送信されるデータを破棄するようにしたので、データ転送の中止が決定された後に不所望に送信される無効データを受信するという無駄な処理を削減して、電力消費量の節約と、システムバスやメモリ等における無駄なトラフィックの削減を図ることが可能となる。
以下、この発明の実施の形態について図面を参照して詳細に説明する。図1は、この実施の形態で説明するデータ転送システムの一例を示している。すなわち、このデータ転送システムは、例えばPC等でなるホスト装置11と、例えばHDD等でなるデバイス12とを、バスライン13を介してデータ転送可能に接続したものである。
このうち、ホスト装置11は、プロセッサ14とメモリ部15とデータ転送制御部16とを備え、これらがシステムバス17で接続された構成となっている。そして、プロセッサ14は、ホスト装置11が実行する各種の動作を統括的に制御している。また、メモリ部15は、プロセッサ14が実行する各種の制御プログラムの格納、プロセッサ14に対する作業エリアの提供、映像や音声等の情報,各種の設定情報及び制御情報等の格納を行なっている。
さらに、データ転送制御部16は、例えばパラレルATA規格またはシリアルATA規格に準拠した形態で、メモリ部15とデバイス12との間のデータ転送を制御している。すなわち、このデータ転送制御部16は、物理層18とデータ制御部19とFIFO(first in first out)部20とDMA(direct memory access)部21とを備えている。
そして、ホスト装置11がデバイス12から送信されるデータを受信する場合には、デバイス12からの送信データが、バスライン13、物理層18、データ制御部19の受信バッファ22及びFIFO部20を介した後、DMA部21によりシステムバス17を介してメモリ部15に転送され、書き込まれる。
また、ホスト装置11がデバイス12にデータを送信する場合には、DMA部21がシステムバス17を介してメモリ部15からデータを読み出し、そのデータが、FIFO部20、データ制御部19の送信バッファ23、物理層18及びバスライン13を介してデバイス12に転送される。
ここで、上記データ制御部19には、データフロー制御部24が設けられている。このデータフロー制御部24は、プロセッサ14がデバイス12から送信されるデータの受信を中止することを決定したとき、その時点より以後にデバイス12から送信される、ホスト装置11にとっては無効と判断すべきデータを、FIFO部20に取り込ませることなく破棄(読み捨て)するための破棄モードを設定するように機能する。
図2は、上記データ制御部19におけるデータフロー制御部24及び受信バッファ22の一例を示している。すなわち、データフロー制御部24は、破棄要求設定部25を備えている。この破棄要求設定部25は、通常は論理値“0”を出力しており、プロセッサ14がデバイス12から送信されるデータの受信を中止することを決定したときに、論理値“1”を出力する。
また、この破棄要求設定部25は、論理値“1”を出力している状態で、デバイス12に対してデータ転送の中止を指示するリセットコマンドが実際に送信されたとき、その出力が論理値“0”に戻される。
そして、この破棄要求設定部25の出力は、レジスタ26により所定のクロックCLKに同期して保持され出力される。このレジスタ26の保持内容は、クリア信号CLRを供給することによりリセットすることが可能である。このレジスタ26の保持出力は、ノット回路27で反転された後、アンド回路28の一方の入力端に供給される。
このアンド回路28の他方の入力端には、受信制御部29の出力が供給されている。この受信制御部29は、デバイス12から送信されたデータが上記受信バッファ22に保持され、FIFO部20に渡す用意ができたとき、アンド回路28に対して受信要求信号RCV_REQとなる論理値“1”の信号を出力し、それ以外の状態で、論理値“0”を出力している。
このため、通常、破棄要求設定部25から論理値“0”が出力されている状態では、アンド回路28の一方の入力端には論理値“1”が供給されている。これにより、受信制御部29から受信要求信号RCV_REQ(論理値“1”)が出力されると、アンド回路28からFIFO部20に対して、データの受け取りを要求する要求信号REQとなる論理値“1”の信号が出力される。
そして、FIFO部20は、データを受け取れる状態であれば、データの受け取りを許可する許可信号RDYとなる論理値“1”の信号を受信制御部29に出力する。これにより、FIFO部20は、要求信号REQ(論理値“1”)と許可信号RDY(論理値“1”)とが共に発生されたことを条件として、現在受信バッファ22に保持されているデータをRCV_DATAから受け取り保持する。
また、受信バッファ22は、物理層18から供給されたデータPHY_DINを保持するレジスタ30を備えており、受信制御部29からデータ保持信号LD(論理値“1”)が供給されたとき、データPHY_DINをレジスタ30に保持し、RCV_DATAに出力する。
一方、プロセッサ14がデバイス12から送信されるデータの受信を中止することを決定したときには、破棄要求設定部25の出力は論理値“1”となり、これがレジスタ26に保持されることにより、レジスタ26からは、破棄モードであることを示す破棄モード信号HAKI_MODEとなる論理値“1”の信号が発生される。
すると、アンド回路28の出力は、受信制御部29の出力に無関係に論理値“0”となり、FIFO部20に対してデータの受け取りを要求する要求信号REQ(論理値“1”)が発生されなくなる。これにより、FIFO部20では、データRCV_DATAの受け取りが行なわれなくなる。
しかしながら、その一方で、受信制御部29では、受信要求信号RCV_REQ(論理値“1”)と許可信号RDY(論理値“1”)とが共に発生された場合、FIFO部20がデータを受け取ったものと認識する。これにより、受信制御部29がデータ保持信号LD(論理値“1”)を出力することによって、受信バッファ22は、新たな次のデータPHY_DINを物理層18から受け取り、レジスタ30に保持する。
すなわち、受信バッファ22の保持データは、これ以降も新たなデータPHY_DINで更新され続けるにもかかわらず、結果的に以降の受信データはここで破棄されることになる。
このため、プロセッサ14がデバイス12から送信されるデータの受信を中止することを決定した後にデバイス12から送信される、ホスト装置11にとっては無効と判断すべきデータをFIFO部20に渡さずに破棄し、FIFO部20からDMA部21及びシステムバス17を介してメモリ部15に書き込ませるという一連の処理を施さないようにしたので、無駄な処理動作が行なわれることを防止することができ、電力消費量の節約と、システムバスやメモリ等における無駄なトラフィックの削減を図ることができる。
特に、無効データがメモリ部15に書き込まれた場合、無効データの内容によっては、ステイタスチェック等の後処理を実行させるものもあるため、このような無駄な後処理が実行されることも防止することができ、データ転送システムの負荷と性能の低下とを実用上十分なレベルに軽減することができる。
また、デバイス12に対してデータ転送の中止を指示するリセットコマンドが実際に送信された後は、破棄要求設定部25の出力が論理値“0”に戻されるため、データフロー制御部24は、破棄モードの解除された通常の状態、つまり、デバイス12から送信されるデータの受信が可能な状態に復元される。
デバイス12に対してリセットコマンドが実際に送信されると、そのリセットコマンドに基づいてデバイス12がデータ転送の中止を認識することができる。このため、破棄要求設定部25の出力を論理値“0”に戻すタイミングとして、リセットコマンドが実際に送信されたことを利用するのは有効である。
図3及び図4は、上記したデータ転送に伴なう一連の処理動作をまとめたフローチャートを示している。まず、データ転送システムのアイドル状態(ステップS1)において、プロセッサ14は、ステップS2で、デバイス12から送信されるデータの受信を中止することが決定されたか否か、つまり、デバイス12に対してリセットコマンドを送信する要求が発生されたか否かを判別する。
そして、デバイス12に対してリセットコマンドを送信する要求が発生されていないと判断された場合(NO)、プロセッサ14は、ステップS3で、デバイス12からホスト装置11に対してデータの送信が要求されたか否かを判別し、要求されていないと判断された場合(NO)、ステップS1の処理に戻される。
また、上記ステップS3でデバイス12からホスト装置11に対してデータの送信が要求されたと判断された場合(YES)、プロセッサ14は、ステップS4で、破棄モードであるか否か、つまり、レジスタ26から破棄モード信号HAKI_MODE(論理値“1”)が出力されているか否かを判別する。
そして、破棄モードでないと判断された場合(NO)、プロセッサ14は、ステップS5で、デバイス12から送信されたデータを受信してメモリ部15に書き込むように、つまり、デバイス12からホスト装置11へのデータ転送が正常に行なわれるように各部を制御する。
その後、プロセッサ14は、ステップS6で、デバイス12から送信されるデータの受信を中止することが決定されたか否かを判別し、決定されていないと判断された場合(NO)、ステップS7で、デバイス12からホスト装置11へのデータ転送が全て完了したか否かを判別する。
そして、データ転送が全て完了したと判断された場合(YES)、プロセッサ14は、ステップS1の処理に戻され、データ転送が全て完了していないと判断された場合(NO)、ステップS5の処理に戻される。デバイス12からホスト装置11への通常のデータ転送は、ステップS1〜S7の流れで処理が行なわれ、データ転送が継続されている間は、ステップS5〜S7の処理が繰り返される。
また、上記ステップS6でデバイス12から送信されるデータの受信を中止することが決定されたと判断された場合(YES)、プロセッサ14は、ステップS8で、DMA部21の動作を停止させるとともに、破棄要求設定部25の出力を論理値“1”とし、レジスタ26から破棄モードであることを示す破棄モード信号HAKI_MODE(論理値“1”)を出力させる。
このステップS8の後、または、上記ステップS4で既に破棄モードであると判断された場合(YES)には、前述したように、データ制御部19からのデータ転送要求信号REQがアンド回路28によって強制的に論理値“0”となるので、ステップS9で、デバイス12から送信され受信バッファ22のレジスタ30に保持されたデータは、FIFO部20に渡されずに破棄されることになる。
その後、プロセッサ14は、ステップS10で、デバイス12からホスト装置11へのデータ転送が全て完了したか否かを判別し、データ転送が全て完了したと判断された場合(YES)、ステップS1の処理に戻され、データ転送が全て完了していないと判断された場合(NO)、ステップS9の処理に戻される。
また、上記ステップS2でデバイス12に対してリセットコマンドを送信する要求が発生された判断された場合(YES)、プロセッサ14は、ステップS11で、デバイス12に対してリセットコマンドを送信する。そして、リセットコマンドが送信されると、プロセッサ14は、ステップS12で、破棄要求設定部25の出力を論理値“0”に戻し、レジスタ26の出力を論理値“0”として破棄モードを解除し、ステップS1の処理に戻される。
なお、この発明は上記した実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を種々変形して具体化することができる。また、上記した実施の形態に開示されている複数の構成要素を適宜に組み合わせることにより、種々の発明を形成することができる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除しても良いものである。さらに、異なる実施の形態に係る構成要素を適宜組み合わせても良いものである。
この発明の実施の形態を示すもので、データ転送システムの一例を説明するために示すブロック構成図。 同実施の形態におけるデータ転送システムのデータ制御部及び受信バッファの一例を説明するために示すブロック構成図。 同実施の形態におけるデータ転送システムの主要な処理動作の一部を説明するために示すフローチャート。 同実施の形態におけるデータ転送システムの主要な処理動作の残部を説明するために示すフローチャート。
符号の説明
11…ホスト装置、12…デバイス、13…バスライン、14…プロセッサ、15…メモリ部、16…データ転送制御部、17…システムバス、18…物理層、19…データ制御部、20…FIFO部、21…DMA部、22…受信バッファ、23…送信バッファ、24…データフロー制御部、25…破棄要求設定部、26…レジスタ、27…ノット回路、28…アンド回路、29…受信制御部、30…レジスタ。

Claims (9)

  1. 第1の機器と、
    前記第1の機器に接続され、該第1の機器によって制御される第2の機器と、
    前記第1の機器による制御に基づいて、前記第1の機器と第2の機器との間でデータ転送を制御する転送手段と、
    前記転送手段により前記第2の機器から前記第1の機器にデータ転送が行なわれている状態で、前記第1の機器が前記第2の機器から送信されるデータの受信を中止することを決定したとき、前記第2の機器から送信されるデータを破棄する制御手段とを具備することを特徴とするデータ転送装置。
  2. 前記転送手段は、前記第2の機器から送信されるデータを取り込んで出力するFIFO部を備え、
    前記制御手段は、前記第1の機器が前記第2の機器から送信されるデータの受信を中止することを決定したとき、前記第2の機器から送信されるデータが前記FIFO部に取り込まれないように制御することを特徴とする請求項1記載のデータ転送装置。
  3. 前記制御手段は、前記第1の機器が前記第2の機器から送信されるデータの受信を中止することを決定したとき、前記FIFO部に対して、前記第2の機器から送信されるデータの受け取りを要求する要求信号を発生させないように制御することを特徴とする請求項2記載のデータ転送装置。
  4. 前記制御手段は、
    前記第1の機器が前記第2の機器から送信されるデータの受信を中止することを決定したとき、破棄モードに設定されるレジスタと、
    前記レジスタの破棄モードに設定されたときの出力に基づいて、前記FIFO部に対して、前記第2の機器から送信されるデータの受け取りを要求する要求信号を発生させないように制御するゲート手段とを具備することを特徴とする請求項2記載のデータ転送装置。
  5. 前記制御手段は、前記第1の機器から前記第2の機器に対してデータ転送の中止を指示するコマンドが送信されたとき、前記第2の機器から送信されるデータを破棄するモードを解除することを特徴とする請求項1記載のデータ転送装置。
  6. 前記コマンドは、前記第2の機器から前記第1の機器へのデータ転送が行なわれなくなったときに、前記第1の機器から前記第2の機器へ送信されることを特徴とする請求項5記載のデータ転送装置。
  7. 前記第1の機器はコンピュータであり、前記第2の機器はストレージデバイスであることを特徴とする請求項1記載のデータ転送装置。
  8. 第1の機器と、前記第1の機器に接続され、該第1の機器によって制御される第2の機器との間でデータ転送を制御するデータ転送方法であって、
    前記第2の機器から前記第1の機器にデータ転送が行なわれている状態で、前記第1の機器が前記第2の機器から送信されるデータの受信を中止することを決定する第1の工程と、
    前記第1の工程で前記第1の機器が前記第2の機器から送信されるデータの受信中止を決定したとき、前記第2の機器から送信されるデータを破棄する第2の工程とを具備することを特徴とするデータ転送方法。
  9. 前記第1の機器から前記第2の機器に対してデータ転送の中止を指示するコマンドが送信されたとき、前記第2の機器から送信されるデータを破棄するモードを解除する第3の工程を具備することを特徴とする請求項8記載のデータ転送方法。
JP2006297110A 2006-10-31 2006-10-31 データ転送装置及びデータ転送方法 Withdrawn JP2008118211A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006297110A JP2008118211A (ja) 2006-10-31 2006-10-31 データ転送装置及びデータ転送方法
US11/869,150 US20080104286A1 (en) 2006-10-31 2007-10-09 Data transfer apparatus and data transfer method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006297110A JP2008118211A (ja) 2006-10-31 2006-10-31 データ転送装置及びデータ転送方法

Publications (1)

Publication Number Publication Date
JP2008118211A true JP2008118211A (ja) 2008-05-22

Family

ID=39331737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006297110A Withdrawn JP2008118211A (ja) 2006-10-31 2006-10-31 データ転送装置及びデータ転送方法

Country Status (2)

Country Link
US (1) US20080104286A1 (ja)
JP (1) JP2008118211A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019209194A (ja) * 2019-09-20 2019-12-12 株式会社コナミデジタルエンタテインメント ゲーム装置、及び、ゲーム装置のプログラム

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5521455B2 (ja) * 2009-09-15 2014-06-11 セイコーエプソン株式会社 記録装置、記録装置の制御方法、及び、プログラム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868742A (en) * 1984-06-20 1989-09-19 Convex Computer Corporation Input/output bus for system which generates a new header parcel when an interrupted data block transfer between a computer and peripherals is resumed
US5793980A (en) * 1994-11-30 1998-08-11 Realnetworks, Inc. Audio-on-demand communication system
US5633865A (en) * 1995-03-31 1997-05-27 Netvantage Apparatus for selectively transferring data packets between local area networks
JPH103447A (ja) * 1996-06-18 1998-01-06 Matsushita Electric Ind Co Ltd バスブリッジ装置
US5884050A (en) * 1996-06-21 1999-03-16 Digital Equipment Corporation Mechanism for high bandwidth DMA transfers in a PCI environment
US6321288B1 (en) * 1999-01-26 2001-11-20 National Semiconductor Corporation Serial IRQ slave controller with auto-synchronization

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019209194A (ja) * 2019-09-20 2019-12-12 株式会社コナミデジタルエンタテインメント ゲーム装置、及び、ゲーム装置のプログラム

Also Published As

Publication number Publication date
US20080104286A1 (en) 2008-05-01

Similar Documents

Publication Publication Date Title
US7500045B2 (en) Minimizing memory barriers when enforcing strongly-ordered requests in a weakly-ordered processing system
US8494010B2 (en) Data transfer device, data transmitting device, data receiving device, and data transfer method
US7725621B2 (en) Semiconductor device and data transfer method
US7779174B2 (en) Method and apparatus for dynamically changing burst length using direct memory access control
US7562166B2 (en) Data transfer control device with state transition control and electronic equipment
JP2005275538A (ja) ダイレクトメモリアクセス制御装置および方法
JP2008118211A (ja) データ転送装置及びデータ転送方法
JP5741245B2 (ja) 画像処理装置、画像処理制御方法及び画像処理制御プログラム
KR101109600B1 (ko) 직접 메모리 접근 제어를 이용한 데이터 전송 방법 및 그장치
JP2011181011A (ja) データ記憶装置およびデータ記憶装置の低消費電力制御方法
JP2007249667A (ja) データ転送装置およびデータ転送システム
KR20150083558A (ko) 저장 장치의 데이터 처리 방법 및 저장 장치
JP5652866B2 (ja) バス調停回路及びバス調停方法
JP2004056376A (ja) 半導体装置及びデータ転送制御方法
JP5334173B2 (ja) データ転送システム及びリトライ制御方法
JP2010140440A (ja) バス調停装置
KR20070061240A (ko) 절대 우위의 dma 요청을 처리하는 dma 장치 및 그처리 방법
JP2009187337A (ja) デバイス制御方法、プログラム、制御回路及び電子機器
JP2004147243A (ja) パケット通信システム
JP4738756B2 (ja) 情報処理装置
JP2006048593A (ja) Dma転送装置およびdma転送装置の転送制御方法
JP4867897B2 (ja) コマンドキューイング制御装置、コマンドキューイングプログラム及びストレージシステム
JP2006344035A (ja) データ送受信システム、状態報知回路、及び状態報知プログラム
JP2008065419A (ja) データ転送装置
JP2006119982A (ja) コンピュータシステム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090406

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100108