JP2011181011A

JP2011181011A - データ記憶装置およびデータ記憶装置の低消費電力制御方法

Info

Publication number: JP2011181011A
Application number: JP2010047038A
Authority: JP
Inventors: Yoshinobu Kimura; 良信木村
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2010-03-03
Filing date: 2010-03-03
Publication date: 2011-09-15

Abstract

【課題】可及的に消費電力を低減すること。
【解決手段】パワーマネジメント部（ＳＡＴＡＣ１１１およびＭＰＵ１１４）は、ホスト装置２００から読み出し要求を受信したとき、読み出し要求されたデータをＮＡＮＤメモリ１３０からＲＡＭ１２０へ転送させるＮＡＮＤＣ転送指令をＮＡＮＤＣ１１３に送信するとともに低消費電力モードへ移行し、ＮＡＮＤＣ１１３が前記転送を完了したとき、低消費電力モードから復帰して、ＲＡＭ１２０に転送されたデータをホスト装置２００へ転送する。
【選択図】図３

Description

本発明は、データ記憶装置およびデータ記憶装置の低消費電力制御方法に関する。

ＨＤＤ（Hard Disk Drive）などのデータ記憶装置の接続規格の一つにシリアルＡＴＡ（Serial Advanced Technology Attachment：ＳＡＴＡ）規格がある。ＳＡＴＡ規格によれば、パーシャル（ＰＡＲＴＩＡＬ）やスランバー（ＳＬＵＭＢＥＲ）という低消費電力モードが規格化されている（例えば、特許文献１参照。）。

特開２００５−２１６０４６号公報

本発明は、可及的に消費電力を低減したデータ記憶装置およびデータ記憶装置の低消費電力制御方法を提供する。

本願発明の一態様によれば、不揮発性の第１メモリと、ホスト装置と前記第１メモリとの間の転送データを一時記憶する第２メモリと、前記ホスト装置と前記第２メモリとの間のデータ転送を制御する第１制御部と、前記第１メモリと前記第２メモリとの間のデータ転送を制御する第２制御部と、を備え、前記第１制御部は、前記ホスト装置から読み出し要求を受信したとき、前記読み出し要求されたデータを前記第１メモリから前記第２メモリへ転送させる転送指令を前記第２制御部に送信するとともに低消費電力モードへ移行し、前記第２制御部が前記読み出し要求されたデータの転送を完了したとき、前記低消費電力モードから復帰して、前記第２メモリに転送されたデータを前記ホスト装置へ転送する、ことを特徴とするデータ記憶装置が提供される。

また、本願発明の一態様によれば、不揮発性の第１メモリと、ホスト装置と前記第１メモリとの間の転送データを一時記憶する第２メモリと、前記ホスト装置と前記第２メモリとの間のデータ転送を制御する第１制御部と、前記第１メモリと前記第２メモリとの間のデータ転送を制御する第２制御部と、を備えるデータ記憶装置の低消費電力制御方法であって、前記ホスト装置から読み出し要求を受信したとき、前記第１制御部を低消費電力モードへ移行させるとともに前記第２制御部に前記読み出し要求されたデータを前記第１メモリから前記第２メモリへ転送させ、前記第２制御部が前記読み出し要求されたデータの転送を完了したとき、前記第１制御部を前記低消費電力モードから復帰させ、前記第１制御部に前記第２メモリに転送されたデータを前記ホスト装置へ転送させる、ことを特徴とするデータ記憶装置の低消費電力制御方法が提供される。

本発明によれば、可及的に消費電力を低減したデータ記憶装置を提供することができるという効果を奏する。

また、本発明によれば、可及的に消費電力を低減したデータ記憶装置の低消費電力制御方法を提供することができるという効果を奏する。

図１は、本発明の実施の形態にかかるＳＳＤの構成を示すブロック図。図２は、本発明の実施の形態のＳＳＤの動作を説明するフローチャート。図３は、ＳＡＴＡＣが低消費電力モードに移行／復帰する動作を説明するシーケンス図。

データ記憶装置のＳＡＴＡインターフェース回路は、ホスト装置から受信するリクエストに対応して前述したＳＡＴＡ規格を満たす低消費電力モードに移行する機能を有する。例えば、特許文献１に開示されているインターフェース回路によれば、ホスト装置からのリクエストを受信すると、ＳＡＴＡインターフェースのアナログ回路部分と送受信データをデジタル処理するデジタル回路部分のクロックを停止することによって低消費電力モードに移行する。

ところで、ＳＡＴＡインターフェース回路がホスト装置から読み出し要求を受信してから読み出し要求されたデータを送信するまでの期間、ホスト装置はＳＡＴＡインターフェース回路に別の読み出し／書き込みデータを送信することはない。したがって、この期間は、低消費電力モードに遷移可能である。

しかしながら、従来、この期間に低消費電力モードに移行する技術がなかった。例えば特許文献１に開示されている技術は、ホスト装置が主導となって低消費電力モードに遷移させる。したがって、ホスト装置は、読み出し要求したデータの受信のタイミング、言い換えると低消費電力モードから復帰させるタイミングがわからないので、前記期間にＳＡＴＡインターフェース回路を低消費電力モードに遷移させることができない。

以下に添付図面を参照して、本発明の実施の形態にかかるデータ記憶装置およびデータ記憶装置の低消費電力制御方法を詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。

（実施の形態）
図１は、本発明の実施の形態にかかるデータ記憶装置の構成を示すブロック図である。ここでは、データ記憶装置の一例としてＳＳＤを例に挙げて説明するが、本実施の形態の適用対象はＳＳＤに限定しない。例えば、本実施の形態は、ホスト装置に対して着脱可能なメモリカード、または携帯電話へ実装される組み込みシステムなどにも適用できる。

ＳＳＤ１００は、パーソナルコンピュータなどのホスト装置（Ｈｏｓｔ）２００とシリアルインターフェースであるＳＡＴＡＩ／Ｆ３００で接続され、ホスト装置２００の外部記憶装置として機能する。

ＳＳＤ１００は、ホスト装置２００からリード／ライトされるデータを記憶する不揮発性メモリであるＮＡＮＤメモリ１３０と、ＳＳＤ１００のデータ転送制御を実行するドライブ制御ＬＳＩ１１０と、該ドライブ制御ＬＳＩ１１０がデータ転送のための転送データを一時格納するためのメモリであるＲＡＭ１２０と、を備えている。ＲＡＭ１２０は、ＮＡＮＤメモリ１３０のデータキャッシュメモリとして機能し、例えば、ＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）、ＦｅＲＡＭ（ＦｅｒｒｏｅｌｅｃｔｒｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）、ＭＲＡＭ（ＭａｇｎｅｔｏｒｅｓｉｓｔｉｖｅＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）などを採用することができる。

ドライブ制御ＬＳＩ１１０は、さらに、ＳＡＴＡインターフェースコントローラ（ＳＡＴＡＣ）１１１と、ＲＡＭコントローラ（ＲＡＭＣ）１１２と、ＮＡＮＤコントローラ（ＮＡＮＤＣ）１１３と、を備えている。ＳＡＴＡＣ１１１とＲＡＭＣ１１２との間、ＲＡＭＣ１１２とＮＡＮＤＣ１１３との間、ＲＡＭＣ１１２とＲＡＭ１２０との間、およびＮＡＮＤＣ１１３とＮＡＮＤメモリ１３０との間は、夫々データを転送するためのデータバスで接続されている。ＳＡＴＡＣ１１１は、ＳＡＴＡＩ／Ｆ３００の制御およびホスト装置２００とＲＡＭ１２０との間のデータ転送の制御を実行する。また、ＲＡＭＣ１１２は、ＲＡＭ１２０に対するデータのリード／ライトを制御する。また、ＮＡＮＤＣ１１３は、ＮＡＮＤメモリのリード／ライト制御およびＮＡＮＤメモリ１３０とＲＡＭ１２０との間のデータ転送の制御を実行する。

さらに、ドライブ制御ＬＳＩ１１０は、ファームウェアを実行することによってドライブ制御ＬＳＩ１１０全体の制御を実行するＭＰＵ１１４およびキャッシュメモリであるキャッシュ１１５を備えている。ＭＰＵ１１４、ＳＡＴＡＣ１１１、ＲＡＭＣ１１２およびＮＡＮＤＣ１１３の間は夫々制御信号を送受信するための制御バスで接続されている。

ここで、ＳＡＴＡＣ１１１によるＳＡＴＡＩ／Ｆ３００の制御について説明する。ＳＡＴＡＩ／Ｆ３００は、データ通信を行うための差動信号線（図示せず）を備えており、ＳＡＴＡＣ１１１とホスト装置２００との間のデータ（ＳＳＤ１００に対するコマンド（読み出し要求や書き込み要求）を含む）の送受信はこの差動信号線を用いて行われる。

ＳＡＴＡ規格においては、データの送信・受信の同期や、データの先頭・終了位置は、プリミティブとよばれる特殊な文字列によって制御される。例えば、ＳＡＴＡＣ１１１は、ホスト装置２００への転送データにデータの先頭を示すプリミティブおよびデータの終了位置を示すプリミティブを付加し、該プリミティブを付加した転送データを差動トランスミッタを用いてＳＡＴＡＩ／Ｆ３００に送り出す。また、ＳＡＴＡＣ１１１は、プリミティブが付加された受信データを差動レシーバで受け付け、受け付けたデータに付加されていたプリミティブをデコードすることによって、受信データの先頭位置および終了位置を認識する。

さらに、ＳＡＴＡ規格においては、前述のように、パーシャルモードおよびスランバーモードの二つの低消費電力モードが定義されている。パーシャルモード、スランバーモードからの復帰時間は、夫々、１０μｓ以内、１０ｍｓ以内に制限されている。低消費電力モードへ移行するリクエストはプリミティブを用いて実行される。例えば、プリミティブ「ＰＭＲＥＱ＿Ｓ」は、ＳＬＡＭＢＥＲモードに移行するためのリクエスト、プリミティブ「ＰＭＲＥＱ＿Ｐ」は、ＰＡＲＴＩＡＬモードに移行するためのリクエストである。ＳＡＴＡＣ１１１あるいはホスト装置２００は、これらのリクエストを受信すると、肯定応答のプリミティブ「ＰＭＡＣＫ」または否定応答のプリミティブ「ＰＭＮＡＫ」を返す。そして、ＰＭＡＣＫが返された場合、ＳＡＴＡＣ１１１およびホスト装置２００は該当する低消費電力モードに移行し、ＳＡＴＡＩ／Ｆ３００の差動信号による通信（リンク）はオフされる。

低消費電力モード（すなわちリンクが切れた状態）になると、ＳＡＴＡＣ１１１およびホスト装置２００は、プリミティブを用いたプロトコルを使用できなくなる。そこで、低消費電力モードから復帰する場合、ＯＯＢ（ＯｕｔｏｆＢａｎｄ）信号と呼ばれる、バーストとアイドルとのデューティー比を用いた信号を用いてリンク確立の手順が行われる。具体的には、低消費電力モードからの復帰のリクエストとしてＯＯＢ信号の１つである「ＣＯＭＷＡＫＥ」が送受信されて、リンクを確立する手順が実行され、ＳＡＴＡＣ１１１およびホスト装置２００は夫々低消費電力モードから復帰する。

前述のように、ＳＡＴＡＣ１１１がホスト装置２００から読み出し要求を受信してから読み出し要求されたデータを送信するまでの期間（データ準備期間）には、原則的に、ホスト装置２００はＳＡＴＡＣ１１１に別の読み出し／書き込み要求を送信することはない。データ準備期間のように読み出し／書き込み要求の送受信やデータの送受信がなされていない状態（アイドル状態）でも同期を取るためのプリミティブがＳＡＴＡＩ／Ｆ３００が備える差動信号線を介して送受信されるため、データ準備期間の間、差動信号線を動作させるための電力が消費される。本実施の形態は、データ準備期間に低消費電力モードに遷移することによって、従来この期間にアイドル状態で消費されていた電力を削減するようにしたことが主たる特徴となっている。

より具体的には、ＳＡＴＡＣ１１１とＭＰＵ１１４とは、協働して、以下の動作を実行するパワーマネジメント部（第１制御部）として機能する。すなわち、パワーマネジメント部（ＳＡＴＡＣ１１１）は、ホスト装置２００から読み出し要求を受信した後、ホスト装置２００に対して低消費電力モードに移行するためのリクエストを発行してＳＡＴＡＣ１１１は低消費電力モードに移行する。ＳＡＴＡＣ１１１が低消費電力モード状態となっている間、パワーマネジメント部（ＭＰＵ１１４）は、ＮＡＮＤＣ１１３に指令して、読み出し要求されたデータをＮＡＮＤメモリ１３０から読み出させ、読み出させたデータをＲＡＭ１２０に転送させる。パワーマネジメント部（ＳＡＴＡＣ１１１）は、ＲＡＭ１２０へのデータ転送が完了したとき、ＣＯＭＷＡＫＥを発行して低消費電力モードから復帰し、ＲＡＭ１２０に転送されたデータをホスト装置２００へ転送する。

なお、本発明の実施の形態における低消費電力モードとは、スランバーモードであってもよいし、パーシャルモードであってもよい。すなわち、低消費電力モードから１０μｓ以内に復帰できるのであれば、ＳＡＴＡＣ１１１は低消費電力モードに移行するためのリクエストとしてＰＭＲＥＱ＿Ｐを発行するようにし、１０ｍｓ以内に復帰できるのであればＰＭＲＥＱ＿Ｓを発行するようにしてもよい。なお、以降、ＰＭＲＥＱ＿ＰおよびＰＭＲＥＱ＿Ｓを総称してＬＰＭ（ＬｏｗＰｏｗｅｒＭｏｄｅ）遷移要求と表現する。また、ＣＯＭＷＡＫＥをＬＰＭ復帰要求と表現する。

次に、本発明の実施の形態のＳＳＤ１００の動作を説明する。図２は、ＳＳＤ１００の動作を説明するフローチャートである。

図２に示すように、ＳＡＴＡＣ１１１は、ホスト装置２００からコマンドを受信すると（ステップＳ１）、受信したコマンドが読み出し要求（Ｒｅａｄコマンド）であるか否かを判定する（ステップＳ２）。同時に、ＳＡＴＡＣ１１１は、受信したコマンドをＭＰＵ１１４に送信する。

ステップＳ２において、受信したコマンドが読み出し要求ではなかった場合（ステップＳ２、Ｎｏ）、ＳＳＤ１００は、ＭＰＵ１１４による制御の下、該受信したコマンドに対応する動作（コマンド処理）を実行する（ステップＳ３）。

受信したコマンドが読み出し要求であった場合（ステップＳ２、Ｙｅｓ）、ＳＡＴＡＣ１１１は、読み出し要求されたデータがＲＡＭ１２０にキャッシュされているか否かをさらに判定する（ステップＳ４）。具体的には、このステップにおいては、ＭＰＵ１１４は、ＲＡＭ１２０における読み出し要求されたデータがキャッシュされている位置を検索する。ＭＰＵ１１４は、キャッシュされている位置を発見できなかった場合、キャッシュミスした旨の通知をＳＡＴＡＣ１１１に送信する。ＳＡＴＡＣ１１１は、キャッシュミスした旨の通知を受信したか否かに基づいて、読み出し要求されたデータがＲＡＭ１２０にキャッシュされているか否かを判定する。

ステップＳ４において、キャッシュミスしていた場合（ステップＳ４、Ｙｅｓ）、ＳＡＴＡＣ１１１は、ホスト装置２００へＬＰＭ遷移要求を送信する（ステップＳ５）。この後、ＳＡＴＡＣ１１１は、ホスト装置２００から肯定応答ＰＭＡＣＫを受信すると、低消費電力モードに遷移し、ＳＡＴＡＩ／Ｆ３００のリンクを切断する。

一方、ＲＡＭＣ１１２およびＮＡＮＤＣ１１３は、ステップＳ５の後、ＭＰＵ１１４による制御の下、読み出し要求されたデータをＮＡＮＤメモリ１３０から読み出して、読み出したデータをＲＡＭ１２０に書き込む動作（ＮＡＮＤＣデータ転送）を実行する（ステップＳ６）。具体的には、ＭＰＵ１１４は、読み出し要求されたデータをＮＡＮＤメモリ１３０からＲＡＭ１２０へ転送する指令（ＮＡＮＤＣ転送指令）をＮＡＮＤＣ１１３へ送信し、ＮＡＮＤＣ１１３は、受信したＮＡＮＤＣ転送指令に基づいてＮＡＮＤＣデータ転送を実行する。

ＳＡＴＡＣ１１１は、ＮＡＮＤＣデータ転送、すなわちＮＡＮＤメモリ１３０からＲＡＭ１２０へのデータ転送が完了したか否かを判定する（ステップＳ７）。なお、ＮＡＮＤＣ１１３は、データ転送が完了すると、データ転送が完了した旨の通知（データ準備完了通知）をＭＰＵ１１４へ送信する。ＭＰＵ１１４は、該データ準備完了通知を受信すると、ＲＡＭ１２０に転送されたデータ（すなわち読み出し要求されたデータ）を読み出して該読み出したデータをホスト装置２００へ送信する指令（ＳＡＴＡＣ転送指令）をＳＡＴＡＣ１１１へ送信する。ステップＳ７においては、ＳＡＴＡＣ１１１は、該ＳＡＴＡＣ転送指令を受信したか否かに基づいて前記データ転送が完了したか否かを判定する。

なお、ＮＡＮＤＣ１１３が専用の信号線や制御バスなどを介してＳＡＴＡＣ１１１へデータ準備完了通知を直接通知するように構成し、ＳＡＴＡＣ１１１は、このデータ準備完了通知を受信したとき、データ転送が完了したと判定するようにしてもよい。また、ＳＡＴＡＣ１１１は、読み出し要求されたデータを該データのサイズより小さい単位サイズ毎にホスト装置２００へ転送するように構成しておき、ＮＡＮＤＣ１１３は、単位サイズのデータを転送完了したとき、データ準備完了通知を送信するようにしてもよい。

データ転送が完了した場合（ステップＳ７、Ｙｅｓ）、ＳＡＴＡＣ１１１は、低消費電力モードから復帰し、ホスト装置２００へＬＰＭ復帰要求を送信する（ステップＳ８）。ＳＡＴＡＩ／Ｆ３００のリンクが確立されると、ＳＡＴＡＣ１１１は、読み出し要求されたデータをホスト装置２００へ転送する（ステップＳ９）。すなわち、ＳＡＴＡＣ１１１は、ＲＡＭ１２０に準備された読み出し要求されたデータを読み出して、読み出したデータをホスト装置２００へ送信する。ホスト装置２００へのデータ転送が完了すると、ＳＡＴＡＣ１１１は、ＳＡＴＡＣ１１１のステータスをホスト装置２００へ送信し（ステップＳ１０）、動作が終了となる。

ステップＳ４において、ＳＡＴＡＣ１１１がキャッシュヒットしたと判定した場合（ステップＳ４、Ｎｏ）、ＳＳＤ１００はステップＳ５〜ステップＳ８の処理をスキップし、ステップＳ９において、ＳＡＴＡＣ１１１は、ＲＡＭ１２０にキャッシュされている読み出し要求されたデータをホスト装置２００へ転送する。より詳しくは、ＭＰＵ１１４は、読み出し要求されたデータがキャッシュされている位置を発見した場合、ＲＡＭ１２０にキャッシュされていた読み出し要求されたデータをホスト装置２００へ転送するＳＡＴＡＣ転送指令をＳＡＴＡＣ１１１に送信し、ＳＡＴＡＣ１１１は、受信したＳＡＴＡＣ転送指令に基づいてホスト装置２００へのデータ転送を実行する。

次に、ＳＡＴＡＣ１１１が低消費電力モードに移行／復帰する動作を、動作シーケンスを用いてより具体的に説明する。図３は、ＳＡＴＡＣ１１１が低消費電力モードに移行／復帰する動作を説明するシーケンス図である。なお、ここでは、ステップＳ４の判定処理においてキャッシュミスしたと判定される場合のシーケンス図を示している。

図３に示すように、まず、ホスト装置２００がＳＡＴＡＣ１１１へ読み出し要求（ＲｅａｄＣｍｄ）を送信する（ステップＳ２１）。ＲｅａｄＣｍｄを受信したＳＡＴＡＣ１１１は、ＲｅａｄＣｍｄをＭＰＵ１１４に転送し、ＭＰＵ１１４は、読み出し要求されたデータがキャッシュされている位置を検索し、キャッシュミスした後、キャッシュミスした読み出し要求されたデータをＮＡＮＤメモリ１３０からＲＡＭ１２０へ転送するＮＡＮＤＣ転送指令をＮＡＮＤＣ１１３へ送信する（ステップＳ２２）。

ＮＡＮＤＣ転送指令を受信したＮＡＮＤＣ１１３は、指令されたデータをリードするコマンドをＮＡＮＤメモリ１３０に送信する（ステップＳ２３）。

一方、ＳＡＴＡＣ１１１は、ステップＳ２２の後、要求されたデータがキャッシュミスしたと判定し、ホスト装置２００へＬＰＭ遷移要求を送信する（ステップＳ２４）。そして、ＳＡＴＡＣ１１１は、ホスト装置２００から肯定応答を受信すると（ステップＳ２５）、低消費電力モードへ遷移し、ＳＡＴＡＩ／Ｆ３００のリンクを切断する。

ＮＡＮＤメモリ１３０は、ＮＡＮＤＣ１１３から受信したコマンドに対応してデータを出力する（ステップＳ２６）。ＮＡＮＤＣ１１３は、ＮＡＮＤメモリ１３０が出力したデータをＲＡＭＣ１１２を介してＲＡＭ１２０へ書き込む（ステップＳ２７）。ＮＡＮＤメモリ１３０は、ホスト装置２００から読み出し要求されたデータ、すなわちＮＡＮＤＣ転送指令により指令されたデータをＲＡＭ１２０へ書き込み完了すると、データ準備完了通知をＭＰＵ１１４へ送信し、ＭＰＵ１１４は、データ準備完了通知を受信すると、ＳＡＴＡＣ１１１へＳＡＴＡＣ転送指令を送信する（ステップＳ２８）。

ＳＡＴＡＣ１１１は、ＳＡＴＡＣ転送指令を受信すると、低消費電力モードから復帰し、ＬＰＭ復帰要求をホスト装置２００へ送信する（ステップＳ２９）。そして、ＳＡＴＡＣ１１１は、ホスト装置２００との間のリンクが確立されると、受信したＳＡＴＡＣ転送指令に基づいてＲＡＭ１２０からデータを読み出し（ステップＳ３０）、読み出したデータをホスト装置２００へ送信する（ステップＳ３１）。ホスト装置２００へのデータ転送が終了すると、ＳＡＴＡＣ１１１は、ステータスをホスト装置２００へ送信する（ステップＳ３２）。

以上説明したシーケンス図において、ＳＡＴＡＣ１１１は、ステップＳ２５の処理によりホスト装置２００から肯定応答を受信してからステップＳ２９の処理によりホスト装置２００へＬＰＭ復帰要求を送信するまで低消費電力モード状態となるため、その間、従来はアイドル状態で消費されていた電力が削減される。

なお、以上の説明においては、ＳＡＴＡＣ１１１は、ＭＰＵ１１４からのキャッシュミスした旨の通知に基づいてキャッシュミスしたか否かを判定する、として説明したが、ＭＰＵ１１４はキャッシュミスした旨の通知をＳＡＴＡＣ１１１へ送信しないようにし、ＳＡＴＡＣ１１１は、ホスト装置２００からの読み出し要求をＭＰＵ１１４へ転送した後、所定の時間だけ待機し、待機している間にＭＰＵ１１４からＳＡＴＡＣ転送指令を受信しなかったとき、キャッシュミスした、と判定するようにしてもよい。

また、以上の説明においては、ＲＡＭ１２０がデータキャッシュ領域として使用されるとして説明したが、データキャッシュ領域を備えない構成を採用する場合、ＳＡＴＡＣ１１１は、ホスト装置２００から受信したコマンドが読み出し要求であった場合（ステップＳ２、Ｙｅｓ）、キャッシュミスしたか否かを判定する処理（ステップＳ４）をスキップし、ただちにＬＰＭ遷移要求を送信する（ステップＳ５）ようにしてもよい。また、データキャッシュ領域を備える構成を採用する場合であっても、ステップＳ４をスキップするようにしてもよい。

また、データキャッシュ領域を備えない構成を採用する場合、ＮＡＮＤＣ１１３にデータ転送用のレジスタあるいは小規模なメモリなどのバッファ領域を備えさせ、ＮＡＮＤＣ１１３は、読み出し要求されたデータをＮＡＮＤメモリ１３０から読み出し、読み出したデータを該バッファ領域に格納完了したとき、データ準備完了通知を送信するようにするとよい。

また、以上の説明においては、ＮＡＮＤＣ１１３がデータ準備完了通知を送信する、として説明したが、ＲＡＭＣ１１２がデータ準備完了通知を送信するようにしてもよい。

また、ＳＡＴＡＣ１１１およびＭＰＵ１１４が協働してパワーマネジメント部として機能するとして説明したが、パワーマネジメント部をＡＳＩＣにより実現するようにしてもよい。

以上述べたように、本発明の実施の形態によれば、パワーマネジメント部（ＳＡＴＡＣ１１１およびＭＰＵ１１４）は、ホスト装置２００から読み出し要求を受信したとき、読み出し要求されたデータをＮＡＮＤメモリ１３０からＲＡＭ１２０へ転送させるＮＡＮＤＣ転送指令をＮＡＮＤＣ１１３に送信するとともに低消費電力モードへ移行し、ＮＡＮＤＣ１１３が前記転送を完了したとき、低消費電力モードから復帰して、ＲＡＭ１２０に転送されたデータをホスト装置２００へ転送する、ように構成したので、読み出し要求を受信してから読み出し要求されたデータを送信できるようになるまでの間に低消費電力モードへ移行することができるので、可及的に消費電力を低減することができる。

１００ＳＳＤ、１１０ドライブ制御ＬＳＩ、１１１ＳＡＴＡＣ、１１２ＲＡＭＣ、１１３ＮＡＮＤＣ、１１４ＭＰＵ、１１５キャッシュ、１２０ＲＡＭ、１３０ＮＡＮＤメモリ、２００ホスト装置、３００ＳＡＴＡＩ／Ｆ。

Claims

不揮発性の第１メモリと、
ホスト装置と前記第１メモリとの間の転送データを一時記憶する第２メモリと、
前記ホスト装置と前記第２メモリとの間のデータ転送を制御する第１制御部と、
前記第１メモリと前記第２メモリとの間のデータ転送を制御する第２制御部と、
を備え、
前記第１制御部は、前記ホスト装置から読み出し要求を受信したとき、前記読み出し要求されたデータを前記第１メモリから前記第２メモリへ転送させる転送指令を前記第２制御部に送信するとともに低消費電力モードへ移行し、前記第２制御部が前記読み出し要求されたデータの転送を完了したとき、前記低消費電力モードから復帰して、前記第２メモリに転送されたデータを前記ホスト装置へ転送する、
ことを特徴とするデータ記憶装置。
前記第２メモリは、キャッシュメモリであって、
前記第１制御部は、前記ホスト装置から読み出し要求を受信したとき、前記読み出し要求されたデータが前記第２メモリにキャッシュされているか否かを判定し、前記読み出し要求されたデータがキャッシュされていなかったとき、前記転送指令を前記第２制御部へ送信するとともに前記低消費電力モードへ移行する、
ことを特徴とする請求項１に記載のデータ記憶装置。
前記第１制御部は、前記ホスト装置から読み出し要求を受信したとき、前記低消費電力モードへ移行するための第１リクエストを前記ホスト装置へ送信し、前記ホスト装置から前記第１リクエストを肯定する応答を受信したとき、前記低消費電力モードへ移行する、
ことを特徴とする請求項１または請求項２に記載のデータ記憶装置。
前記第１制御部は、前記低消費電力モードから復帰するとき、前記低消費電力モードから復帰するための第２リクエストを前記ホスト装置へ送信する、
ことを特徴とする請求項３に記載のデータ記憶装置。
不揮発性の第１メモリと、ホスト装置と前記第１メモリとの間の転送データを一時記憶する第２メモリと、前記ホスト装置と前記第２メモリとの間のデータ転送を制御する第１制御部と、前記第１メモリと前記第２メモリとの間のデータ転送を制御する第２制御部と、を備えるデータ記憶装置の低消費電力制御方法であって、
前記ホスト装置から読み出し要求を受信したとき、前記第１制御部を低消費電力モードへ移行させるとともに前記第２制御部に前記読み出し要求されたデータを前記第１メモリから前記第２メモリへ転送させ、
前記第２制御部が前記読み出し要求されたデータの転送を完了したとき、前記第１制御部を前記低消費電力モードから復帰させ、
前記第１制御部に前記第２メモリに転送されたデータを前記ホスト装置へ転送させる、
ことを特徴とするデータ記憶装置の低消費電力制御方法。