JP2014160367A - 演算処理装置 - Google Patents
演算処理装置 Download PDFInfo
- Publication number
- JP2014160367A JP2014160367A JP2013030627A JP2013030627A JP2014160367A JP 2014160367 A JP2014160367 A JP 2014160367A JP 2013030627 A JP2013030627 A JP 2013030627A JP 2013030627 A JP2013030627 A JP 2013030627A JP 2014160367 A JP2014160367 A JP 2014160367A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- interrupt
- cpu
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Multi Processors (AREA)
Abstract
【解決手段】演算処理を行うCPU部2と外部入出力機器との入出力信号の授受を行う入出力コントローラ部3から構成され、第1〜第4入出力コントローラ31〜34はCPU部2に対して定周期で割り込み信号を発生し、割り込み信号に対して対応する第1〜第4入出力コントローラ31〜34の入出力信号の処理を行う第1〜第4CPUコア21〜24を予め設定しておく。
【選択図】図1
Description
産業用装置に適用するCPUについても、マルチコアを持つCPUが主流となってきており、各CPUコアに演算処理を分散させて行うことによって、処理性能を向上させることができる。
実施の形態1は、入出力コントローラはCPU部に対して定周期で割り込み信号を発生し、割り込み信号に対して入出力コントローラの入出力信号の処理を行うCPUコアを予め設定しておく構成とした演算処理装置に関するものである。
図1において、演算処理装置1は、CPU部2と入出力コントローラ部3から構成される。CPU部2は、第1〜第4CPUコア21〜24(総称する場合は、CPUコアと適宜記載する)と割り込みコントローラ25から構成される。入出力コントローラ部3は、第1〜第4入出力コントローラ31〜34(総称する場合は、入出力コントローラと適宜記載する)から構成される。
入出力コントローラ部3の第1〜第4入出力コントローラ31〜34と、CPU部2の割り込みコントローラ25の間に割り込み信号ライン41〜44が設けられている。
また、CPU部2では、割り込みコントローラ25の出力信号を第1〜第4CPUコア21〜24に出力する信号ラインが設けられている。
また、第1〜第4入出力コントローラ31〜34と第1〜第4CPUコア21〜24の間には、入出力データの授受を行うためのデータ共有バス(図示せず)が設けられている。
第1〜第4入出力コントローラ31〜34は、現場機器からの信号をディジタル信号に変換して、CPU部2に出力するために、定周期で割り込み信号をCPU部2に対して発生する。
第1〜第4入出力コントローラ31〜34は、CPU部2の割り込みコントローラ25に対して、割り込み信号ライン41〜44を経由して、割り込み信号を出力する。
なお、「割り込み信号を処理する」とは、後で説明するようにCPUコアが入出力コントローラから現場機器からの入力信号を受信し、また現場機器への操作信号を出力することをいう。
第1CPUコア21を例として、具体的な入出力データの授受方法を説明する。割り込みコントローラ25から割り込み信号を、受信した第1CPUコア21は、共有データバスに対して第1入出力コントローラ31を指定して、共有データバスを経由して、第1入出力コントローラ31から第1入出力コントローラ31に接続されている現場機器からの入力信号を受信する。
なお、第1CPUコア21から第1入出力コントローラ31に出力する出力信号は、前回の演算周期でCPU部2が受信した入力データおよび上位装置から受信した演算条件や設定値に基づきCPU部2が演算した結果に基づいたものである。上位装置から受信した現場機器のマニュアル操作信号も、この時第1CPUコア21から第1入出力コントローラ31に出力される。
特許文献1開示の演算処理装置では、CPUコアで割り込み状態を監視し、割り込みコントローラを動的に制御し、割り込み信号の割り振りを行っていた。しかし、定周期割り込み処理を行う演算処理装置では、割り込み信号が定周期で発生し、この割り込み信号に対して必要な処理を事前に設計できる。したがって、割り込み信号処理を行うCPUコアを予め固定的に割り振っても、割り込み信号処理が輻輳して規定時間内に完了しない事態が発生するおそれはない。
たとえば、割り込み周期が10ms間隔である場合、割り込み処理時間が割り込み周期10msを下回る場合には、問題は発生しない。したがって、演算処理装置1を起動する時、入出力コントローラからの割り込み信号の処理が分散するように、割り込み信号を処理するCPUコアを予め設定しておくことができる。
また、CPUコアは、2台、3台または、5台以上であってもよい。
実施の形態2の演算処理装置は、入出力コントローラはCPU部に対して定周期で割り込み信号を発生し、この割り込み信号に対して入出力コントローラの入出力信号の処理を行うCPUコアを特定の一部のCPUコアに予め設定しておく構成としたものである。
なお、図2において、図1と同一あるいは相当部分には、同一の符号を付している。
入出力コントローラ部3の第1〜第4入出力コントローラ31〜34と、CPU部2の割り込みコントローラ26の間に割り込み信号ライン41〜44が設けられている。
また、CPU部2では、割り込みコントローラ26の出力信号を第1、第2CPUコア21、22に出力する信号ラインが設けられている。
また、第1〜第4入出力コントローラ31〜34と第1、第2CPUコア21、22の間には、入出力データの授受を行うためのデータ共有バス(図示せず)が設けられている。
また、演算処理装置100は、図示しない上位装置との間で、例えば通信インターフェイスを経由して、信号の授受を行う。
第1〜第4入出力コントローラ31〜34と現場機器との信号の授受、および演算処理装置100と上位装置との信号に授受については、実施の形態1と同様であるため、説明は省略する。
第1〜第4入出力コントローラ31〜34は、現場機器からの信号をディジタル信号に変換して、CPU部2に出力するために、定周期で割り込み信号をCPU部2に対して発生する。
第1〜第4入出力コントローラ31〜34は、CPU部2の割り込みコントローラ26に対して、割り込み信号ライン41〜44を経由して、割り込み信号を出力する。
第1CPUコア21を例として、具体的な入出力データの授受方法を説明する。第1入出力コントローラ31が発生した割り込み信号を、割り込みコントローラ26から受信した第1CPUコア21は、共有データバスに対して第1入出力コントローラ31を指定する。第1CPUコア21は共有データバスを経由して、第1入出力コントローラ31から第1入出力コントローラ31に接続されている現場機器からの入力信号を受信する。
なお、第1CPUコア21から第1入出力コントローラ31に出力する出力信号は、前回の演算周期でCPU部が受信した入力データおよび上位装置から受信した演算条件や設定値に基づきCPU部が演算した結果に基づいたものである。上位装置から受信した現場機器のマニュアル操作信号も、この時第1CPUコア21から第1入出力コントローラ31に出力される。
実施の形態1では、全てのCPUコアに対して入出力コントローラからの割り込み信号を処理するCPUコアを全てのCPUコアに対して均等に設定することで、割り込み信号処理を分散させていた。
しかし、割り込み信号を処理するCPUコアを特定の一部のCPUコアに割り当てることで処理を分散させることもできる。実施の形態2の演算処理装置100では、第1、第2入出力コントローラ31、32の割り込み信号処理を第1CPUコア21で行い、第3、第4入出力コントローラ33、34の割り込み信号処理を第2CPUコア22で行うように設定している。
割り込み信号を処理するために必要な処理時間と、定周期割り込みの周期を元に検討した結果から、割り込み信号の処理が輻輳することがなければ、複数の割り込み信号の処理を1つのCPUコアにまとめて行っても問題ない。
実施の形態2の演算処理装置100では、第3、第4CPUコアを、例えば、第1〜第4入出力コントローラ31〜34からの入力データの演算処理や、上位装置との信号授受のための通信処理の実行のみを実行させることができる。演算処理や上位装置との通信処理を別の専用のCPUコアに割り当てることができるので、割り込み信号の処理によって遅延することなく動作でき、CPU部全体の処理効率を向上できる。
実施の形態3の演算処理装置200は、割り込みタイミング制御部をさらに設けて、CPUコアが他の割り込み信号に対する処理を実施している場合には、CPUコアへの割り込み信号の出力を一定時間遅らせる構成としたものである。
以下、実施の形態3の演算処理装置200の構成、動作について、演算処理装置200の構成図である図3、割り込み信号処理の説明図である図4および割り込み信号処理のフローチャートである図5に基づいて差異を中心に説明する。
なお、図3において、図1または図2と同一あるいは相当部分には、同一の符号を付している。
入出力コントローラ部3の第1〜第4入出力コントローラ31〜34が発生する割り込み信号は、割り込みタイミング制御部5に入力される。割り込みタイミング制御部5で制御された割り込み信号が、割り込み信号ライン41〜44を経由してCPU部2に出力される。
また、CPU部2では、割り込みコントローラ26の出力信号を各第1、第2CPUコア21、22に出力する信号ラインが設けられている。
また、第1〜第4入出力コントローラ31〜34と第1、第2CPUコア21、22の間には、入出力データの授受を行うためのデータ共有バス(図示せず)が設けられている。
また、演算処理装置200は、図示しない上位装置との間で、例えば通信インターフェイスを経由して、信号の授受を行う。
第1〜第4入出力コントローラ31〜34と現場機器との信号の授受、および演算処理装置200と上位装置との信号に授受については、実施の形態1と同様であるため、説明は省略する。
第1〜第4入出力コントローラ31〜34は、現場機器からの信号をディジタル信号に変換して、CPU部2に出力するために、定周期で割り込み信号を発生する。
実施の形態3の演算処理装置200では、第1〜第4入出力コントローラ31〜34が定周期で発生する割り込み信号を割り込みタイミング制御部5で受けて、制御した後に第1、第2CPUコア21、22に出力する。
割り込みタイミング制御部5は、後で説明するようにCPUコアにおいて割り込み信号処理が輻輳しないように、第1〜第4入出力コントローラ31〜34からの割り込み信号を制御する。
定周期割り込み信号が複数の入出力コントローラから発生することを想定した場合、複数の割り込み信号が重なって発生することが考えられる。
図4(a)は、第1入出力コントローラ31および第2入出力コントローラ32からの割り込み信号が時間的に重なった場合を示している。
実施の形態2の演算処理装置100では、割り込みタイミング制御部5がなく、第1、第2入出力コントローラ31、32からの割り込み信号を、そのままCPU部2に出力していた。
したがって、実施の形態2の演算処理装置100では、第1CPUコア21において第1入出力コントローラ31からの割り込み信号に対する処理を行っている間に、第2入出力コントローラ32からの割り込み信号を受信する場合があり得る。この場合、第1CPUコア21は、第1入出力コントローラ31からの割り込み信号に対する処理と第2入出力コントローラ32からの割り込み信号に対する処理を同時に行う必要がある。
このような状態を繰り返すと割り込み信号の処理が輻輳し、CPUコアの処理効率が低下する可能性がある。
割り込み信号が複数の入出力コントローラから重なって発生した場合、これらの割り込み信号をCPUコアに時間的に重なって出力しないように、割り込みタイミング制御部5が制御する。
例として、入出力コントローラ31から割り込み信号が発生された直後に入出力コントローラ32から割り込み信号が発生した場合を説明する。割り込みタイミング制御部5は、第2入出力コントローラ32からの割り込み信号を一定時間遅らせて第1CPUコア21に出力する。
割り込み信号の重なりを判断する所定時間、および割り込み信号の出力を遅らせる時間(一定時間)については、割り込み信号の発生周期や割り込み信号処理に必要な時間に基づき予め設定しておく。
実施の形態3の演算処理装置200では、この判定結果に基づき、割り込みコントローラ26は、第1入出力コントローラ31および第2入出力コントローラ32からの割り込み信号は、第1CPUコア21に出力する。割り込みコントローラ26は、第3入出力コントローラ33および第4入出力コントローラ34からの割り込み信号は、第2CPUコア22に出力する。
第1、第2CPUコア21、22が第1〜第4入出力コントローラ31〜34の入出力データを授受する方法は、実施の形態2と同様であるため説明は省略する。
処理が開始されると、割り込みタイミング制御部5は割り込み信号が発生するまで待つ(S1)。
割り込みタイミング制御部5は、入出力コントローラが発生した割り込み信号を受信すると、同じCPUコアに出力すべき他の割り込み信号が所定時間以内に発生していたかを判定する(S2)。
所定時間以内に他の割り込み信号が発生していた場合は、一定時間ウエイトする(S3)。
その後、CPU部2に対して割り込み信号を出力する(S4)。
他の割り込み信号が所定時間以内に発生していない場合には、ステップ4に進み、そのままCPU部2に対して割り込み信号を出力する(S4)。
演算処理装置200においては、割り込みタイミング制御部5を設けているため、例えば、第1入出力コントローラ31からの割り込み信号と第2入出力コントローラ32からの割り込み信号が重なっても、後で発生した割り込み信号を一定時間遅らせて第1CPUコアに出力するように制御できる。このため、第1、第2入出力コントローラ31、32から割り込み信号が重なって第1CPUコアに出力されて、第1CPUコアでの割り込み信号処理が輻輳すること確実に防止することができる。
5 割り込みタイミング制御部、21 第1CPUコア、22 第2CPUコア、
23 第3CPUコア、24 第4CPUコア、25,26 割り込みコントローラ、
31 第1入出力コントローラ、32 第2入出力コントローラ、
33 第3入出力コントローラ、34 第4入出力コントローラ、
41〜44 割り込み信号ライン。
Claims (3)
- 演算処理を行うCPU部と外部入出力機器との入出力信号の授受を行う入出力コントローラ部から構成され、
前記CPU部は複数のCPUコアを備え、
前記入出力コントローラ部は複数の入出力コントローラを備え、
前記入出力コントローラは前記CPU部に対して定周期で割り込み信号を発生し、
前記割り込み信号に対して対応する前記入出力コントローラの前記入出力信号の処理を行う前記CPUコアを予め設定しておく構成の演算処理装置。 - 前記割り込み信号に対して前記入出力信号の処理を行う前記CPUコアとして一部の特定の前記CPUコアを割り当てる構成とした請求項1に記載の演算処理装置。
- 前記CPUコアは、複数の前記入出力コントローラからの前記割り込み信号に対して前記入出力信号の処理を行う構成において、
さらに割り込みタイミング制御部を設け、
前記割り込みタイミング制御部は、前記CPUコアが前記入出力コントローラの前記割り込み信号に対して前記入出力信号の処理を実施している時に他の前記入出力コントローラの前記割り込み信号が発生した場合には、前記CPUコアへの他の前記入出力コントローラからの前記割り込み信号の出力を一定時間遅らせる制御を行う構成とした請求項2に記載の演算処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013030627A JP2014160367A (ja) | 2013-02-20 | 2013-02-20 | 演算処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013030627A JP2014160367A (ja) | 2013-02-20 | 2013-02-20 | 演算処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014160367A true JP2014160367A (ja) | 2014-09-04 |
Family
ID=51612016
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013030627A Pending JP2014160367A (ja) | 2013-02-20 | 2013-02-20 | 演算処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014160367A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017199469A1 (ja) * | 2016-05-17 | 2017-11-23 | 三菱電機株式会社 | コントローラシステム |
JP2020095441A (ja) * | 2018-12-12 | 2020-06-18 | 日立オートモティブシステムズ株式会社 | 演算制御装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07160656A (ja) * | 1993-12-13 | 1995-06-23 | Nippon Telegr & Teleph Corp <Ntt> | 外部割込み制御方法 |
JP2006318237A (ja) * | 2005-05-13 | 2006-11-24 | Yaskawa Electric Corp | イベント駆動型制御装置 |
JP2010277422A (ja) * | 2009-05-29 | 2010-12-09 | Toyota Motor Corp | 割り込み処理装置 |
-
2013
- 2013-02-20 JP JP2013030627A patent/JP2014160367A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07160656A (ja) * | 1993-12-13 | 1995-06-23 | Nippon Telegr & Teleph Corp <Ntt> | 外部割込み制御方法 |
JP2006318237A (ja) * | 2005-05-13 | 2006-11-24 | Yaskawa Electric Corp | イベント駆動型制御装置 |
JP2010277422A (ja) * | 2009-05-29 | 2010-12-09 | Toyota Motor Corp | 割り込み処理装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017199469A1 (ja) * | 2016-05-17 | 2017-11-23 | 三菱電機株式会社 | コントローラシステム |
JPWO2017199469A1 (ja) * | 2016-05-17 | 2018-08-09 | 三菱電機株式会社 | コントローラシステム |
JP2020095441A (ja) * | 2018-12-12 | 2020-06-18 | 日立オートモティブシステムズ株式会社 | 演算制御装置 |
WO2020121840A1 (ja) * | 2018-12-12 | 2020-06-18 | 日立オートモティブシステムズ株式会社 | 演算制御装置 |
JP7385989B2 (ja) | 2018-12-12 | 2023-11-24 | 日立Astemo株式会社 | 演算制御装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10274936B2 (en) | Control apparatus | |
US10162673B2 (en) | Controller preventing communication collisions between parallel control programs | |
US20180041375A1 (en) | Communication device, communication method, and computer readable medium | |
US10877803B2 (en) | Control apparatus, control method and non-transitory storage medium | |
JP2010277158A (ja) | 割り込み通知制御装置および半導体集積回路 | |
JP2014035628A5 (ja) | ||
WO2015123974A1 (zh) | 一种数据分发策略的调整方法、装置及系统 | |
JP2017021749A5 (ja) | ||
EP2693343B1 (en) | Parallel processing system and parallel processing system operation method | |
WO2016189709A1 (ja) | コントローラ | |
JP2014160367A (ja) | 演算処理装置 | |
JP5726006B2 (ja) | タスクおよびリソースのスケジューリング装置及びその方法並びに制御装置 | |
JP6303486B2 (ja) | 情報処理システム、監視方法、及び、プログラム | |
JP6196505B2 (ja) | クラウド制御システム、及びその制御プログラムの実行方法 | |
JP5933110B2 (ja) | 通信装置及び制御装置及びプログラム | |
JP2010160713A (ja) | フィールド制御装置およびフィールド制御方法 | |
JP7044081B2 (ja) | 車載用通信システム | |
JP2011134197A (ja) | プログラマブルコントローラ、及びプログラマブルコントローラにおける複数処理の時分割方法 | |
JP4877317B2 (ja) | 情報処理装置、割り込み制御方法 | |
JP6071790B2 (ja) | 設定処理実行装置及び設定処理実行方法及びプログラム | |
US11947486B2 (en) | Electronic computing device having improved computing efficiency | |
US20080288952A1 (en) | Processing apparatus and device control unit | |
JP6204313B2 (ja) | 電子機器 | |
WO2012117445A1 (ja) | 情報処理システム | |
JP2016212787A (ja) | 並列演算装置、並列演算システム、集合通信方法及び集合通信プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150715 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150804 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150925 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160329 |