JP6079805B2 - 並列計算装置 - Google Patents
並列計算装置 Download PDFInfo
- Publication number
- JP6079805B2 JP6079805B2 JP2015059545A JP2015059545A JP6079805B2 JP 6079805 B2 JP6079805 B2 JP 6079805B2 JP 2015059545 A JP2015059545 A JP 2015059545A JP 2015059545 A JP2015059545 A JP 2015059545A JP 6079805 B2 JP6079805 B2 JP 6079805B2
- Authority
- JP
- Japan
- Prior art keywords
- scheduler
- processing unit
- processing
- notification information
- status
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/54—Interprogram communication
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/485—Task life-cycle, e.g. stopping, restarting, resuming execution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
- G06F9/5038—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the execution order of a plurality of tasks, e.g. taking priority or time dependency constraints into consideration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Description
関連するプロセスを複数の処理部で実行する並列処理システムであって、
所定のプロセスを実行する第1のプロセス処理部と、
前記第1のプロセス処理部で実行されるプロセスの処理状況を検出して管理する第1のプロセススケジューラと、
前記第1のプロセス処理部で実行されるプロセスと関連するプロセスを実行する第2のプロセス処理部と、
前記第2のプロセス処理部で実行されるプロセスの処理状況を検出して管理する第2のプロセススケジューラと、を有し、
前記第1のプロセススケジューラと前記第2のプロセススケジューラとは、互いに通信可能なよう構成されており、
前記第1のプロセススケジューラは、前記第2のプロセススケジューラが検出した前記第2のプロセス処理部の処理状況に応じて、当該処理状況が示すプロセスと関連するプロセスを実行する前記第1のプロセス処理部の動作を制御し、
前記第2のプロセススケジューラは、前記第1のプロセススケジューラが検出した前記第1のプロセス処理部の処理状況に応じて、当該処理状況が示すプロセスと関連するプロセスを実行する前記第2のプロセス処理部の動作を制御する
という構成を採る。
関連するプロセスを複数の処理部で実行する並列処理方法であって、
前記処理部で実行するプロセスは複数のスケジューラで管理されており、
自己のスケジューラが実行するプロセスの処理状況を他のスケジューラに通信し、
各スケジューラは、受信した処理状況に応じて、当該処理状況が示すプロセスと関連するプロセスを実行する処理部の動作を制御する
という構成を採る。
関連するプロセスを複数の処理部で実行し、前記処理部で実行するプロセスは複数のスケジューラで管理されている情報処理装置に、
自己のスケジューラが管理するプロセスの処理状況を他のスケジューラに通信させ、
各スケジューラに、受信した処理状況に応じて、当該処理状況が示すプロセスと関連するプロセスを実行する処理部の動作を制御する、
ことを実現させるためのプログラムである。
図1は、並列計算機4の構成の一例を示すブロック図である。図2は、並列計算機4で実行されるプログラムの一例を示す図である。図3は、並列計算機4の詳細な構成の一例を示すブロック図である。図4は、メインプロセッサ用プロセススケジューラの構成の一例を示す図である。図5は、プロセススケジューラがコンテキストスイッチを行う際の動作の一例を示すフローチャートである。図6は、メインプロセッサ用プロセススケジューラ12が状態通知情報を受信した際の動作の一例を示すフローチャートである。図7は、コプロセッサ用プロセススケジューラ14が状態通知情報を受信した際の動作の一例を示すフローチャートである。図8、図9は、プロセススケジューラが行う優先度の変更の一例を示す図である。
・対応するコプロセッサノード2で実行されるプロセスをコンテキストスイッチする(なお、この処理は、通信バス3を介して行われる)。
・コンテキストスイッチを実行する際に、他のプロセススケジューラ(メインプロセッサ用プロセススケジューラ12と他のコプロセッサ用プロセススケジューラ14)に対して状態通知情報を送信する。
・他のプロセススケジューラから受信した状態通知情報に応じて、優先度制御手段141により優先度を制御する。
本発明の第2の実施形態では、第1の実施形態で説明した並列計算機4の他の構成例について説明する。
本発明の第3の実施形態では、第1の実施形態で説明した並列計算機4、第2の実施形態で説明した並列計算機5の他の構成例について説明する。本実施形態においては、ノードが1つの場合について説明する。具体的には、例えば、コプロセッサノードがメインプロセッサノード内の1つ以上のプロセッサコアで構成されている場合について説明する。
本発明の第4の実施形態では、関連するプロセスを複数の処理部(第1のプロセス処理部71と第2のプロセス処理部73)で実行する並列処理システム7について説明する。本実施形態においては、並列処理システム7の構成の概要について説明する。
上記実施形態の一部又は全部は、以下の付記のようにも記載されうる。以下、本発明における並列処理システムなどの概略を説明する。但し、本発明は、以下の構成に限定されない。
関連するプロセスを複数の処理部で実行する並列処理システムであって、
所定のプロセスを実行する第1のプロセス処理部と、
前記第1のプロセス処理部で実行されるプロセスの処理状況を検出して管理する第1のプロセススケジューラと、
前記第1のプロセス処理部で実行されるプロセスと関連するプロセスを実行する第2のプロセス処理部と、
前記第2のプロセス処理部で実行されるプロセスの処理状況を検出して管理する第2のプロセススケジューラと、を有し、
前記第1のプロセススケジューラと前記第2のプロセススケジューラとは、互いに通信可能なよう構成されており、
前記第1のプロセススケジューラは、前記第2のプロセススケジューラが検出した前記第2のプロセス処理部の処理状況に応じて、当該処理状況が示すプロセスと関連するプロセスを実行する前記第1のプロセス処理部の動作を制御し、
前記第2のプロセススケジューラは、前記第1のプロセススケジューラが検出した前記第1のプロセス処理部の処理状況に応じて、当該処理状況が示すプロセスと関連するプロセスを実行する前記第2のプロセス処理部の動作を制御する
並列処理システム。
付記1に記載の並列処理システムであって、
前記第1のプロセススケジューラは、前記第1のプロセス処理部で実行するプロセスを切り替える際に、当該プロセスを切り替える旨を示す状態通知情報を前記第2のプロセススケジューラに送信するよう構成され、
前記第2のプロセススケジューラは、受信した前記状態通知情報に基づいて、当該状態通知情報が示すプロセスと関連するプロセスを実行する前記第2のプロセス処理部の動作を制御する
並列処理システム。
付記1又は2に記載の並列処理システムであって、
前記第1のプロセススケジューラは、前記第1のプロセス処理部で実行するプロセスコンテキストを退避する際に、プロセスが待機状態に遷移した旨を示す状態通知情報を前記第2のプロセススケジューラに送信するよう構成され、
前記第2のプロセススケジューラは、受信した前記状態通知情報に基づいて、待機状態に遷移したプロセスと関連するプロセスの前記第2の処理部で処理する優先度を下げる制御を行う
並列処理システム。
付記1乃至3の何れかに記載の並列処理システムであって、
前記第1のプロセススケジューラは、前記第1のプロセス処理部で実行するプロセスコンテキストを復元する際に、プロセスが割り当てられた旨を示す状態通知情報を前記第2のプロセススケジューラに送信するよう構成され、
前記第2のプロセススケジューラは、受信した前記状態通知情報に基づいて、割り当てられたプロセスと関連するプロセスの前記第2の処理部で処理する優先度を上げる制御を行う
並列処理システム。
付記1乃至4の何れかに記載の並列処理システムであって、
前記第2のプロセススケジューラは、受信した前記状態通知情報が示すプロセスと関連するプロセスが前記第1のプロセス処理部の処理待ち状態である場合に、当該処理待ち状態のプロセスを実行する前記第2のプロセス処理部の動作を制御する
並列処理システム。
付記1乃至5の何れかに記載の並列処理システムであって、
オペレーションシステムが組み込まれ、前記第1のプロセス処理部と、前記第1のプロセススケジューラと、前記第2のプロセススケジューラと、を有する第1のノードと、
オペレーティングシステムが組み込まれておらず、前記第2のプロセス処理部を有する第2のノードと、
を有し、
前記第2のプロセス処理部は、前記第1のノードが有する前記第2のプロセススケジューラからの制御に基づいてプロセスを実行する
並列処理システム。
付記6に記載の並列処理システムであって、
前記第2のプロセススケジューラは、前記第2のプロセス処理部で実行するプロセスを切り替える際に、当該プロセスを切り替える旨を示す状態通知情報を前記第1のプロセススケジューラに送信するよう構成され、
前記第1のプロセススケジューラは、受信した前記状態通知情報に基づいて、当該状態通知情報が示すプロセスと関連するプロセスを実行する前記第1のプロセス処理部の動作を制御する
並列処理システム。
関連するプロセスを複数の処理部で実行する並列処理方法であって、
前記複数の処理部で実行するプロセスは複数のスケジューラで管理されており、
自己のスケジューラが管理するプロセスの処理状況を他のスケジューラに通信し、
各スケジューラは、受信した処理状況に応じて、当該処理状況が示すプロセスと関連するプロセスを実行する処理部の動作を制御する
並列処理方法。
付記8に記載の並列処理方法であって、
各スケジューラは、自己が管理する処理部で実行するプロセスを切り替える際に、当該プロセスを切り替える旨を示す状態通知情報を他のスケジューラに送信し、
各スケジューラは、受信した前記状態通知情報に基づいて、当該状態通知情報が示すプロセスと関連するプロセスを実行する処理部の動作を制御する
並列処理方法。
付記8又は9に記載の並列処理方法であって、
各スケジューラは、自己が管理する処理部で実行するプロセスコンテキストを退避する際に、プロセスが待機状態に遷移した旨を示す状態通知情報を他のプロセススケジューラに送信し、
各スケジューラは、受信した前記状態通知情報に基づいて、待機状態に遷移したプロセスと関連するプロセスの優先度を下げる制御を行う
並列処理方法。
所定のプロセスを実行する第1のプロセス処理部と、
前記第1のプロセス処理部で実行されるプロセスの処理状況を検出して管理する第1のプロセススケジューラと、
前記第1のプロセス処理部で実行されるプロセスと関連するプロセスを実行する第2のプロセス処理部と、
前記第2のプロセス処理部で実行されるプロセスの処理状況を検出して管理する第2のプロセススケジューラと、を有する情報処理装置で実現される並列処理方法であって、
前記第1のプロセススケジューラと前記第2のプロセススケジューラとは、互いに通信し、
前記第1のプロセススケジューラは、前記第2のプロセススケジューラが検出した前記第2のプロセス処理部の処理状況に応じて、当該処理状況が示すプロセスと関連するプロセスを実行する前記第1のプロセス処理部の動作を制御し、
前記第2のプロセススケジューラは、前記第1のプロセススケジューラが検出した前記第1のプロセス処理部の処理状況に応じて、前記第1のプロセス処理部で実行されるプロセスと関連するプロセスを実行する前記第2のプロセス処理部の動作を制御する
並列処理方法。
関連するプロセスを複数の処理部で実行し、前記処理部で実行するプロセスは複数のスケジューラで管理されている情報処理装置に、
自己のスケジューラが管理するプロセスの処理状況を他のスケジューラに通信させ、
各スケジューラに、受信した処理状況に応じて、当該処理状況が示すプロセスと関連するプロセスを実行する処理部の動作を制御する
ことを実現させるためのプログラム。
請求項10に記載のプログラムであって、
各スケジューラは、自己が管理する処理部で実行するプロセスを切り替える際に、当該プロセスを切り替える旨を示す状態通知情報を他のスケジューラに送信し、
各スケジューラは、受信した前記状態通知情報に基づいて、当該状態通知情報が示すプロセスと関連するプロセスを実行する処理部の動作を制御する
プログラム。
所定のプロセスを実行する第1のプロセス処理部と、
前記第1のプロセス処理部で実行されるプロセスの処理状況を検出して管理する第1のプロセススケジューラと、
前記第1のプロセス処理部で実行されるプロセスと関連するプロセスを実行する第2のプロセス処理部と、
前記第2のプロセス処理部で実行されるプロセスの処理状況を検出して管理する第2のプロセススケジューラと、を有する情報処理装置において、
前記第1のプロセススケジューラと前記第2のプロセススケジューラとを互いに通信させ、
前記第1のプロセススケジューラは、前記第2のプロセススケジューラが検出した前記第2のプロセス処理部の処理状況に応じて、当該処理状況が示すプロセスと関連するプロセスを実行する前記第1のプロセス処理部の動作を制御し、
前記第2のプロセススケジューラは、前記第1のプロセススケジューラが検出した前記第1のプロセス処理部の処理状況に応じて、前記第1のプロセス処理部で実行されるプロセスと関連するプロセスを実行する前記第2のプロセス処理部の動作を制御する
ことを実現させるためのプログラム。
11、511 メインプロセッサ
111、211、611、612 プロセッサコア
12、512、62 メインプロセッサ用プロセススケジューラ
121 優先度制御手段
122 スケジューリングポリシ
123 プロセススイッチ手段
124 プロセスコンテキスト
125 プロセス構造体
1251 状態情報
13、53、64 状態通知手段
14、522、63 コプロセッサ用プロセススケジューラ
141 優先度制御手段
15 ノード間通信手段
2、52 コプロセッサノード
21、521 コプロセッサ
22 ノード間通信手段
3 通信バス
4、5、6 並列計算機
61 プロセッサ
7 並列処理システム
71 第1のプロセス処理部
72 第1のプロセススケジューラ
73 第2のプロセス処理部
74 第2のプロセススケジューラ
Claims (8)
- 関連するプロセスを複数の処理部で実行する並列処理システムであって、
所定のプロセスを実行する第1のプロセス処理部と、
前記第1のプロセス処理部で実行されるプロセスの処理状況を検出して管理する第1のプロセススケジューラと、
前記第1のプロセス処理部で実行されるプロセスと関連するプロセスを実行する第2のプロセス処理部と、
前記第2のプロセス処理部で実行されるプロセスの処理状況を検出して管理する第2のプロセススケジューラと、を有し、
前記第1のプロセススケジューラと前記第2のプロセススケジューラとは、互いに通信可能なよう構成されており、
前記第1のプロセススケジューラは、前記第2のプロセススケジューラが検出した前記第2のプロセス処理部の処理状況に応じて、当該処理状況が示すプロセスと関連するプロセスを実行する前記第1のプロセス処理部の動作を制御し、
前記第2のプロセススケジューラは、前記第1のプロセススケジューラが検出した前記第1のプロセス処理部の処理状況に応じて、当該処理状況が示すプロセスと関連するプロセスを実行する前記第2のプロセス処理部の動作を制御し、
前記第1のプロセススケジューラは、前記第1のプロセス処理部で実行するプロセスを切り替える際に、当該プロセスを切り替える旨を示す状態通知情報を前記第2のプロセススケジューラに送信するよう構成され、
前記第2のプロセススケジューラは、受信した前記状態通知情報に基づいて、当該状態通知情報が示すプロセスと関連するプロセスを実行する前記第2のプロセス処理部の動作を制御する
並列処理システム。 - 請求項1に記載の並列処理システムであって、
前記第1のプロセススケジューラは、前記第1のプロセス処理部で実行するプロセスコンテキストを退避する際に、プロセスが待機状態に遷移した旨を示す状態通知情報を前記第2のプロセススケジューラに送信するよう構成され、
前記第2のプロセススケジューラは、受信した前記状態通知情報に基づいて、待機状態に遷移したプロセスと関連するプロセスの前記第2のプロセス処理部で処理する優先度を下げる制御を行う
並列処理システム。 - 請求項1又は2に記載の並列処理システムであって、
前記第1のプロセススケジューラは、前記第1のプロセス処理部で実行するプロセスコンテキストを復元する際に、プロセスが割り当てられた旨を示す状態通知情報を前記第2のプロセススケジューラに送信するよう構成され、
前記第2のプロセススケジューラは、受信した前記状態通知情報に基づいて、割り当てられたプロセスと関連するプロセスの前記第2のプロセス処理部で処理する優先度を上げる制御を行う
並列処理システム。 - 請求項1乃至3の何れかに記載の並列処理システムであって、
前記第2のプロセススケジューラは、受信した前記状態通知情報が示すプロセスと関連するプロセスが前記第1のプロセス処理部の処理待ち状態である場合に、当該処理待ち状態のプロセスを実行する前記第2のプロセス処理部の動作を制御する
並列処理システム。 - 請求項1乃至4の何れかに記載の並列処理システムであって、
オペレーションシステムが組み込まれ、前記第1のプロセス処理部と、前記第1のプロセススケジューラと、前記第2のプロセススケジューラと、を有する第1のノードと、
オペレーティングシステムが組み込まれておらず、前記第2のプロセス処理部を有する第2のノードと、
を有し、
前記第2のプロセス処理部は、前記第1のノードが有する前記第2のプロセススケジューラからの制御に基づいてプロセスを実行する
並列処理システム。 - 請求項5に記載の並列処理システムであって、
前記第2のプロセススケジューラは、前記第2のプロセス処理部で実行するプロセスを切り替える際に、当該プロセスを切り替える旨を示す状態通知情報を前記第1のプロセススケジューラに送信するよう構成され、
前記第1のプロセススケジューラは、受信した前記状態通知情報に基づいて、当該状態通知情報が示すプロセスと関連するプロセスを実行する前記第1のプロセス処理部の動作を制御する
並列処理システム。 - 関連するプロセスを複数の処理部で実行する並列処理方法であって、
前記複数の処理部で実行するプロセスは複数のスケジューラで管理されており、
自己のスケジューラが管理するプロセスの処理状況を他のスケジューラに通信し、
各スケジューラは、受信した処理状況に応じて、当該処理状況が示すプロセスと関連するプロセスを実行する処理部の動作を制御し、
各スケジューラは、自己が管理する処理部で実行するプロセスを切り替える際に、当該プロセスを切り替える旨を示す状態通知情報を他のスケジューラに送信し、
各スケジューラは、受信した前記状態通知情報に基づいて、当該状態通知情報が示すプロセスと関連するプロセスを実行する処理部の動作を制御する
並列処理方法。 - 関連するプロセスを複数の処理部で実行し、前記処理部で実行するプロセスは複数のスケジューラで管理されている情報処理装置に、
自己のスケジューラが管理するプロセスの処理状況を他のスケジューラに通信させ、
各スケジューラに、受信した処理状況に応じて、当該処理状況が示すプロセスと関連するプロセスを実行する処理部の動作を制御させ、
各スケジューラは、自己が管理する処理部で実行するプロセスを切り替える際に、当該プロセスを切り替える旨を示す状態通知情報を他のスケジューラに送信し、
各スケジューラは、受信した前記状態通知情報に基づいて、当該状態通知情報が示すプロセスと関連するプロセスを実行する処理部の動作を制御する
ことを実現させるためのプログラム。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015059545A JP6079805B2 (ja) | 2015-03-23 | 2015-03-23 | 並列計算装置 |
PCT/JP2015/006492 WO2016151654A1 (ja) | 2015-03-23 | 2015-12-28 | 並列処理システム |
EP15886211.0A EP3276489B1 (en) | 2015-03-23 | 2015-12-28 | Parallel processing system |
KR1020177026593A KR101818410B1 (ko) | 2015-03-23 | 2015-12-28 | 병렬 처리 시스템 |
US15/554,153 US10162675B2 (en) | 2015-03-23 | 2015-12-28 | Parallel processing system |
CN201580078148.XA CN107408061B (zh) | 2015-03-23 | 2015-12-28 | 并行处理系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015059545A JP6079805B2 (ja) | 2015-03-23 | 2015-03-23 | 並列計算装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016181016A JP2016181016A (ja) | 2016-10-13 |
JP6079805B2 true JP6079805B2 (ja) | 2017-02-15 |
Family
ID=56977117
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015059545A Active JP6079805B2 (ja) | 2015-03-23 | 2015-03-23 | 並列計算装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10162675B2 (ja) |
EP (1) | EP3276489B1 (ja) |
JP (1) | JP6079805B2 (ja) |
KR (1) | KR101818410B1 (ja) |
CN (1) | CN107408061B (ja) |
WO (1) | WO2016151654A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10956220B2 (en) | 2017-06-04 | 2021-03-23 | Apple Inc. | Scheduler for amp architecture using a closed loop performance and thermal controller |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06301655A (ja) * | 1993-04-14 | 1994-10-28 | Hitachi Ltd | 分散処理システム |
JP3573546B2 (ja) | 1995-10-27 | 2004-10-06 | 富士通株式会社 | 並列計算機における並列プロセススケジューリング方法および並列計算機用処理装置 |
JPH1021094A (ja) * | 1996-07-08 | 1998-01-23 | Mitsubishi Electric Corp | リアルタイム制御方式 |
JP3730740B2 (ja) * | 1997-02-24 | 2006-01-05 | 株式会社日立製作所 | 並列ジョブ多重スケジューリング方法 |
US20020184290A1 (en) * | 2001-05-31 | 2002-12-05 | International Business Machines Corporation | Run queue optimization with hardware multithreading for affinity |
US7542473B2 (en) * | 2004-12-02 | 2009-06-02 | Nortel Networks Limited | High-speed scheduling apparatus for a switching node |
JP2008108075A (ja) | 2006-10-25 | 2008-05-08 | Matsushita Electric Ind Co Ltd | タスク切替え制御方法及びコンピュータシステム |
CN100570566C (zh) * | 2007-12-13 | 2009-12-16 | 中兴通讯股份有限公司 | 一种异构多核间协调调度的方法及异构多核系统 |
US9367350B2 (en) * | 2008-10-03 | 2016-06-14 | Microsoft Technology Licensing, Llc | Meta-scheduler with meta-contexts |
JP5453825B2 (ja) | 2009-02-05 | 2014-03-26 | 日本電気株式会社 | プログラム並列実行システム、マルチコアプロセッサ上のプログラム並列実行方法 |
JP2013061700A (ja) | 2011-09-12 | 2013-04-04 | Sony Corp | 情報処理装置、情報処理方法、記録媒体および情報処理システム |
US9122522B2 (en) * | 2011-12-14 | 2015-09-01 | Advanced Micro Devices, Inc. | Software mechanisms for managing task scheduling on an accelerated processing device (APD) |
US8893140B2 (en) | 2012-01-24 | 2014-11-18 | Life Coded, Llc | System and method for dynamically coordinating tasks, schedule planning, and workload management |
CN103761106A (zh) | 2014-02-07 | 2014-04-30 | 张战 | 流程的控制方法及流程引擎 |
-
2015
- 2015-03-23 JP JP2015059545A patent/JP6079805B2/ja active Active
- 2015-12-28 CN CN201580078148.XA patent/CN107408061B/zh active Active
- 2015-12-28 WO PCT/JP2015/006492 patent/WO2016151654A1/ja active Application Filing
- 2015-12-28 EP EP15886211.0A patent/EP3276489B1/en active Active
- 2015-12-28 US US15/554,153 patent/US10162675B2/en active Active
- 2015-12-28 KR KR1020177026593A patent/KR101818410B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
CN107408061B (zh) | 2018-10-19 |
KR20170117594A (ko) | 2017-10-23 |
EP3276489A1 (en) | 2018-01-31 |
EP3276489B1 (en) | 2020-11-18 |
WO2016151654A1 (ja) | 2016-09-29 |
US10162675B2 (en) | 2018-12-25 |
EP3276489A4 (en) | 2018-08-01 |
US20180074853A1 (en) | 2018-03-15 |
KR101818410B1 (ko) | 2018-02-21 |
JP2016181016A (ja) | 2016-10-13 |
CN107408061A (zh) | 2017-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11128555B2 (en) | Methods and apparatus for SDI support for automatic and transparent migration | |
EP3468151B1 (en) | Acceleration resource processing method and apparatus | |
WO2009133669A1 (ja) | 仮想計算機制御装置、仮想計算機制御方法及び仮想計算機制御プログラム | |
WO2017179537A1 (ja) | ソフトウェア更新制御装置、ソフトウェア更新制御システム、ソフトウェア更新制御方法、及び、ソフトウェア更新制御プログラムが格納された記録媒体 | |
US9389923B2 (en) | Information processing device and method for controlling information processing device | |
JP2020048045A (ja) | スイッチ装置、スイッチング方法及びプログラム | |
KR20140061545A (ko) | 통신 디바이스의 하드웨어 자원들을 관리하기 위한 가상화 관리 방법 및 관련 장치 | |
WO2019056771A1 (zh) | 分布式存储系统升级管理的方法、装置及分布式存储系统 | |
JP2006285810A (ja) | クラスタ構成コンピュータシステム及びその系リセット方法 | |
WO2016033755A1 (zh) | 任务处理装置、电子设备及方法 | |
JP6955163B2 (ja) | 情報処理装置、情報処理方法及びプログラム | |
US9367349B2 (en) | Multi-core system and scheduling method | |
US20140149994A1 (en) | Parallel computer and control method thereof | |
JP6079805B2 (ja) | 並列計算装置 | |
US20130185726A1 (en) | Method for Synchronous Execution of Programs in a Redundant Automation System | |
US9436505B2 (en) | Power management for host with devices assigned to virtual machines | |
JP2007206955A (ja) | 情報処理装置および方法、プログラム、並びに記録媒体 | |
KR101271211B1 (ko) | 다중 쓰레드의 비동기 입출력 처리 장치 및 그 방법 | |
WO2021002054A1 (ja) | 計算機システム及びプログラム実行方法 | |
KR20130104958A (ko) | 다중 운영체제들을 실행하는 장치 및 방법 | |
JP6468066B2 (ja) | 並列演算装置、並列演算システム、集合通信方法及び集合通信プログラム | |
JP2010020683A (ja) | スレッド制御方法およびスレッド制御装置ならびにリアルタイムシステム | |
US11936514B2 (en) | Processing apparatus, processing system, processing method and processing program | |
JP4877317B2 (ja) | 情報処理装置、割り込み制御方法 | |
WO2021056277A1 (zh) | 一种执行程序的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160721 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160906 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161122 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20161205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170102 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6079805 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |