JPS61125664A - ネツトワ−クシステムにおけるメモリ管理方式 - Google Patents

ネツトワ−クシステムにおけるメモリ管理方式

Info

Publication number
JPS61125664A
JPS61125664A JP59246035A JP24603584A JPS61125664A JP S61125664 A JPS61125664 A JP S61125664A JP 59246035 A JP59246035 A JP 59246035A JP 24603584 A JP24603584 A JP 24603584A JP S61125664 A JPS61125664 A JP S61125664A
Authority
JP
Japan
Prior art keywords
reception
message
function code
data processing
network system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59246035A
Other languages
English (en)
Inventor
Yoshiaki Adachi
芳昭 足達
Masao Sueki
末木 雅夫
Norimichi Ishikawa
石川 教道
Hisaya Sumiya
角谷 寿哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Information and Control Systems Inc
Original Assignee
Hitachi Ltd
Hitachi Process Computer Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Process Computer Engineering Inc filed Critical Hitachi Ltd
Priority to JP59246035A priority Critical patent/JPS61125664A/ja
Publication of JPS61125664A publication Critical patent/JPS61125664A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer And Data Communications (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はメモリ管理方式に係り、特に、多数のタスク間
でメツセージの交換を行なうような大規模なネットワー
クシステムにおけるメモリ管理方式に関する。
〔発明の背景〕
従来のネットワークシステムのメツセージ交換時のメモ
リ管理方式を第2図に示す。
データ処理装置では、(1)論理メモリと物理メモリの
間に何らかの対応をもたせること、(2)通信制御装置
を含め1種々のIloは特定の論理メモリjの特定エリ
ア(以下、I10空間と呼ぶ)へのデータの送/受信の
みが可能である。
今、論理メモリ510,520,530.物理メモリ5
40より構成され、I10空間550が論理メモリ53
0に設定されているデータ処理装置を考える。
メツセージ交換において、メツセージを受信するタスク
101は、論理メモリ520に配置され。
メツセージ受信エリア570にメツセージを受信する場
合、通信制御装置はI10100特定エリア560への
みデータ転送が可能なため、物理メモリ580とI10
空間570の対応(マツピング)をとる必要がある。
以下、第3図のフローチャートと合わせて説明する。メ
ツセージ受信タスク101が受信要求を行なうと、 R
ead要求語数に応じて空きI10空間550の割り当
て要求を行なう、このとき、I10100空きエリアが
存在するか否かのチェックはマツプ制御テーブルMTC
300が参照される。
(例えば、I10100一定サイズ毎に区分しく以下、
ページと呼ぶ)ページ単位に空きか否かのフラグをもつ
MCTを参照する。)もし、空きが無い場合には、 R
ead要求を一時抑止640L。
空きが生じた段階で再び割り当て要求を行なう。
空きが有った場合には論理メモリ560と物理メモリ5
80 をマツピングする620.このマツピング操作に
於いてマツピングレジスタ群MRsg400が使用され
る。マツピングが完了すると、通信制御装置に対し、 
Read630を行ない受信完了を待つ。
その後、相手データ処理装置からメツセージを受信する
と、I10空間560の割り当てを解除後、受信タスク
101をPO5T (タスクに対し動作可能状態への移
行)する、その結果、受信タスク101は受信エリア5
70の参照/変更が可能となる。
この従来例の問題点は、メモリ(I10100の利用効
率が悪いことである。第4図を用いて説明する。特にネ
ットワークシステムでは、いついかなる時に相手データ
処理装置からメツセージが送信されてくるか判らないた
め、予め、受信要求を行なっておく必要がある。今、複
数の受信タスク101,102,103.・・・・・・
、104,105が受信要求を行なうと、I10空間5
50が各々。
563.561,562.・・・・・・、565,56
4の単位で占有されてしまい、長時間経過しても。
相手データ処理装置からメツセージが送信されて来ない
限り、I10100占有が解除されず、他の受信タスク
、或いは、一般I10使用タスクがI10100確保で
きないという問題が生じる。
これは単にメモリ使用効率のみならず、システム全体へ
悪影響が波及する恐れがある。
〔発明の目的〕
本発明の目的は、ネットワークシステムにおいて、制約
のあるメモリを占有することなく、他の業務タスクへの
悪影響を排除し、メモリ利用効率のみならず、システム
全体の効率向上に寄与するメモリ管理方式を提供するこ
とにある。
〔発明の概要〕
本発明の要点は、受信要求で、メモリを占有することな
く、管理情報のみを記憶し、実際にメツセージを受信し
た段階で、I10100占有し。
タスクの受信処理を完了させることにある。
〔発明の実施例〕
以下、本発明の一実施例を第1図、第5図及び第6図を
用いて説明する。
ネットワークシステムにおけるメツセージ交換を行なう
タスク101及び102が受信要求を行なった場合、通
信制81装置120をアクセスすることなく受信要求R
eadマクロパラメータより通信制御テーブルCCT 
200が作成される8000個々の作成項目は、OCT
が使用中か否かを示すdi201フラグの設定1期待す
るメツセージの送信元5i202.受信元R1203の
設定2期待する機能コードfun L 204 tタス
クのタスク番号tni205.メツセージの受信エリア
アドレスaddri206及び受信要求語数dci20
7である。
通信制御装置!20では、伝送回線60を介して、第5
図に示すテキストフォーマット700をもつメツセージ
を送受信バッファ40に受信すると、機能コード取り出
し装置!50により機能コード定されているアドレスa
ddr i82に対し、データ転送制御装置t!30を
介して、データ処理装置10に転送される。
また1機能コード720及びマツプ識別情報lm1d 
i 83が、送受信管理情報生成装置を介して作成され
た後、データ処理装置10へ転送される。
データ処理装置10では、送受信管理情報から機能コー
ド720を抽出し、CCT 200内に記憶されている
機能コードfuni204と一致したものを検索する。
もし、一致したものが無ければ、無効割込みとみなす。
一致したものがあれば、マツプ識別情報mid i83
をもとに、受信エリアとI10100マツピングを行な
う、このとき、受信エリアアドレスaddr i206
及び受信要求語数dci207が使用される。その後、
0CT200内のtni205をPO5Tする(タスク
を実行可能状態とする。)、この時のマツピング操作は
、従来方式で記したマツプ制御テーブルMCT300及
びマツピングレジスタ群MRag400が使用される。
この結果、受信タスクは受信エリアの参照/変更が可能
となる。
本実施例によれは、I10100占有は、短時間で済み
、長時間占有による従来方式で記した問題が解決する。
特にI10100非常に小さなシステム或いは、大規模
なネットワークシステムでは顕著な効果を期待できる。
また1機能コードにより、報告する受信タスクを一意的
に決定できるため、システムのオーバヘッドが低減し、
システム効率向上に寄与できる。
また、受信タスクも複数の機能コードを識別/管理する
必要がないので、プログラム作成が容易となる。
〔発明の効果〕
本発明によれば、メモリ使用効率が向上し、I1010
0長時間占有によるシステム全体への悪影響を排除でき
る。
また、メツセージと、メツセージ受信タスクの対応が一
意的となり、システムのオーバヘッド削減及び、受信タ
スクが作成し易くなる。
【図面の簡単な説明】
第1図は本発明の一実施例のブロック図、第2図は従来
のメモリ管理方式の説明図、第3図は従来のメモリ管理
方式のフローチャート、第4図は従来のメモリ管理の問
題点の説明図、第5図は機能コードをもつメツセージテ
キストフォーマット図、第6図は本発明のフローチャー
トである。 10・・・データ処理装置、20・・通信制御装置。 SO・・・機能コード取り出し装置、80・・・制御情
報記憶装置、204・・・機能コード、720・・・機
能コ第 l 口 第31!1 (α) (b) 第 6 (α) (b)

Claims (1)

  1. 【特許請求の範囲】 1、データ処理装置内の複数個のタスクが他のデータ処
    理装置内の複数個のタスクと通信制御装置及び伝送路を
    介してメッセージ交換を行なうネットワークシステムに
    おいて、 メッセージの送信先アドレス単位に、機能コードを設け
    、前記各データ処理装置内では、メッセージの受信要求
    が行なわれた際に受信要求及び期待する機能コードを記
    憶し、メッセージの受信完了をもって、機能コードと一
    致した受信タスクへ受信完了を報告することを特徴とす
    るネットワークシステムにおけるメモリ管理方式。 2、前記通信制御装置で、メッセージ内の前記機能コー
    ドを抽出できる装置、及び前記データ処理装置への受信
    メッセージを転送する際に利用するメモリ管理情報を記
    憶する装置を設けたことを特徴とする特許請求の範囲第
    1項記載のネットワークシステムにおけるメモリ管理方
    式。
JP59246035A 1984-11-22 1984-11-22 ネツトワ−クシステムにおけるメモリ管理方式 Pending JPS61125664A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59246035A JPS61125664A (ja) 1984-11-22 1984-11-22 ネツトワ−クシステムにおけるメモリ管理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59246035A JPS61125664A (ja) 1984-11-22 1984-11-22 ネツトワ−クシステムにおけるメモリ管理方式

Publications (1)

Publication Number Publication Date
JPS61125664A true JPS61125664A (ja) 1986-06-13

Family

ID=17142479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59246035A Pending JPS61125664A (ja) 1984-11-22 1984-11-22 ネツトワ−クシステムにおけるメモリ管理方式

Country Status (1)

Country Link
JP (1) JPS61125664A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100379342B1 (ko) * 1994-04-22 2003-07-18 에이티 앤드 티 코포레이션 메모리시스템,컴퓨터시스템및,메모리모듈

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100379342B1 (ko) * 1994-04-22 2003-07-18 에이티 앤드 티 코포레이션 메모리시스템,컴퓨터시스템및,메모리모듈

Similar Documents

Publication Publication Date Title
US6577542B2 (en) Scratchpad memory
EP0582666A1 (en) Method and apparatus for buffering data within stations of a communication network
JPS58501065A (ja) パケツト音声統合交換のための処理設備
JPH06259384A (ja) マルチプロセッサ
US5901328A (en) System for transferring data between main computer multiport memory and external device in parallel system utilizing memory protection scheme and changing memory protection area
JPH08241186A (ja) バッファメモリ管理ユニット及びバッファメモリ管理方法
JPH0318398B2 (ja)
JPH05282166A (ja) データ処理システムで脱落したバッファを回復する装置
USRE39026E1 (en) Bus protocol
KR100388342B1 (ko) 비동기 및 동기 프로토콜을 갖는 멀티 포트 메모리
JPS61125664A (ja) ネツトワ−クシステムにおけるメモリ管理方式
US6356938B1 (en) System and method for transmission of information packets between provider and consumer processors
JPS61165170A (ja) バス制御方式
CN114741214B (zh) 一种数据传输方法、装置及设备
JP3058010B2 (ja) プロセッサ間通信方法及び装置
CN110069438A (zh) 一种异构器件内存通信的方法
JPH0410050A (ja) 計算機システム
KR100250465B1 (ko) 고속병렬컴퓨터의 메시지 전송 방법
KR100198802B1 (ko) 노드간 엑센트네트를 통한 메시지 전송 제어 방법
CN117149452A (zh) 进程间通信方法、装置、计算机设备及介质
JPH1166022A (ja) クラスタシステム
CN117743252A (zh) 基于Mailbox的异构Soc子系统间通信的方法
JPH0535619A (ja) フアイル転送装置
JPH01234962A (ja) バス制御方式
JPS58144273A (ja) プロセツサ間通信方式