KR100198802B1 - 노드간 엑센트네트를 통한 메시지 전송 제어 방법 - Google Patents

노드간 엑센트네트를 통한 메시지 전송 제어 방법 Download PDF

Info

Publication number
KR100198802B1
KR100198802B1 KR1019960029452A KR19960029452A KR100198802B1 KR 100198802 B1 KR100198802 B1 KR 100198802B1 KR 1019960029452 A KR1019960029452 A KR 1019960029452A KR 19960029452 A KR19960029452 A KR 19960029452A KR 100198802 B1 KR100198802 B1 KR 100198802B1
Authority
KR
South Korea
Prior art keywords
message
buffer
interrupter
transmission
response
Prior art date
Application number
KR1019960029452A
Other languages
English (en)
Other versions
KR980010814A (ko
Inventor
김학영
지동해
Original Assignee
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정선종, 한국전자통신연구원 filed Critical 정선종
Priority to KR1019960029452A priority Critical patent/KR100198802B1/ko
Publication of KR980010814A publication Critical patent/KR980010814A/ko
Application granted granted Critical
Publication of KR100198802B1 publication Critical patent/KR100198802B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17306—Intercommunication techniques
    • G06F15/17318—Parallel communications techniques, e.g. gather, scatter, reduce, roadcast, multicast, all to all
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17306—Intercommunication techniques
    • G06F15/17331—Distributed shared memory [DSM], e.g. remote direct memory access [RDMA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer And Data Communications (AREA)
  • Multi Processors (AREA)

Abstract

본 발명은 노드간 엑센트네트를 통한 메시지 전송 제어 방법에 관한 것으로, 공유/분산 메모리를 혼합한 클러스터링 계층적 구조를 갖는 고속 병렬 컴퓨터에서 각 노드에서 동작하는 펌웨어상의 엑센트네트를 통하여 효율적으로 자료를 전달하기 위해 송수신용 버퍼와 레지스터를 이용하여 메시지 전송을 제어 함으로써, 각 노드에 내장된 펌웨어중에서 콘솔 터미널이 장착된 펌웨어가 다른 노드를 제어하기 위하여 필요한 펌웨어간에 통신 방법을 제공하여 다양한 원격 모니터 명령들이 수행될 수 있도록 한 노드간 엑센트 네트를 통한 메시지 전송 제어 방법이 개시된다.

Description

노드간 엑센트네트를 통한 메시지 전송 제어 방법
본 발명은 클러스터링 계층 구조를 갖는 고속 병렬 컴퓨터에서 각 노드의 펌웨어들간에 엑센트네트를 통하여 정보를 교환하는 메시지 전송 제어 방법에 관한 것이다.
일반적으로 고속 병렬 컴퓨터는 전용의 고속 네트워크로 상호 연결된 대칭형 다중 처리기 노드들로 구성되며, 각 노드는 4개의 처리기(CPU)와 지역공유 메모리를 갖고, 4개의 노드는 하나의 클러스터를 구성한다. 처리기, 노드, 클러스터의 계층을 가지며, 처리기간 네트워크는 버스이며, 노드간 및 클러스터간 네트워크는 크로스바 스위치인 엑센트네트로 연결 된다. 각 노드의 이피롬(EPROM)에는 펌웨어가 탑재되어 있고, 펌웨어내에 노드간 자료를 전달하는 통신 프리미티브가 요구된다.
종래의 공유 메모리 구조를 갖는 다중 처리기 시스템에서의 처리기간 통신방법에는 공유 메모리를 이용한 메시지 통신 방법만으로도 가능하였다.
그러나, 공유/분산 메모리를 혼합한 클러스터링 계층적 구조를 갖는 다양한 병렬 컴퓨터의 출현으로 기존의 통신 방법 이외에 새로운 통신 방법을 제공하는 것이 요구된다.
상술한 바와같은 새로운 통신 방법의 요구를 만족시킬 수 있는 본 발명은 송신용 버퍼와 레지스터를 이용하여 송신측 노드에서 메시지 송신을 제어하는 단계와, 상기 송신측 노드로부터 메시지를 수신하기 위해 수신측 노드에서 수신용 버퍼와 레지스터를 이용하여 메시지 수신을 제어하는 단계로 이루어진다.
제1도는 본 발명이 적용되는 시스템의 하드웨어 구성도.
제2a도 내지 제2c는 본 발명이 적용되는 메시지 구조체 구성도.
제3도는 본 발명이 적용되는 전송 제어 레지스터 구성도.
제4도는 본 발명에 따른 메시지 송신 제어 흐름도.
제5도는 본 발명에 따른 송신에 대한 응답 제어 흐름도.
제6도는 본 발명에 따른 메시지 수신 제어 흐름도.
* 도면의 주요부분에 대한 부호의 설명
101 : 노드 102 : 엑센트네트
103 : 입출력 노드 104 : 공유 메모리
105 : 처리기 106 : 엑센트네트 인터페이스
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제1도는 본 발명이 적용되는 하드웨어의 구성도로서 4개의 처리기(105)와 공유 메모리(104)를 갖는 노드(101), 고속의 네트워크로서 크로스바 스위치인 엑센트네트(102), 엑센트네트와 인터페이스를 담당하는 액센트네트 인터페이스(Xcent-Net InterFace: 이하, XNIF라 함)(106), 그리고 입출력을 담당하는 입출력 노드들(103)을 갖는다. 펌웨어 관점에서 노드(101)는 이하 설명될 통신 주체에 해당하며, 노드내의 이피롬(EPROM)에 노드간 메시지 전송 제어 프리미티브를 포함한 펌웨어가 탑재된다.
제2a도 내지 제2c도는 메시지 구조체의 구성도를 보여준다. 메시지는 XNIF(105)가 다른 노드에 보내는데 필요한 전송 정보를 저장하는 헤더 부분과 데이터 부분으로 구성된다. 메시지 종류는 제어 메시지와 데이터 메시지로 분류된다. 제어 메시지는 데이터 부분이 없이 제어를 목적으로 사용되는 메시지로서 점대점 메시지(201), 브로드캐스트 메시지(201), 멀티캐스트 메시지(202)로 나누어진다. 제어 메시지는 긴급 전송, 브로드캐스트, 멀티캐스트 전송이 가능하며, 처리기에서 직접 생성하므로 메모리 대응 전송 방법으로 전달된다. 데이터 메시지(203)는 노드내 공유 메모리의 데이터를 메시지화하여 다른 노드로 전송하기 위하여 사용한다. 데이터 메시지는 헤더 부분과 데이터 부분으로 이루어지고, 데이터 부분의 크기는 최소 64 바이트, 최대 1 메가바이트 까지로 64 바이트 단위로 증가한다. 데이터 메시지는 메모리에 존재하므로 직접 메모리 접근(Direct Memory Access: DMA) 기반 전송방법을 사용한다. 메시지 구조는 메시지 종류에 따라 다르다. 점대점과 브로드캐스트 메시지(201)는 메시지 전송 정보(204)와 펌웨어 정의 영역(205)으로 구성되고, 멀티캐스트 메시지(202)는 메시지 전송 정보(204), 멀티캐스트 노드 식별자(206), 펌웨어 정의 영역(205)으로 구성된다. 데이터 메시지(203)는 메시지 전송 정보(204), 데이터 출발지 주소(207), 데이터 위치와 길이(208), 도착지 주소(209), 펌웨어 정의 영역(205)으로 구성된다. 메시지 전송 정보(204)는 메시지 전송에 필요한 기본적인 제어 정보를 포함하고 있으며, 펌웨어 정의 영역(205)은 패킷으로 정의하고 펌웨어 모니터 명령어별로 필요한 세부 정보를 포함하도록 정의하였다.
제3도는 전송 제어 레지스터에 대한 구성도로서, 메시지 전송을 위해 메시지 전송 버퍼와 레지스터를 사용하며, 초기화시에 메모리의 특정 영역에 정의된다. 송신용 버퍼에는 메시지 송신 버퍼(Message Send Buffer: 이하, MSB라 함), 긴급 메시지 송신 버퍼(Emergency message Send Buffer : 이하, ESB라 함)가 있다. MSB는 제어와 데이터 메시지의 송신을 XNIF에 의뢰하기 위하여 사용되고, 쓰기와 읽기가 가능한 2개의 버퍼(MSBO, MSB1)로 구성되며, 각 버퍼는 깊이가 4이고 256 바이트의 크기를 갖는다. ESB는 긴급 전송이 요구되는 제어 메시지의 송신에 사용되며, 쓰기와 읽기가 가능한 64 바이트 버퍼이다. 송신용 레지스터에는 MSB 제어 레지스터(MSB Control Register: 이하, MCR라 함)(301), ESB 제어 레지스터(ESB Control Register: 이하, ECR이라 함)(302), 노드 식별자 레지스터(Node Identifier Register: 이하, NIR라 함)(303)가 있다. MCR(301)은 MSB를 제어하는데 사용되는 레지스터로서 MSB의 제어 정보가 기록되어 있고, 쓰기와 읽기가 가능한 32비트 레지스터이다. ECR(302)은 ESB를 제어하는데 사용되는 레지스터로서 ESB의 제어 정보가 기록되어 있고, 읽기와 쓰기가 가능한 32 비트 레지스터이다.
수신용 버퍼에는 긴급 메시지 수신 버퍼(Emergency message Receive Buffer: 이하, ERB라 함), 메시지 수신 버퍼(Message Receive Buffer: 이하, MRB라 함), 임시 데이터 버퍼(Temporary Data Buffer : 이하, TDB라 함)가 있다. ERB는 수신된 긴급 메시지의 전송 정보를 저장하는 버퍼로 사용되고 읽기가 가능한 4개의 버퍼( ERBO, ERB1, ERB2, ERB3)로 구성되며, 각 버퍼는 64 바이트 크기이다. MRB는 수신된 제어와 데이터 메시지의 전송 정보를 저장하는 버퍼로 사용되고, 읽기가 가능한 4개의 버퍼(MRBO, MRB1, MRB2, MRB3)로 구성되며, 각 버퍼는 64 바이트의 엔트리를 2개 갖는다. TDB는 도착지 주소가 지정되지 않은 최대 1 메가바이트의 데이터 메시지를 최대 8개까지 저장할 수 있는 8 메가바이트 크기의 버퍼이다. 수신용 레지스터에는 MRB 제어 레지스터(MRB control Register: 이하, MRR이라 함)(304), TDB 주소 레지스터(TDB Address Register: 이하, TAR이라 함)(305)가 있다.
MRR(304)은 ERB와 MRB를 제어하는데 사용되는 읽기와 쓰기가 가능한 32비트 레지스터이고, TAR(305)은 지역 공유 메모리에 있는 TDB의 시작 주소를 저장하기 위한 읽기와 쓰기가 가능한 32비트 레지스터이다.
제4도는 메시지 송신에 대한 제어 흐름도로서 메시지 송신을 위해서는 송신용 버퍼와 레지스터를 이용한다. 메시지를 송신하는 방법은 긴급 메시지인지를 체크하여(401), 긴급 메시지이면 현재 송신중인지를 체크하고(415), 송신중이면 송신이 완료될 때까지 대기하고(416), 송신중이 아니면 ESB에 메시지 정보를 기록하고(417), ECR에 송신 비트(S)를 세트하고(418) 종료한다. 긴급 메시지가 아니면 MSBO 버퍼가 엠피티(empty)인지를 체크하여 (402), MSBO가 empty이면 MSBO에 메시지 정보를 기록하고(403), MCR의 쓰기 비트(MOW)를 세트하고(404), 전송 응답 인터럽터가 인에이블(enable)인지를 체크하여(405) 응답 인터럽터가 인에이블 이면 전송 응답을 기다리고(406), 응답 인터럽터가 디스에이블(disable)이면 종료한다. MSBO가 empty가 아니면 full인지를 체크하여(407), MSBO가 full이 아니면 MSBO에 메시지 정보를 기록하고(403), MCR의 쓰기비트(MOW)를 세트하고(404), 전송응답 인터럽터가 인에이블 이면 종료한다. MSBO가 full이면 MSB1 버퍼가 empty인지를 체크하여(408) MSB1이 empty이면 MSB1에 메시지 정보를 기록하고(409), MCR의 쓰기비트(M1W)를 세트하고(410), 전송응답 인터럽터가 enable인지를 체크하여(411) 응답 인터럽터가 enable이면 전송 응답을 기다리고(412) 응답 인터럽터가 disable이면 종료한다. MSB1이 rmpty가 아니면 MSB1이 full인지를 체크하여(413) MSB1이 full이 아니면 MSB1에 메시지 정보를 기록하고(409), MCR의 쓰기 비트(M1W)를 세트하고(410), 전송응답 인터럽터가 enable인지를 체크하여(411) 응답 인터럽터가 enable이면 전송 응답을 기다리고(412) 응답 인터럽터가 disable이면 종료한다. MSB1이 full이면 버퍼 full 에러 메시지를 출럭하고(414) 종료한다.
제5도는 메시지를 송신하고 응답 대기 상태에서(406) 받는 응답 인터럽터에 대한 제어 흐름도이다. 인터럽터 벡터값을 체크하여(501), MSBO 전송완료 인터럽터(502) 또는 MSBO 타임 아웃 인터럽터 이면(503) MCR의 읽기비트(MOR)를 세트하고(506) 종료한다. MSB1 전송 완료 인터럽터(504) 또는 MSB1 타임 아웃 인터럽터 이면(505) MCR의 읽기비트(MIR)를 세트하고(507) 종료한다.
제6도는 메시지 수신을 위해서는 수신용 버퍼와 레지스터를 이용한다. 메시지를 수신하는 방법은 메시지 수신 인터럽터를 받으면 인터럽터 벡터값을 체크하여(601), ERBO 인터럽터이면(602) ERBO에서 메시지를 읽어오고(610) MRR의 읽기비트(EOR)을 세트하고(618) 메시지 내용에 따라 해당 펌웨어 명령어 수행 루틴을 호출하고(628) 종료한다. ERB1 인터럽터이면(603) ERB1에서 메시지를 읽어오고(611) MRR의 읽기비트(E1R)을 세트하고(619) 메시지 내용에 따라 해당 펌웨어 명령어 수행 루틴을 호출하고(628) 종료한다.
ERB2 인터럽터이면(604) ERB2에서 메시지를 읽어오고(612) MRR의 읽기비트(E2R)을 세트하고(620) 메시지 내용에 따라 해당 펌웨어 명령어 수행 루틴을 호출하고(628) 종료한다. ERB3 인터럽터이면(605) ERB3에서 메시지를 읽어오고(613) MRR의 읽기비트(E3R)을 세트하고(621) 메시지 내용에 따라 해당 펌웨어 명령어 수행 루틴을 호출하고(628) 종료한다. MRBO 인터럽터이면(606) MRBO에 메시지를 읽어오고(614), 데이터 메시지이면(622) TDB에서 데이터 부분을 읽어오고(626), MRR의 읽기비트(MOR)을 세트하고(628), 메시지 내용에 따라 해당 펌웨어 명령어 수행 루틴을 호출하고(632) 종료한다.
MRB1 인터럽터이면(607) MRB1에 메시지를 읽어오고(615), 데이터 메시지 이면(623) TDB에서 데이터 부분을 읽어오고(626), MRR의 읽기비트(M1R)을 세트하고(629), 메시지 내용에 따라 해당 펌웨어 명령어 수행 루틴을 호출하고(632) 종료한다. MRB2 인터럽터이면(608) MRB2에 메시지를 읽어오고(616), 데이터 메시지이면(624) TDB에서 데이터 부분을 읽어오고(627), MRR의 읽기비트(M2R)을 세트하고(630), 메시지 내용에 따라 해당 펌에어 명령어 수행 루틴을 호출하고(632) 종료한다. MRB3 인터럽터이면(609) MRB3에 메시지를 읽어오고(617), 데이터 메시지이면(625) TDB에서 데이터 부분을 읽어오고(627), MRR의 읽기 비트(M3R)을 세트하고(631), 메시지 내용에 따라 해당 펌웨어 명령어 수행 루틴을 호출하고(632) 종료한다.
상술한 바와 같이 본 발명에 의하면 공유/분산 메모리를 혼합한 구조에서 엑센트네트를 통하여 효율적으로 자료를 전달하고, 각 노드에 내장된 펌웨어중에서 콘솔 터미널이 장착된 펌웨어가 다른 노드를 제어하기 위하여 필요한 펌웨어간에 통신 방법을 제공하여 다양한 원격 모니터 명령들이 수행될 수 있는 탁월한 효과가 있다.
본 발명은 공유/분산 메모리를 혼합한 클러스터링 계층적 구조를 갖는 고속병렬 컴퓨터에서 펌웨어들간에 엑센트네트(Xcent-Net)을 통하여 효율적으로 자료를 전달하고자 하는 것으로서, 각 노드에 내장된 펌웨어중에서 콘솔 터미널이 장착된 펌웨어가 다른 노드를 제어하기 위하여 필요한 펌웨어간에 통신 방법을 제공하여 다양한 원격 모니터 명령들이 수행될 수 있도록 하는데 그 목적이 있다.

Claims (18)

  1. 송신용 버퍼와 레지스터를 이용하여 송신측 노드에서 송신하는 메시지를 메시지의 긴급성 여부에 따라 제어하는 단계와, 상기 송신측 노드로부터 송신되는 메시지에 대하여 각 메시지의 인터럽트벡터값에 따라, 수신측 노드에서 수신용 버퍼와 레지스터를 이용하여 메시지 수신을 제어하는 단계로 이루어진 것을 특징으로 하는 노드간 엑센트네트를 통한 메시지 전송 제어 방법.
  2. 제1항에 있어서, 상기 송신용 버퍼와 레지스터를 이용하여 송신측 노드에서 송신하는 메시지를 제어하는 단계는 송신하려는 메시지가 긴급 메시지일 경우 긴급 메시지 송신버퍼에 메시지를 기록한 후 긴급 메시지 송신 버퍼 제어 레지스터의 송신 비트를 세트하고 종료하는 제1단계와, 상기 송신하려는 메시지가 긴급 메시지가 아니고 메시기 송신 버퍼 0가 공백 상태일 경우, 메시지 송신 버퍼 0에 메시지를 기록하고 메시지 송신 버퍼 제어 레지스터의 쓰기 비트 0를 세트하고 응답 인터럽터가 인에이블 상태인지를 검사하고 종료하는 제2단계와, 상기 메시지 송신 버퍼 0가 공백 상태가 아니고 가득찬 상태도 아닐 경우, 메시지 송신 버퍼 0에 메시지를 기록하고 메시지 송신 버퍼 제어 레지스터의 쓰기 비트 0를 세트하고 응답 인터럽터가 인에이블 상태인지를 검사하고 종료하는 제3단계와, 상기 메시지 송신 버퍼 0가 가득 찬 상태이고 메시지 송신 버퍼 1이 공백상태일 경우, 메시지 송신 버퍼 1에 메시지를 기록하고 메시지 송신 버퍼 제어 레지스터의 쓰기 비트 1을 세트하고 응답 인터럽터가 인에이블 상태인지를 검사하고 종료하는 제4단계와, 상기 메시지 송신 버퍼 1이 공백 상태도 아니고 가득 찬 상태도 아닐 경우, 메시지 송신 버퍼 1에 메시지를 기록하고 메시지 송신 버퍼 제어 레지스터의 쓰기 비트 1을 세트하고 응답 인터럽터가 인에이블 상태인지를 검사하고 종료하는 제5단계와, 상기 메시지 송신 버퍼1이 가득 찬 상태일 경우, 버퍼 full 에러 메시지를 출력하고 종료하는 제6단계로 이루어진 것을 특징으로 하는 노드간 엑센트 네트를 통한 메시지 전송 제어 방법.
  3. 제2항에 있어서, 상기 제1단계는 송신하려는 메시지가 긴급 메시지인지를 검사하는 단계와, 상기 긴급 메시지인지를 검사한 결과 긴급 메시지일 경우, 상기 메시지가 송신중인지를 검사하는 단계와, 상기 송신중인지를 검사한 결과 송신중일 경우, 송신이 완료될 때까지 대기하는 단계와, 상기 대기 상태에서 송신이 완료 되었을 경우, 긴급 메시지 송신 버퍼에 메시지 정보를 기록한 후 긴급 메시지 송신 버퍼 제어 레지스터에 송신 비트(S)를 세트하고 종료하는 단계와, 상기 송신중인지를 검사한 결과 송신중이 아닐 경우, 긴급 메시지 송신 버퍼에 메시지 정보를 기록한 후 긴급 메시지 송신 버퍼 제어 레지스터에 송신 비트(S)를 세트하고 종료하는 단계로 이루어진 것을 특징으로 하는 노드간 엑센트네트를 통한 메시지 전송 제어 방법.
  4. 제2항에 있어서, 상기 제2단계는 송신하려는 메시지가 긴급 메시지인지를 검사하는 단계와, 상기 긴급 메시지인지를 검사한 결과 긴급 메시지가 아닐 경우, 메시지 송신 버퍼 0의 공백 상태를 검사하는 단계와, 상기 메시지 송신 버퍼 0의 공백 상태를 검사한 결과에 따라 메시지 송신버퍼 0가 공백 상태일 경우 메시지 송신 버퍼 0에 메시지 정보를 기록하고 메시지 송신 버퍼 제어 레지스터의 쓰기 비트 0를 세트하는 단계와, 상기 메시지 송신 버퍼 제어 레지스터의 쓰기 비트 0를 세트한 후, 전송 응답 인터럽터가 인에이블인지를 검사하는 단계와, 상기 전송 응답 인터럽터가 인에이블인지를 검사한 결과에 따라 응답 인터럽터가 인에이블일 경우 응답 인터럽터를 수신하기 위해 응답 대기 상태에서 종료하는 단계와, 상기 전송 응답 인터럽터가 인에이블인지를 검사한 결과에 따라 응답 인터럽터가 디스에이블일 경우, 종료하는 단계로 이루어진 것을 특징으로 하는 노드간 엑센트네트를 통한 메시지 전송 제어 방법.
  5. 제2항에 있어서, 상기 제3단계는 메시지 송신 버퍼 0의 공백 상태를 검사한 결과에 따라 메시지 송신 버퍼 0가 공백이 아닐 경우 메시지 송신 버퍼 0가 가득찬 상태인지를 검사하는 단계와, 상기 메시지 송신 버퍼 0가 가득찬 상태인지를 검사한 결과에 따라 메시지 송신 버퍼 0가 가득찬 상태가 아닐 경우 메시지 송신 버퍼 0에 메시지 정보를 기록한 후 메시지 송신 버퍼 제어 레지스터의 쓰기 비트 0를 세트하는 단계와, 상기 메시지 송신 버퍼 제어 레지스터의 쓰기 비트 0를 세트한 후 전송 응답 인터럽터가 인에이블인지를 검사하는 단계와, 상기 전송 응답 인터럽터가 인에이블인지를 검사한 결과에 따라 전송 응답 인터럽터가 인에이블일 경우 응답 인터럽터를 수신하기 위해 응답 대기 상태에서 종료하는 단계와, 상기 전송 응답 인터럽터가 인에이블인지를 검사한 결과에 따라 전송 응답 인터럽터가 디스에이블일 경우 종료하는 단계로 이루어진 것을 특징으로 하는 노드간 엑센트네트를 통한 메시지 전송 제어 방법.
  6. 제2항에 있어서, 상기 제4단계는 메시지 송신 버퍼 0가 가득찬 상태인지를 검사한 결과 메시지 송신 버퍼 0가 가득찬 상태일 경우 메시지 송신 버퍼 1이 공백 상태인지를 검사하는 단계와, 상기 메시지 송신 버퍼 1이 공백 상태인지를 검사한 결과에 따라 메시지 송신 버퍼 1이 공백 상태일 경우 메시지 송신 버퍼 1에 메시지 정보를 기록하고 메시지 송신 버퍼 제어 레지스터의 쓰기 비트 1을 세트하는 단계와, 상기 메시지 송신 버퍼 제어 레지스터의 쓰기 비트 1을 세트한 후 전송 응답 인터럽터가 인에이블인지를 검사하는 단계와, 상기 전송 응답 인터럽터가 인에이블인지를 검사한 결과에 따라 응답 인터럽터가 인에이블일 경우 응답 인터럽터를 수신하기 위해 응답 대기 상태에서 종료하는 단계와, 상기 전송 응답 인터럽터가 인에이블인지를 검사한 결과에 따라 응답 인터럽터가 디스에이블일 경우 종료하는 단계로 이루어진 것을 특징으로 하는 노드간 엑센트네트를 통한 메시지 전송 제어 방법.
  7. 제2항에 있어서, 상기 제5단계는 메시지 송신 버퍼 1이 공백 상태인지를 검사한 결과에 따라 공백 상태가 아닐 경우 메시지 송신 버퍼 1이 가득찬 상태인지를 검사하는 단계와, 상기 메시지 송신 버퍼 1이 가득찬 상태인지를 검사한 결과에 따라 메시지 송신 버퍼 1이 가득찬 상태가 아닐 경우 메시지 송신 버퍼 1에 메시지 정보를 기록하고 메시지 송신 버퍼 제어 레지스터의 쓰기 비트 1을 세트하는 단계와, 상기 메시지 송신 버퍼 제어 레지스터의 쓰기 비트 1을 세트한 후 전송 응답 인터럽터가 인에이블인지를 검사하는 단계와, 상기 전송 응답 인터럽터가 인에이블인지를 검사한 결과에 따라 응답 인터럽터가 인에이블일 경우 응답 인터럽터를 수신하기 위해 응답 대기 상태에서 종료하는 단계와, 상기 전송 응답 인터럽터가 인에이블인지를 검사한 결과에 따라 응답 인터럽터가 응답 인터럽터가 디스에이블일 경우 종료하는 단계로 이루어진 것을 특징으로 하는 노드간 엑센트네트를 통한 메시지 전송 제어 방법.
  8. 제2항에 있어서, 상기 제6단계는 메시지 송신 버퍼 1이 가득찬 상태인지를 검사한 결과에 따라 메시지 송신 버퍼 1이 가득찬 상태일 경우 버퍼 full 에러 메시지를 출력하고 종료하는 단계로 이루어진 것을 특징으로 하는 노드간 엑센트네트를 통한 메시지 전송 제어 방법.
  9. 제4항 내지 제7항 중 어느 한 항에 있어서, 상기 응답 인터럽터를 수신하기 위해 응답 대기 상태에서 종료하는 단계는 응답 대기 상태에서 수신한 응답 인터럽터의 벡터값을 검사하는 단계와, 상기 인터럽터 벡터값을 검사한 결과에 따라 메시지 송신 버퍼 0 전송 완료 인터럽터일 경우 메시지 송신 버퍼 제어 레지스터의 읽기 비트 0를 세트한 후 종료하는 단계와, 상기 인터럽터 벡터값을 검사한 결과에 따라 메시지 송신 버퍼 0 타임 아웃 인터럽터일 경우 메시지 송신 버퍼 제어 레지스터의 읽기 비트 0를 세트한 후 종료하는 단계와, 상기 인터럽터 벡터값을 검사한 결과에 따라 메시지 송신 버퍼 1 전송 완료 인터럽터일 경우 메시지 송신 버퍼 제어 레지스터 읽기 비트 1을 세트한 후 종료하는 단계와, 상기 인터럽터 벡터값을 검사한 결과에 따라 메시지 송신 버퍼 1 타임 아웃 인터럽터일 경우 메시지 송신 버퍼 제어 레지스터 읽기 비트 1을 세트한 후 종료하는 단계로 이루어진 것을 특징으로 하는 노드간 엑센트네트를 통한 메시지 전송 제어 방법.
  10. 제1항에 있어서, 상기 송신측 노드로부터 메시지를 수신하기 위해 수신측 노드에서 수신 버퍼와 수신 레지스터를 이용하여 메시지 수신을 제어하는 단계는 메시지 수신 인터럽터를 수신하여 인터럽터 벡터값을 검사하는 제1단계와, 상기 인터럽터 벡터값의 검사 결과에 따라 긴급 메시지 수신 버퍼 수신 인터럽터일 경우 긴급 메시지 수신 버퍼에서 메시지를 읽어오고 긴급 메시지 수신 버퍼 제어 레지스터의 읽기 비트를 세트한 후 메시지 내용에 따라 해당 펌웨어 명령어 수행 루틴을 호출하고 종료하는 제2단계와, 상기 인터럽터 벡터값의 검사 결과에 따라 메시지 수신 버퍼 수신 인터럽터일 경우 긴급 메시지 수신 버퍼에서 메시지를 읽어온 후 데이터 메시지인지를 검사하고 상기 검사 결과에 따라 메시지 수신 버퍼 제어 레지스터의 읽기 비트 0을 세트한 후 메시지 내용에 따라 해당 펌웨어 명령어 수행 루틴을 호출하고 종료하는 제3단계로 이루어진 것을 특징으로 하는 노드간 엑센트네트를 통한 메시지 전송 제어 방법.
  11. 제10항에 있어서, 상기 제2단계는 상기 인터럽터 벡터값의 검사 결과에 따라 긴급 메시지 수신 버퍼 0 수신 인터럽터일 경우 긴급 메시지 수신 버퍼 0에서 메시지를 읽어오고 긴급 메시지 수신 버퍼 제어 레지스터의 읽기 비트 0을 세트하는 단계와, 상기 긴급 메시지 수신 버퍼 제어 레지스터의 읽기 비트 0을 세트 한 후 메시지 내용에 따라 해당 펌웨어 명령어 수행 루틴을 호출하고 종료하는 단계로 이루어진 것을 특징으로 하는 노드간 엑센트네트를 통한 메시지 전송 제어 방법.
  12. 제10항에 있어서, 상기 제2단계는 상기 인터럽터 벡터값의 검사 결과에 따라 긴급 메시지 수신 버퍼 1 수신 인터럽터일 경우 긴급 메시지 수신 버퍼 1에서 메시지를 읽어오고 긴급 메시지 수신 버퍼 제어 레지스터의 읽기 비트 1를 세트하는 단계와, 상기 긴급 메시지 수신 버퍼 제어 레지스터의 읽기 비트 1를 세트 한 후 메시지 내용에 따라 해당 펌웨어 명령어 수행 루틴을 호출하고 종료하는 단계로 이루어진 것을 특징으로 하는 노드간 엑센트네트를 통한 메시지 전송 제어 방법.
  13. 제10항에 있어서, 상기 제2단계는 상기 인터럽터 벡터값의 검사 결과에 따라 긴급 메시지 수신 버퍼 2 수신 인터럽터일 경우 긴급 메시지 수신 버퍼 2에서 메시지를 읽어오고 긴급 메시지 수신 버퍼 제어 레지스터의 읽기 비트 2을 세트하는 단계와, 상기 긴급 메시지 수신 버퍼 제어 레지스터의 읽기 비트 2을 세트 한 후 메시지 내용에 따라 해당 펌웨어 명령어 수행 루틴을 호출하고 종료 하는 단계로 이루어진 것을 특징으로 하는 노드간 엑센트네트를 통한 메시지 전송 제어 방법.
  14. 제10항에 있어서, 상기 제2단계는 상기 인터럽터 벡터값의 검사 결과에 따라 긴급 메시지 수신 버퍼 3 수신 인터럽터일 경우 긴급 메시지 수신 버퍼 3에서 메시지를 읽어오고 긴급 메시지 수신 버퍼 제어 레지스터의 읽기 비트 3을 세트하는 단계와, 상기 긴급 메시지 수신 버퍼 제어 레지스터의 읽기 비트 3을 세트 한 후 메시지 내용에 따라 해당 펌웨어 명령어 수행 루틴을 호출하고 종료 하는 단계로 이루어진 것을 특징으로 하는 노드간 엑센트 네트를 통한 메시지 전송 제어 방법.
  15. 제10항에 있어서, 상기 제3단계는 인터럽터 벡터값의 검사 결과에 따라 메시지 수신 버퍼 0 수신 인터럽터일 경우 긴급 메시지 수신 버퍼 0에서 메시지를 읽어온 후 데이터 메시지인지를 검사하는 단계와, 상기 데이터 메시지인지의 검사 결과에 따라 데이터 메시지일 경우 임시 데이터 버퍼에서 데이터를 읽어오고 메시지 수신 버퍼 제어 레지스터의 읽기 비트 0을 세트한 후 메시지 내용에 따라 해당 펌웨어 명령어 수행 루틴을 호출하고 종료하는 단계와, 상기 데이터 메시지인지의 검사 결과에 따라 데이터 메시지가 아닐 경우 메시지 수신 버퍼 제어 레지스터의 읽기 비트 0을 세트한 후 메시지 내용에 따라 해당 펌웨어 명령어 수행 루틴을 호출하고 종료하는 단계로 이루어진 것을 특징으로 하는 노드간 엑센트네트를 통한 메시지 전송 제어 방법.
  16. 제10항에 있어서, 상기 제 3 단계는 인터럽터 벡터값의 검사 결과에 따라 메시지 수신 버퍼 1 수신 인터럽터일 경우 긴급 메시지 수신 버퍼 1에서 메시지를 읽어온 후 데이터 메시지인지를 검사하는 단계와, 상기 데이터 메시지인지의 검사 결과에 따라 데이터 메시지일 경우 임시 데이터 버퍼에서 데이터를 읽어오고 메시지 수신 버퍼 제어 레지스터의 읽기 비트 1을 세트한 후 메시지 내용에 따라 해당 펌웨어 명령어 수행 루틴을 호출하고 종료하는 단계와, 상기 데이터 메시지인지의 검사 결과에 따라 데이터 메시지가 아닐 경우 메시지 수신 버퍼 제어 레지스터의 읽기 비트 1을 세트한 후 메시지 내용에 따라 해당 펌웨어 명령어 수행 루틴을 호출하고 종료하는 단계로 이루어진 것을 특징으로 하는 노드간 엑센트네트를 메시지 전송 제어 방법.
  17. 제10항에 있어서, 상기 제3단계는 인터럽터 벡터값의 검사 결과에 따라 메시지 수신 버퍼 2 수신 인터럽터일 경우 긴급 메시지 수신 버퍼 2에서 메시지를 읽어온 후 데이터 메시지인지를 검사하는 단계와, 상기 데이터 메시지인지의 검사 결과에 따라 데이터 메시지일 경우 임시 데이터 버퍼에서 데이터를 읽어오고 메시지 수신 버퍼 제어 레지스터의 읽기 비트 2를 세트한 후 메시지 내용에 따라 해당 펌웨어 명령어 수행 루틴을 호출하고 종료하는 단계와, 상기 데이터 메시지인지의 검사 결과에 따라 데이터 메시지가 아닐 경우 메시지 수신 버퍼 제어 레지스터의 읽기 비트 2를 세트한 후 메시지 내용에 따라 해당 펌웨어 명령어 수행 루틴을 호출하고 종료하는 단계로 이루어진 것을 특징으로 하는 노드간 엑센트네트를 통한 메시지 전송 제어 방법.
  18. 제10항에 있어서, 상기 제3단계는 인터럽터 벡터값의 검사 결과에 따라 메시지 수신 버퍼 3 수신 인터럽터일 경우 긴급 메시지 수신 버퍼 3에서 메시지를 읽어온 후 데이터 메시지인지를 검사하는 단계와, 상기 데이터 메시지인지의 검사 결과에 따라 데이터 메시지일 경우 임시 데이터 버퍼에서 데이터를 읽어오고 메시지 수신 버퍼 제어 레지스터의 읽기 비트 3을 세트한 후 메시지 내용에 따라 해당 펌웨어 명령어 수행 루틴을 호출하고 종료하는 단계와, 상기 데이터 메시지인지의 검사 결과에 따라 데이터 메시지가 아닐 경우 메시지 수신 버퍼 제어 레지스터의 읽기 비트 3을 세트한 후 메시지 내용에 따라 해당 펌웨어 명령어 수행 루틴을 호출하고 종료하는 단계로 이루어진 것을 특징으로 하는 노드간 엑센트네트를 통한 메시지 전송 제어 방법.
KR1019960029452A 1996-07-20 1996-07-20 노드간 엑센트네트를 통한 메시지 전송 제어 방법 KR100198802B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960029452A KR100198802B1 (ko) 1996-07-20 1996-07-20 노드간 엑센트네트를 통한 메시지 전송 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960029452A KR100198802B1 (ko) 1996-07-20 1996-07-20 노드간 엑센트네트를 통한 메시지 전송 제어 방법

Publications (2)

Publication Number Publication Date
KR980010814A KR980010814A (ko) 1998-04-30
KR100198802B1 true KR100198802B1 (ko) 1999-06-15

Family

ID=19466937

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960029452A KR100198802B1 (ko) 1996-07-20 1996-07-20 노드간 엑센트네트를 통한 메시지 전송 제어 방법

Country Status (1)

Country Link
KR (1) KR100198802B1 (ko)

Also Published As

Publication number Publication date
KR980010814A (ko) 1998-04-30

Similar Documents

Publication Publication Date Title
US5594882A (en) PCI split transactions utilizing dual address cycle
KR100962769B1 (ko) 수퍼차지 메시지 교환기
JP3601955B2 (ja) データ転送方法およびそれに適した計算機システム
US6484225B2 (en) Method and system for managing communications among computer devices
JP3807250B2 (ja) クラスタシステム、コンピュータ及びプログラム
US6983337B2 (en) Method, system, and program for handling device interrupts
FI86923B (fi) Styrmekanism foer multiprocessorsystem.
JPH09231157A (ja) コンピュータに接続されている入力／出力（ｉ／ｏ）デバイスを制御する方法
KR100630071B1 (ko) 다중 프로세서 환경에서의 ｄｍａ를 이용한 고속 데이터전송 방법 및 그 장치
JP2001333137A (ja) 自主動作通信制御装置及び自主動作通信制御方法
KR100198802B1 (ko) 노드간 엑센트네트를 통한 메시지 전송 제어 방법
KR20050080704A (ko) 프로세서간 데이터 전송 장치 및 방법
US6298409B1 (en) System for data and interrupt posting for computer devices
JP2003099324A (ja) マルチメディアプロセッサ用のストリーミングデータキャッシュ
US20110040911A1 (en) Dual interface coherent and non-coherent network interface controller architecture
KR100250465B1 (ko) 고속병렬컴퓨터의 메시지 전송 방법
JP2984594B2 (ja) マルチクラスタ情報処理システム
CN118474128A (zh) 一种多节点实时通讯的系统及方法
CN115696433A (zh) 一种信息处理方法、装置和网络设备
JP2000155738A (ja) データ処理装置
JP2971119B2 (ja) 複数プロセッサシステムにおける高速データ転送方式
JPH1166022A (ja) クラスタシステム
KR100205055B1 (ko) 송신 연결망 인터페이스에서의 긴급 메시지 송신 제어 방법
JPS59140552A (ja) 計算機間通信方式
JPH10271127A (ja) データ授受方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080303

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee