JP2725475B2 - セル交換装置のバッファ回路 - Google Patents
セル交換装置のバッファ回路Info
- Publication number
- JP2725475B2 JP2725475B2 JP10458591A JP10458591A JP2725475B2 JP 2725475 B2 JP2725475 B2 JP 2725475B2 JP 10458591 A JP10458591 A JP 10458591A JP 10458591 A JP10458591 A JP 10458591A JP 2725475 B2 JP2725475 B2 JP 2725475B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- priority
- buffer
- priority cell
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Description
【０００１】
【産業上の利用分野】この発明はセル交換装置に関し、
特にセルの優先制御を行うバッファ回路に関するもので
ある。
特にセルの優先制御を行うバッファ回路に関するもので
ある。
【０００２】
【従来の技術】広帯域ＩＳＤＮでは、伝送方式としてＡ
ＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ
Ｍｏｄｅ）方式が国際標準として採用されている。この
ＡＴＭ方式では、情報をセルと呼ばれる単位に分割して
伝送する。また広帯域ＩＳＤＮでは様々な情報を扱うた
め、情報の要求品質が大きく異なる。そのため要求が厳
しいセルに対しては優先的に処理することで品質を満足
させる。要求品質の１つに遅延があり、音声情報などの
ように遅延に厳しいメディアもあれば、比較的緩いデー
タ通信などのメディアも扱う。以下、遅延に厳しいセル
を優先セル、緩いセルを非優先セルと呼ぶ。
ＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ
Ｍｏｄｅ）方式が国際標準として採用されている。この
ＡＴＭ方式では、情報をセルと呼ばれる単位に分割して
伝送する。また広帯域ＩＳＤＮでは様々な情報を扱うた
め、情報の要求品質が大きく異なる。そのため要求が厳
しいセルに対しては優先的に処理することで品質を満足
させる。要求品質の１つに遅延があり、音声情報などの
ように遅延に厳しいメディアもあれば、比較的緩いデー
タ通信などのメディアも扱う。以下、遅延に厳しいセル
を優先セル、緩いセルを非優先セルと呼ぶ。
【０００３】従来、遅延に対する優先制御としては、小
崎尚彦他「共通バッファ形ＡＴＭスイッチのＬＳＩ構成
法」（電子情報通信学会技術研究報告 ＳＳＥ８９−１
４４１９８９年）や、永野宏他「ＡＴＭスイッチ用高速
ＣＭＯＳ ＬＳＩ群の実用化」（電子情報通信学会技術
研究報告 ＳＳＥ９０−３６ １９９０年）等で述べら
れている方式が考えられている。これを図５および図６
を用いて動作説明を行う。
崎尚彦他「共通バッファ形ＡＴＭスイッチのＬＳＩ構成
法」（電子情報通信学会技術研究報告 ＳＳＥ８９−１
４４１９８９年）や、永野宏他「ＡＴＭスイッチ用高速
ＣＭＯＳ ＬＳＩ群の実用化」（電子情報通信学会技術
研究報告 ＳＳＥ９０−３６ １９９０年）等で述べら
れている方式が考えられている。これを図５および図６
を用いて動作説明を行う。
【０００４】図５は３×３の出力バッファ形セル交換装
置の例で、２７、２８、２９は入線、３０は多重化回
路、３１、３２、３３はアドレスフィルタ、３４、３
５、３６はバッファ回路、３７、３８、３９は出線であ
る。図６はバッファ回路３４、３５、３６の詳細を示す
図で、４０は振り分け回路、４１は優先セルバッファ、
４２は非優先セルバッファ、４３はセレクタ、４４は出
線である。
置の例で、２７、２８、２９は入線、３０は多重化回
路、３１、３２、３３はアドレスフィルタ、３４、３
５、３６はバッファ回路、３７、３８、３９は出線であ
る。図６はバッファ回路３４、３５、３６の詳細を示す
図で、４０は振り分け回路、４１は優先セルバッファ、
４２は非優先セルバッファ、４３はセレクタ、４４は出
線である。
【０００５】セル交換装置の動作を図５を使って説明す
る。セルが入線２７、２８、２９に入ってくると多重化
回路３０で多重化され、アドレスフィルタ３１、３２、
３３に送られる。アドレスフィルタ３１、３２、３３で
は自出線宛の宛先情報を持つセルのみバッファ回路３
４、３５、３６に送り、その他のセルは通さない。バッ
ファ回路３４、３５、３６に書き込まれたセルはバッフ
ァリングされ、出線３７、３８、３９に出力される。以
上の動作で交換を行っている。
る。セルが入線２７、２８、２９に入ってくると多重化
回路３０で多重化され、アドレスフィルタ３１、３２、
３３に送られる。アドレスフィルタ３１、３２、３３で
は自出線宛の宛先情報を持つセルのみバッファ回路３
４、３５、３６に送り、その他のセルは通さない。バッ
ファ回路３４、３５、３６に書き込まれたセルはバッフ
ァリングされ、出線３７、３８、３９に出力される。以
上の動作で交換を行っている。
【０００６】次に従来行われていた遅延に対する優先制
御を図６を使って説明する。バッファ回路は優先セルバ
ッファ４１と、非優先セルバッファ４２の２種類持つ。
アドレスフィルタ３１、３２、３３から送られてきたセ
ルは振り分け回路４０でヘッダ部の優先順位情報を読み
取り、優先セルは優先セルバッファ４１に、非優先セル
は非優先セルバッファ４２に書き込まれる。読み出しは
優先セルバッファ４１から優先セルが空になるまで行
い、セレクタ４３で選択され出線４４に出力される。非
優先セルは優先セルバッファ４１が空になったときのみ
非優先セルバッファ４２から読み出し、セレクタ４３で
選択され出線４４に出力される。
御を図６を使って説明する。バッファ回路は優先セルバ
ッファ４１と、非優先セルバッファ４２の２種類持つ。
アドレスフィルタ３１、３２、３３から送られてきたセ
ルは振り分け回路４０でヘッダ部の優先順位情報を読み
取り、優先セルは優先セルバッファ４１に、非優先セル
は非優先セルバッファ４２に書き込まれる。読み出しは
優先セルバッファ４１から優先セルが空になるまで行
い、セレクタ４３で選択され出線４４に出力される。非
優先セルは優先セルバッファ４１が空になったときのみ
非優先セルバッファ４２から読み出し、セレクタ４３で
選択され出線４４に出力される。
【０００７】以上の制御を行うことにより優先セルは、
非優先セルより短い遅延時間でバッファ回路から出力さ
れ、遅延に対する品質を満足していた。
非優先セルより短い遅延時間でバッファ回路から出力さ
れ、遅延に対する品質を満足していた。
【０００８】
【発明が解決しようとする課題】このように制御する
と、優先セルは遅延に対する品質を満足できるが、優先
セルが無くなるまで非優先セルを出力できないため、非
優先セルが溜まり易く、最悪の場合、非優先セルバッフ
ァの容量を超えてしまいセルが廃棄されてしまうという
問題があった。
と、優先セルは遅延に対する品質を満足できるが、優先
セルが無くなるまで非優先セルを出力できないため、非
優先セルが溜まり易く、最悪の場合、非優先セルバッフ
ァの容量を超えてしまいセルが廃棄されてしまうという
問題があった。
【０００９】この発明は、このような問題点を解消する
ためになされたもので、優先セルの優先度を確保し、か
つ非優先セルが廃棄される確率を減少させることのでき
るセル交換装置のバッファ回路を得ることを目的として
いる。
ためになされたもので、優先セルの優先度を確保し、か
つ非優先セルが廃棄される確率を減少させることのでき
るセル交換装置のバッファ回路を得ることを目的として
いる。
【００１０】
【課題を解決するための手段】この発明に係わるセル交
換装置のバッファ回路は、セルのヘッダ部の優先順位情
報に基づいて優先セルと非優先セルに分ける振分け回路
と、分けられた優先セルと非優先セルを保留するバッフ
ァと、バッファに保留されているセル数をカウントしそ
の結果に基づいて優先セルと非優先セルのバッファから
の読み出し比率を可変制御する制御回路と、この制御回
路の指示に基づいて優先セルバッファと非優先セルバッ
ファの出力を切り替えて出力するセレクタを備える。ま
た、この発明に係わるセル交換装置のバッファ回路は、
セルのヘッダ部の優先順位情報に基づいて優先セルと非
優先セルに分ける振分け回路と、分けられた優先セルと
非優先セルを保留するバッファと、バッファへ入力する
ときセルのヘッダ部に識別情報を立ててそのセルがバッ
ファを出るまでの時間を計測し、その計測結果に基づい
て優先セルと非優先セルのバッファからの読みだし比率
を可変制御する制御回路と、この制御回路の指示に基づ
いて優先セルバッファと非優先セルバッファの出力を切
り替えて出力するセレクタを備える。
換装置のバッファ回路は、セルのヘッダ部の優先順位情
報に基づいて優先セルと非優先セルに分ける振分け回路
と、分けられた優先セルと非優先セルを保留するバッフ
ァと、バッファに保留されているセル数をカウントしそ
の結果に基づいて優先セルと非優先セルのバッファから
の読み出し比率を可変制御する制御回路と、この制御回
路の指示に基づいて優先セルバッファと非優先セルバッ
ファの出力を切り替えて出力するセレクタを備える。ま
た、この発明に係わるセル交換装置のバッファ回路は、
セルのヘッダ部の優先順位情報に基づいて優先セルと非
優先セルに分ける振分け回路と、分けられた優先セルと
非優先セルを保留するバッファと、バッファへ入力する
ときセルのヘッダ部に識別情報を立ててそのセルがバッ
ファを出るまでの時間を計測し、その計測結果に基づい
て優先セルと非優先セルのバッファからの読みだし比率
を可変制御する制御回路と、この制御回路の指示に基づ
いて優先セルバッファと非優先セルバッファの出力を切
り替えて出力するセレクタを備える。
【００１１】
【作用】この発明は、バッファに保留される優先セルと
非優先セルの読みだし比率を、制御回路によりバッファ
に保留されるセルの数またはセルの遅延時間を測定し、
その結果に基づいて優先セルと非優先セルのバッファか
ら読み出す比率を変化させることで、遅延に対する優先
制御を行い、優先セルの優先度を確保し、かつ非優先セ
ルが廃棄される確率を少なくする。
非優先セルの読みだし比率を、制御回路によりバッファ
に保留されるセルの数またはセルの遅延時間を測定し、
その結果に基づいて優先セルと非優先セルのバッファか
ら読み出す比率を変化させることで、遅延に対する優先
制御を行い、優先セルの優先度を確保し、かつ非優先セ
ルが廃棄される確率を少なくする。
【００１２】
【実施例】実施例１．図１は本発明によるバッファ回路
の一実施例の構成図である。図１において、１は振り分
け回路、２は優先セルバッファ、３は非優先セルバッフ
ァ、４はセレクタ、５は制御回路、６は出線である。
の一実施例の構成図である。図１において、１は振り分
け回路、２は優先セルバッファ、３は非優先セルバッフ
ァ、４はセレクタ、５は制御回路、６は出線である。
【００１３】次に動作について説明する。アドレスフィ
ルタから送られてきたセルは振り分け回路１でヘッダの
優先順位情報を読みとられ、優先セルならば優先セルバ
ッファ２に、非優先セルならば非優先セルバッファ３に
書き込まれる。読み出す時は優先セルバッファ２からＮ
個セルを取り出したら、非優先セルバッファ３から１個
取り出す。このＮ対１の比率と、バッファ２、３と出線
６との接続の仕方は制御回路５が指示をする。この動作
を繰り返すことにより出線６にセルを出力する。つま
り、Ｎ対１の割合で出線６にセルが出力されることにな
る。ただし、片方のバッファが空の場合は、もう一方の
バッファから読み出すようにトラヒック監視制御回路５
が指示をする。
ルタから送られてきたセルは振り分け回路１でヘッダの
優先順位情報を読みとられ、優先セルならば優先セルバ
ッファ２に、非優先セルならば非優先セルバッファ３に
書き込まれる。読み出す時は優先セルバッファ２からＮ
個セルを取り出したら、非優先セルバッファ３から１個
取り出す。このＮ対１の比率と、バッファ２、３と出線
６との接続の仕方は制御回路５が指示をする。この動作
を繰り返すことにより出線６にセルを出力する。つま
り、Ｎ対１の割合で出線６にセルが出力されることにな
る。ただし、片方のバッファが空の場合は、もう一方の
バッファから読み出すようにトラヒック監視制御回路５
が指示をする。
【００１４】以上の動作を行うことにより、優先セルの
遅延が大きくなりそうな時は、優先セルの出力する割合
を多くして（Ｎを大きくして）、遅延に対する品質を満
足させる。また優先セルの遅延が十分小さい時には非優
先セルの出力する割合を多くして（Ｎを小さくして）、
非優先セルが廃棄される確率を減らす。つまり遅延に対
する品質を満足し、かつ非優先セルが廃棄される確率が
減る。
遅延が大きくなりそうな時は、優先セルの出力する割合
を多くして（Ｎを大きくして）、遅延に対する品質を満
足させる。また優先セルの遅延が十分小さい時には非優
先セルの出力する割合を多くして（Ｎを小さくして）、
非優先セルが廃棄される確率を減らす。つまり遅延に対
する品質を満足し、かつ非優先セルが廃棄される確率が
減る。
【００１５】実施例２．図２は本発明における、制御回
路７の一実施例である。図２において、８は優先セルカ
ウンタ、９は非優先セルカウンタ、１０はバッファ選択
回路である。
路７の一実施例である。図２において、８は優先セルカ
ウンタ、９は非優先セルカウンタ、１０はバッファ選択
回路である。
【００１６】制御回路７の動作を説明する。優先セルカ
ウンタ８が優先セルバッファ２の保留セル数をカウント
する。また非優先セルカウンタ９が非優先セルバッファ
３の保留セル数をカウントする。バッファ選択回路１０
は優先セルバッファ２、非優先セルバッファ３に読み出
しの指示を行い、セレクタ４に接続の仕方を指示する。
優先セルバッファ２と非優先セルバッファ３のセルを読
み出す比率は、優先セルカウンタ８と、非優先セルカウ
ンタ９の値からバッファ選択回路１０で決定される。
ウンタ８が優先セルバッファ２の保留セル数をカウント
する。また非優先セルカウンタ９が非優先セルバッファ
３の保留セル数をカウントする。バッファ選択回路１０
は優先セルバッファ２、非優先セルバッファ３に読み出
しの指示を行い、セレクタ４に接続の仕方を指示する。
優先セルバッファ２と非優先セルバッファ３のセルを読
み出す比率は、優先セルカウンタ８と、非優先セルカウ
ンタ９の値からバッファ選択回路１０で決定される。
【００１７】読み出す比率は優先セルカウンタ８の値が
大きい時は、優先セルバッファ２から読み出す比率を上
げ遅延を少なくする。逆に、優先セルカウンタ８の値が
十分小さく、非優先セルカウンタ９の値が大きい時は、
優先セルバッファ２から読み出す比率を優先セルが遅延
に対する品質を満足する範囲で小さくするというような
制御を行う。
大きい時は、優先セルバッファ２から読み出す比率を上
げ遅延を少なくする。逆に、優先セルカウンタ８の値が
十分小さく、非優先セルカウンタ９の値が大きい時は、
優先セルバッファ２から読み出す比率を優先セルが遅延
に対する品質を満足する範囲で小さくするというような
制御を行う。
【００１８】実施例３．図３は本発明における、制御回
路１１の一実施例である。図３において、１２は優先セ
ル識別ビットセット回路、１３は非優先セル識別ビット
セット回路、１４は優先セル判定回路、１５は非優先セ
ル判定回路、１６は優先セル保留タイムカウンタ、１７
は非優先セル保留タイムカウンタ、１８は優先セルバッ
ファ判定回路、１９は非優先セルバッファ判定回路、２
０はバッファ切替回路である。また図４はセルの構成要
素の一例で、２１はセルのヘッダ部、２２はデータ部、
２３は宛先情報、２４は優先順位、２５は識別ビット、
２６はＡＴＭヘッダである。
路１１の一実施例である。図３において、１２は優先セ
ル識別ビットセット回路、１３は非優先セル識別ビット
セット回路、１４は優先セル判定回路、１５は非優先セ
ル判定回路、１６は優先セル保留タイムカウンタ、１７
は非優先セル保留タイムカウンタ、１８は優先セルバッ
ファ判定回路、１９は非優先セルバッファ判定回路、２
０はバッファ切替回路である。また図４はセルの構成要
素の一例で、２１はセルのヘッダ部、２２はデータ部、
２３は宛先情報、２４は優先順位、２５は識別ビット、
２６はＡＴＭヘッダである。
【００１９】図３と図４をもとに動作を説明する。セル
は識別ビット２５が無為である非測定セルで入力されて
くる。そのセルが優先セルの場合、優先セル識別ビット
セット回路１２に入力される。優先セル識別ビットセッ
ト回路１２では優先セルバッファ２内に識別ビット２５
が有為である測定セルがない場合のみ、入力されたセル
の識別ビット２５を有為（測定セル）にして優先セルバ
ッファ２に出力する。
は識別ビット２５が無為である非測定セルで入力されて
くる。そのセルが優先セルの場合、優先セル識別ビット
セット回路１２に入力される。優先セル識別ビットセッ
ト回路１２では優先セルバッファ２内に識別ビット２５
が有為である測定セルがない場合のみ、入力されたセル
の識別ビット２５を有為（測定セル）にして優先セルバ
ッファ２に出力する。
【００２０】その時、優先セル保留タイムカウンタ１６
にカウント開始信号を送る。優先セル保留タイムカウン
タ１６ではカウント開始信号が来ると時間の測定を開始
する。優先セル判定回路１４では、セルの識別ビット２
５を見ていて、識別ビット２５が有為のセルが来たとき
に、優先セル保留タイムカウンタ１６にカウント終了信
号を送り、優先セル識別ビットセット回路１２に、測定
セルが到着したことを通知し、そのセルの識別ビット２
５を無為にしてセレクタ４に出力する。優先セル保留タ
イムカウンタ１６はカウント終了信号により、時間の測
定を終了し、遅延時間をバッファ切替回路２０に通知す
る。入力されてくるセルが非優先セルの場合、非優先セ
ル識別ビットセット回路１３に入力され、優先セルの場
合と同じ動作を行う。また優先セルバッファ判定回路１
８、非優先セルバッファ判定回路１９が、常時優先セル
バッファ２と、非優先セルバッファ３を監視し、バッフ
ァが空になった時にバッファ選択回路２０に通知する。
にカウント開始信号を送る。優先セル保留タイムカウン
タ１６ではカウント開始信号が来ると時間の測定を開始
する。優先セル判定回路１４では、セルの識別ビット２
５を見ていて、識別ビット２５が有為のセルが来たとき
に、優先セル保留タイムカウンタ１６にカウント終了信
号を送り、優先セル識別ビットセット回路１２に、測定
セルが到着したことを通知し、そのセルの識別ビット２
５を無為にしてセレクタ４に出力する。優先セル保留タ
イムカウンタ１６はカウント終了信号により、時間の測
定を終了し、遅延時間をバッファ切替回路２０に通知す
る。入力されてくるセルが非優先セルの場合、非優先セ
ル識別ビットセット回路１３に入力され、優先セルの場
合と同じ動作を行う。また優先セルバッファ判定回路１
８、非優先セルバッファ判定回路１９が、常時優先セル
バッファ２と、非優先セルバッファ３を監視し、バッフ
ァが空になった時にバッファ選択回路２０に通知する。
【００２１】バッファ切替回路２０では、優先セル保留
カウンタ１６、非優先セル保留セルカウンタ１７から通
知される優先セルと非優先セルのバッファ保留時間と、
優先セルバッファ判定回路１８、非優先セルバッファ判
定回路１９からの情報とにより、優先セルバッファ２と
非優先セルバッファ３からの読み出し比率を決定し、そ
の比率に基づいてバッファからの読み出しとセレクタ４
の切り替え制御を行う。
カウンタ１６、非優先セル保留セルカウンタ１７から通
知される優先セルと非優先セルのバッファ保留時間と、
優先セルバッファ判定回路１８、非優先セルバッファ判
定回路１９からの情報とにより、優先セルバッファ２と
非優先セルバッファ３からの読み出し比率を決定し、そ
の比率に基づいてバッファからの読み出しとセレクタ４
の切り替え制御を行う。
【００２２】また、優先セルバッファ判定回路１８、非
優先セルバッファ判定回路１９の情報のうちいづれかが
ゼロのとき、すなわちバッファに保留セルが存在しない
ときには、セルを保留している方のバッファからの読み
出しを行う。
優先セルバッファ判定回路１９の情報のうちいづれかが
ゼロのとき、すなわちバッファに保留セルが存在しない
ときには、セルを保留している方のバッファからの読み
出しを行う。
【００２３】また、上記の実施例ではバッファからの読
み出し比率を制御する制御回路をバッファ回路の中に含
めて構成した例で説明したが、バッファ回路の外に設け
て制御するようにしても同様の効果を奏する。
み出し比率を制御する制御回路をバッファ回路の中に含
めて構成した例で説明したが、バッファ回路の外に設け
て制御するようにしても同様の効果を奏する。
【００２４】なお前記実施例では、出力バッファ形につ
いて述べたが、入力バッファ形、共通バッファ形等のバ
ッファを用いた他のセル交換装置についても利用できる
ことは言うまでもない。
いて述べたが、入力バッファ形、共通バッファ形等のバ
ッファを用いた他のセル交換装置についても利用できる
ことは言うまでもない。
【００２５】ところで上記説明では、優先セルと非優先
セルを保留するバッファを分けて述べたが、一つのバッ
ファで優先セルと非優先セルを保留する領域を分けても
同様の効果を奏する。
セルを保留するバッファを分けて述べたが、一つのバッ
ファで優先セルと非優先セルを保留する領域を分けても
同様の効果を奏する。
【００２６】
【発明の効果】以上のようにこの発明によれば、制御回
路によりバッファに保留されるセルの数またはセルのバ
ッファに保留される時間を計測しその計測結果に基づい
て、優先セルバッファと非優先セルバッファから出力さ
せるセルの割合を変化させるようにしたので、優先セル
は遅延品質を満足し、かつ非優先セルの廃棄される確率
を低くすることができる。
路によりバッファに保留されるセルの数またはセルのバ
ッファに保留される時間を計測しその計測結果に基づい
て、優先セルバッファと非優先セルバッファから出力さ
せるセルの割合を変化させるようにしたので、優先セル
は遅延品質を満足し、かつ非優先セルの廃棄される確率
を低くすることができる。
【図１】本発明の実施例１を示す構成図である。
【図２】本発明の実施例２を示す構成図である。
【図３】本発明の実施例３を示す構成図である。
【図４】セルの構成要素の一例である。
【図５】出力バッファ形のセル交換装置の全体構成図で
ある。
ある。
【図６】従来のバッファ回路の構成図である。
１ 振り分け回路 ２ 優先セルバッファ ３ 非優先セルバッファ ４ セレクタ ５制御回路 ６ 出線 ７ 制御回路 ８ 優先セルカウンタ ９ 非優先セルカウンタ １０ バッファ選択回路 １１ 制御回路 １２ 優先セル識別ビットセット回路 １３非優先セル識別ビットセット回路 １４ 優先セル判定回路 １５ 非優先セル判定回路 １６ 優先セル保留タイムカウンタ １７ 非優先セル保留タイムカウンタ １８ 優先セルバッファ判定回路 １９ 非優先セルバッファ判定回路 ２０ バッファ切替回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−140253（ＪＰ，Ａ) 特開 平２−228148（ＪＰ，Ａ) 特公 昭62−44736（ＪＰ，Ｂ２) 電子情報通信学会技術研究報告，ＳＳ Ｅ88−57，日野 滋樹 他，帯域優先権 付きＡＴＭ交換用バッファの検討，Ｐ. 43−48 電子情報通信学会論文誌，ＶＯＬ．Ｊ 74−Ｂ−Ｉ，ＮＯ．６，田中 良明 他，ＡＴＭ交換用セル転送比率制御形優 先制御方式，Ｐ．427−434
Claims (1)
- 【請求項１】 データ部とその宛先情報及び遅延に対す
る優先順位情報を有するヘッダ部よりなる入力セルを、
その優先順位情報に基づいて優先セルと非優先セルに分
ける振り分け回路と、 前記振り分け回路で分けられた優先セルと非優先セルを
それぞれ保留するバッファと、 そのヘッダ部に遅延測定用セルであることを示す識別情
報が付加された特定のセル（測定セルという）が上記バ
ッファ内に滞留している時間を計測し、その計測結果に
基づいて前記バッファからの優先セルと非優先セルの読
みだし比率を、優先セルの遅延（バッファ滞留時間）が
大きくなりそうなときは、優先セルを出力する割合を多
くし、優先セルの遅延が十分小さいときには非優先セル
を出力する割合を多くするように可変制御する制御回路
と、 制御回路の出力に基づいて前記優先セルバッファと前記
非優先セルの出力を切り替えて出力するセレクタと、 を備えたことを特徴とするセル交換装置のバッファ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10458591A JP2725475B2 (ja) | 1991-05-10 | 1991-05-10 | セル交換装置のバッファ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10458591A JP2725475B2 (ja) | 1991-05-10 | 1991-05-10 | セル交換装置のバッファ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04334145A JPH04334145A (ja) | 1992-11-20 |
| JP2725475B2 true JP2725475B2 (ja) | 1998-03-11 |
Family
ID=14384516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10458591A Expired - Lifetime JP2725475B2 (ja) | 1991-05-10 | 1991-05-10 | セル交換装置のバッファ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2725475B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08256154A (ja) * | 1995-03-17 | 1996-10-01 | Nec Corp | Ａｔｍのセルバッファ制御方法 |
| WO2006011193A1 (ja) * | 2004-07-26 | 2006-02-02 | Mitsubishi Denki Kabushiki Kaisha | データ送信装置 |
| JP2006295270A (ja) * | 2005-04-06 | 2006-10-26 | Sharp Corp | データ送受信装置及びバッファキュー制御方法 |
| US8589571B2 (en) * | 2010-02-26 | 2013-11-19 | Alcatel Lucent | Method and apparatus for screening request to establish SIP session |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61140253A (ja) * | 1984-12-13 | 1986-06-27 | Nippon Telegr & Teleph Corp <Ntt> | パケツト転送方式 |
| US4680248A (en) * | 1985-08-19 | 1987-07-14 | Hercules Incorporated | Use of desiccant to control edge fusion in dry film photoresist |
-
1991
- 1991-05-10 JP JP10458591A patent/JP2725475B2/ja not_active Expired - Lifetime
Non-Patent Citations (2)
| Title |
|---|
| 電子情報通信学会技術研究報告，ＳＳＥ８８−５７，日野 滋樹 他，帯域優先権付きＡＴＭ交換用バッファの検討，Ｐ．４３−４８ |
| 電子情報通信学会論文誌，ＶＯＬ．Ｊ７４−Ｂ−Ｉ，ＮＯ．６，田中 良明 他，ＡＴＭ交換用セル転送比率制御形優先制御方式，Ｐ．４２７−４３４ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04334145A (ja) | 1992-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2753294B2 (ja) | パケット輻輳制御方法およびパケット交換装置 | |
| US6907001B1 (en) | Packet switch for switching variable length packets in the form of ATM cells | |
| KR100326789B1 (ko) | 패킷통신시스템,패킷통신모듈,메모리공간할당시스템및메모리공간할당방법 | |
| JP3354689B2 (ja) | Ａｔｍ交換機、交換機及びそのスイッチングパス設定方法 | |
| KR100328642B1 (ko) | 패킷흐름제어에관한장치및방법 | |
| EP1152574A2 (en) | Packet switching system and method | |
| JPH08511142A (ja) | 情報ネットワーク用の選択的混雑制御機構 | |
| CA2262202C (en) | Switch with flexible link list manager for handling atm and stm traffic | |
| JP3632229B2 (ja) | Ａｔｍ交換装置 | |
| JP2818505B2 (ja) | ポリシング装置 | |
| JP2725475B2 (ja) | セル交換装置のバッファ回路 | |
| JPH03135248A (ja) | パケット交換網での選択式パケット廃棄方式 | |
| US6075790A (en) | Asynchronous transfer mode system for, and method of, writing a cell payload between a control queue on one side of a system bus and a status queue on the other side of the system bus | |
| JP2682434B2 (ja) | 出力バッファ型ａｔｍスイッチ | |
| JP3154854B2 (ja) | Ａｔｍ網のバッファ閾値制御システム | |
| JPH04369139A (ja) | Ａｔｍトラヒック制御方式 | |
| JP2852474B2 (ja) | セルトラヒック監視装置 | |
| JP3197152B2 (ja) | セル交換装置 | |
| JP2683283B2 (ja) | Ａｔｍ交換方式の通話路におけるバッファメモリ負荷管理方式 | |
| JPH0697958A (ja) | セル転送品質制御方法 | |
| JPH01225261A (ja) | パケット送信装置 | |
| JP2561046B2 (ja) | スイッチングシステム | |
| JP2939010B2 (ja) | Ａｔｍセルの方路振り分け用スイッチ | |
| JP2560910B2 (ja) | バッファ溢れ回避方式 | |
| JP3904839B2 (ja) | パケット交換装置及びパケット交換方法 |