JP2852474B2 - セルトラヒック監視装置 - Google Patents
セルトラヒック監視装置Info
- Publication number
- JP2852474B2 JP2852474B2 JP4268391A JP4268391A JP2852474B2 JP 2852474 B2 JP2852474 B2 JP 2852474B2 JP 4268391 A JP4268391 A JP 4268391A JP 4268391 A JP4268391 A JP 4268391A JP 2852474 B2 JP2852474 B2 JP 2852474B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- circuit
- cells
- time
- vpi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、パケット通信に利用す
る。本発明はパケット通信網の中で転送されるセル（こ
の明細書では固定長のパケットを「セル」という）のト
ラヒックを監視する技術に関する。
る。本発明はパケット通信網の中で転送されるセル（こ
の明細書では固定長のパケットを「セル」という）のト
ラヒックを監視する技術に関する。
【０００２】本発明は、あらかじめ契約されたトラヒッ
クを越えてセルが送信されたときに、契約違反としてそ
のセルを廃棄するポリシング(Policing,警察行為）に利
用する。
クを越えてセルが送信されたときに、契約違反としてそ
のセルを廃棄するポリシング(Policing,警察行為）に利
用する。
【０００３】
【従来の技術】パケット通信網では、一つの中継点に一
時に多数のセルが集中的に到来すると円滑な運用ができ
なくなる。このためパケット通信網を運用する通信業者
は利用者との契約の中で、 利用者は連続するｍセル
時間内にｎ個のセルを越えてセルの送信をしないこと、
通信業者はこれに違反して送信されたセルを廃棄す
ることを利用契約の条件とすることが行われる。たとえ
ばｍ＝５、ｎ＝３とすると、連続する５セル時間内に３
セルまで送信できるが、これを越えてセルを送信すると
そのセルは廃棄されることになる。このための監視およ
び廃棄はポリシングといわれ、パケット通信網の入口で
自動的にかつ継続的に実行される。
時に多数のセルが集中的に到来すると円滑な運用ができ
なくなる。このためパケット通信網を運用する通信業者
は利用者との契約の中で、 利用者は連続するｍセル
時間内にｎ個のセルを越えてセルの送信をしないこと、
通信業者はこれに違反して送信されたセルを廃棄す
ることを利用契約の条件とすることが行われる。たとえ
ばｍ＝５、ｎ＝３とすると、連続する５セル時間内に３
セルまで送信できるが、これを越えてセルを送信すると
そのセルは廃棄されることになる。このための監視およ
び廃棄はポリシングといわれ、パケット通信網の入口で
自動的にかつ継続的に実行される。
【０００４】図６は従来例装置のブロック構成図であ
る。この回路は本願出願人から特許出願（特願平２−１
３０４６４号、本願出願時において未公開）されてい
る。上記図６に示す回路は、連続する５セル時間に３セ
ルまで送信できるが４セル以上は許されないように監視
する回路である。
る。この回路は本願出願人から特許出願（特願平２−１
３０４６４号、本願出願時において未公開）されてい
る。上記図６に示す回路は、連続する５セル時間に３セ
ルまで送信できるが４セル以上は許されないように監視
する回路である。
【０００５】図６では端子１に被監視信号が入力する。
セル検出回路２はこの被監視信号に同期しその信号中に
有効セルがあると検出出力を送出する。遅延回路３はこ
の検出出力を入力とし、この遅延回路３はシフトレジス
タにより構成され、図外のクロック信号により１セル時
間毎に１段ずつ図の右方向にシフトされる。すなわちこ
の遅延回路３はその入力がｍセル時間後に遅延出力に送
出される。アップダウン・カウンタ４の加算入力にはセ
ル検出回路２の検出出力が入力し、その減算入力には前
記遅延回路３の遅延出力が入力する。閾値保持回路５は
契約により設定された閾値ｎを保持する。この閾値ｎと
上記アップダウン・カウンタ４の内容Ｄとを比較し、 Ｄ ＞ ｎ ならば禁止出力を端子７に送出する。この禁止出力によ
り図外の装置でそのセルは廃棄される。
セル検出回路２はこの被監視信号に同期しその信号中に
有効セルがあると検出出力を送出する。遅延回路３はこ
の検出出力を入力とし、この遅延回路３はシフトレジス
タにより構成され、図外のクロック信号により１セル時
間毎に１段ずつ図の右方向にシフトされる。すなわちこ
の遅延回路３はその入力がｍセル時間後に遅延出力に送
出される。アップダウン・カウンタ４の加算入力にはセ
ル検出回路２の検出出力が入力し、その減算入力には前
記遅延回路３の遅延出力が入力する。閾値保持回路５は
契約により設定された閾値ｎを保持する。この閾値ｎと
上記アップダウン・カウンタ４の内容Ｄとを比較し、 Ｄ ＞ ｎ ならば禁止出力を端子７に送出する。この禁止出力によ
り図外の装置でそのセルは廃棄される。
【０００６】このように構成された回路ではアップダウ
ン・カウンタ４には、過去のｍセル時間に検出されたセ
ルの数が記憶されることになり、これが設定された閾値
ｎを越えると禁止出力が端子７に送出される。端子７に
禁止出力が送出されると、図外の回路で伝送路上でいま
検出されたセルは廃棄される。そのセルは廃棄されたの
であるから、遅延回路３の第一段の値は判定出力により
クリアされる。
ン・カウンタ４には、過去のｍセル時間に検出されたセ
ルの数が記憶されることになり、これが設定された閾値
ｎを越えると禁止出力が端子７に送出される。端子７に
禁止出力が送出されると、図外の回路で伝送路上でいま
検出されたセルは廃棄される。そのセルは廃棄されたの
であるから、遅延回路３の第一段の値は判定出力により
クリアされる。
【０００７】もっとも図６はこのセルトラヒック監視装
置をわかり易いようにハードウエアの構成で説明した
が、実用的にはこれと同等の回路をマイクロ・プロセッ
サの中に組み込み、プログラム制御により遅延回路３お
よびアップダウン・カウンタ４に相当するメモリ領域の
内容を書き換えて実行できるように構成される。しかも
マイクロ・プロセッサ制御による構成では、一つのチャ
ネルだけでなく、複数のチャネルもしくはバーチャルパ
ス（仮想のパス）について一つのプロセッサを共通に利
用してこのようなセルトラヒック監視装置を構成するこ
とができる。その場合には、時分割多重された多数のセ
ルについてそのバーチャルパス毎にセルのヘッダ（また
はタグ）にバーチャルパス番号（この明細書では、ＶＰ
Ｉ（Virtual Path Identifier)という）が付され、この
ＶＰＩを識別してＶＰＩ毎に監視を行う構成とすること
ができる。さらにこの場合に、そのプログラム制御用の
ソフトウエアを工夫するだけで、ＶＰＩ毎に異なる契約
条件、例えば上述のｍの値やｎの値などを個別の条件に
設定することができる。これも本願出願人の先願（特願
平２−３１９７３５号、本願出願時において未公開）で
開示した。
置をわかり易いようにハードウエアの構成で説明した
が、実用的にはこれと同等の回路をマイクロ・プロセッ
サの中に組み込み、プログラム制御により遅延回路３お
よびアップダウン・カウンタ４に相当するメモリ領域の
内容を書き換えて実行できるように構成される。しかも
マイクロ・プロセッサ制御による構成では、一つのチャ
ネルだけでなく、複数のチャネルもしくはバーチャルパ
ス（仮想のパス）について一つのプロセッサを共通に利
用してこのようなセルトラヒック監視装置を構成するこ
とができる。その場合には、時分割多重された多数のセ
ルについてそのバーチャルパス毎にセルのヘッダ（また
はタグ）にバーチャルパス番号（この明細書では、ＶＰ
Ｉ（Virtual Path Identifier)という）が付され、この
ＶＰＩを識別してＶＰＩ毎に監視を行う構成とすること
ができる。さらにこの場合に、そのプログラム制御用の
ソフトウエアを工夫するだけで、ＶＰＩ毎に異なる契約
条件、例えば上述のｍの値やｎの値などを個別の条件に
設定することができる。これも本願出願人の先願（特願
平２−３１９７３５号、本願出願時において未公開）で
開示した。
【０００８】
【発明が解決しようとする課題】このように多数のＶＰ
Ｉについて時分割多重された信号について、一つの装置
でＶＰＩ毎のセルトラヒック監視を実行すると、利用者
の回線毎にセルトラヒック監視装置を設ける必要がな
く、多重化された信号通路に一つだけセルトラヒック監
視装置を設置すればよいのできわめて経済的であるが、
ここで発明者らは次のような問題に遭遇した。
Ｉについて時分割多重された信号について、一つの装置
でＶＰＩ毎のセルトラヒック監視を実行すると、利用者
の回線毎にセルトラヒック監視装置を設ける必要がな
く、多重化された信号通路に一つだけセルトラヒック監
視装置を設置すればよいのできわめて経済的であるが、
ここで発明者らは次のような問題に遭遇した。
【０００９】すなわち、各回線利用者はその端末で上述
の契約条件に適合するように正しくセルを送信している
場合にも、複数の回線について時分割多重を行うと多重
化の際に信号の待ち合わせがあるから、時分割多重され
た信号でセルトラヒック監視を行うと、契約条件に違反
して送信されたものとしてセルが廃棄されてしまうこと
がある。
の契約条件に適合するように正しくセルを送信している
場合にも、複数の回線について時分割多重を行うと多重
化の際に信号の待ち合わせがあるから、時分割多重され
た信号でセルトラヒック監視を行うと、契約条件に違反
して送信されたものとしてセルが廃棄されてしまうこと
がある。
【００１０】一般に、複数のディジタル信号の多重には
その多重回路にＦＩＦＯ（先入れ先出し）メモリをバッ
ファ回路として用い、多数の低速度の入力回線から短い
時間に一斉にセルが入力しても、これをバッファ回路に
一時蓄積しておき、多重出力側の高速度のクロック信号
にしたがってこのバッファ回路の内容を読み出して多重
を行う。このときに個々のセルはバッファ内で待ち合わ
せることが必要である。したがって一つの利用者の回線
についてみると、多重された信号上では必ずしもその利
用者のセル時間間隔は送信した時間間隔になっていな
い。つまり、多重化された信号から一つのＶＰＩに着目
して、そのセルを検出しその発生について上述の従来例
回路で説明した監視を行うと、利用者の回線では契約条
件に合致していたにもかかわらず、監視点では合致しな
い場合が生じることになる。
その多重回路にＦＩＦＯ（先入れ先出し）メモリをバッ
ファ回路として用い、多数の低速度の入力回線から短い
時間に一斉にセルが入力しても、これをバッファ回路に
一時蓄積しておき、多重出力側の高速度のクロック信号
にしたがってこのバッファ回路の内容を読み出して多重
を行う。このときに個々のセルはバッファ内で待ち合わ
せることが必要である。したがって一つの利用者の回線
についてみると、多重された信号上では必ずしもその利
用者のセル時間間隔は送信した時間間隔になっていな
い。つまり、多重化された信号から一つのＶＰＩに着目
して、そのセルを検出しその発生について上述の従来例
回路で説明した監視を行うと、利用者の回線では契約条
件に合致していたにもかかわらず、監視点では合致しな
い場合が生じることになる。
【００１１】この問題は多重信号で監視を行う場合以外
にも、被監視信号が待ち合わせのある蓄積交換を経由し
た場合などにも発生する。
にも、被監視信号が待ち合わせのある蓄積交換を経由し
た場合などにも発生する。
【００１２】本発明はこの問題を解決するもので、待ち
合わせのある系を経由したセルトラヒックの監視を行っ
ても、回線利用者がその端末回線で契約条件を満足する
ようにセル送信を行っている場合には、セルが廃棄され
ることがないセルトラヒック監視装置を提供することを
目的とする。
合わせのある系を経由したセルトラヒックの監視を行っ
ても、回線利用者がその端末回線で契約条件を満足する
ようにセル送信を行っている場合には、セルが廃棄され
ることがないセルトラヒック監視装置を提供することを
目的とする。
【００１３】
【課題を解決するための手段】本発明は、契約条件に適
合するとしてセル転送を許可した場合には、そのときの
余裕を計数しておき、その後で契約条件に適合しない場
合が発生したときには、その余裕の範囲内でセル転送を
許可するように構成することを特徴とする。
合するとしてセル転送を許可した場合には、そのときの
余裕を計数しておき、その後で契約条件に適合しない場
合が発生したときには、その余裕の範囲内でセル転送を
許可するように構成することを特徴とする。
【００１４】すなわち本発明は、送信されたセル数がｍ
セル時間内にｎ個を越えたときにそのセルを廃棄するた
めの判定出力を送出するセルトラヒック監視装置におい
て、当該セルが検出されたが送信されたセル数がｍセル
時間内にｎ−ｐ個であって廃棄のための判定出力が送出
されなかったときに、このｐを累積加算した値Σｐを演
算する累積手段を設けておく。その後で送信されたセル
数がｍセル時間内にｎ＋ｑ個であって本来ならそのセル
を廃棄すべきときにも、ｑ＜Σｐであれば前記判定出力
を無効にしてそのセルを廃棄せずに送信することを特徴
とする。そしてさらに判定を継続するときには、Σｐ−
ｑを新しいΣｐとする。
セル時間内にｎ個を越えたときにそのセルを廃棄するた
めの判定出力を送出するセルトラヒック監視装置におい
て、当該セルが検出されたが送信されたセル数がｍセル
時間内にｎ−ｐ個であって廃棄のための判定出力が送出
されなかったときに、このｐを累積加算した値Σｐを演
算する累積手段を設けておく。その後で送信されたセル
数がｍセル時間内にｎ＋ｑ個であって本来ならそのセル
を廃棄すべきときにも、ｑ＜Σｐであれば前記判定出力
を無効にしてそのセルを廃棄せずに送信することを特徴
とする。そしてさらに判定を継続するときには、Σｐ−
ｑを新しいΣｐとする。
【００１５】ここで、ｍ、ｎ、ｐ、ｑはいずれも自然数
であり、かつｍ＞ｎ、ｐ＜ｎ、ｎ＋ｑ≦ｍである。
であり、かつｍ＞ｎ、ｐ＜ｎ、ｎ＋ｑ≦ｍである。
【００１６】複数のＶＰＩの異なるセルが多重された信
号の通路に接続されて利用されるときに有用であり、こ
の多重された信号を入力とするＶＰＩ識別回路を備え、
上記の装置がＶＰＩ毎に設定された装置とすることがで
きる。
号の通路に接続されて利用されるときに有用であり、こ
の多重された信号を入力とするＶＰＩ識別回路を備え、
上記の装置がＶＰＩ毎に設定された装置とすることがで
きる。
【００１７】また前記値Σｐに上限値を設けることがで
きる。
きる。
【００１８】
【作用】いま利用者との契約条件が、ｍセル時間にｎセ
ルを越えないという契約条件であるとき、セルトラヒッ
ク監視点でｍセル時間にｎ−ｐセルしか検出されなかっ
たとすると、つまりｐセルだけ余裕があってそのセルは
廃棄されることなく転送されたとする。このとき、この
余裕分ｐの値を累積して貯金しておく。その後からｍセ
ル時間にｎセルを越えてｎ＋ｑセルが検出されたとする
と、本来ならこれは違反であり廃棄されてしまうところ
であるが、この越えた分ｑがｐを累積した貯金の値Σｐ
以内であれば、契約条件に合致するものとして転送を許
容する。これにより、待ち合わせがあって監視点までの
間にセルの相対時間が変動していたとしても、余裕分が
平均化されて実用上問題のない方式が実現できる。貯金
を利用したときにはその貯金の値Σｐは、越えた分ｑを
差引いたΣｐ−ｑが新しいΣｐとして設定される。
ルを越えないという契約条件であるとき、セルトラヒッ
ク監視点でｍセル時間にｎ−ｐセルしか検出されなかっ
たとすると、つまりｐセルだけ余裕があってそのセルは
廃棄されることなく転送されたとする。このとき、この
余裕分ｐの値を累積して貯金しておく。その後からｍセ
ル時間にｎセルを越えてｎ＋ｑセルが検出されたとする
と、本来ならこれは違反であり廃棄されてしまうところ
であるが、この越えた分ｑがｐを累積した貯金の値Σｐ
以内であれば、契約条件に合致するものとして転送を許
容する。これにより、待ち合わせがあって監視点までの
間にセルの相対時間が変動していたとしても、余裕分が
平均化されて実用上問題のない方式が実現できる。貯金
を利用したときにはその貯金の値Σｐは、越えた分ｑを
差引いたΣｐ−ｑが新しいΣｐとして設定される。
【００１９】ここで貯金をしておきこの貯金を利用する
ことは認めるが、貯金のない状態で借金をすることは認
めない。
ことは認めるが、貯金のない状態で借金をすることは認
めない。
【００２０】貯金の値Σｐは、例えばバッファ回路の最
大待ち合わせ時間を越えることは不合理であり、適当な
上限値を設けて運用することがよい。
大待ち合わせ時間を越えることは不合理であり、適当な
上限値を設けて運用することがよい。
【００２１】
【実施例】図１は本発明第一実施例装置のブロック構成
図である。この装置は多数のＶＰＩの異なるセルが時分
割多重たされた多重信号通路に接続される。端子11はこ
の多重信号通路の入力であり、端子21はその出力であ
る。端子11および同21の間には廃棄制御回路20が接続さ
れて、各ＶＰＩ毎に契約条件に違反するセルの通過を禁
止し、すなわちセル廃棄を行う回路である。
図である。この装置は多数のＶＰＩの異なるセルが時分
割多重たされた多重信号通路に接続される。端子11はこ
の多重信号通路の入力であり、端子21はその出力であ
る。端子11および同21の間には廃棄制御回路20が接続さ
れて、各ＶＰＩ毎に契約条件に違反するセルの通過を禁
止し、すなわちセル廃棄を行う回路である。
【００２２】図１で一点鎖線で囲む部分は上述の従来例
回路と同等である。すなわち、送信されたセル数がｍセ
ル時間内にｎ個を越えたときにそのセルを廃棄するため
の判定出力を送出するセルトラヒック監視装置である。
ＶＰＩ識別回路12は多重信号の中に当該ＶＰＩが検出さ
れると検出出力を送出し、カウンタ制御回路13はｍセル
時間にわたりその検出出力をカウンタ14に累積する。一
方閾値保持回路15には閾値ｎが保持されている。このカ
ウンタ14の値と閾値ｎとが比較判定回路16でその大小関
係が比較判定され、カウンタ14の値がｎを越えると判定
出力が送出され、廃棄制御回路20では当該ＶＰＩのセル
が通過することを禁止されて廃棄される。
回路と同等である。すなわち、送信されたセル数がｍセ
ル時間内にｎ個を越えたときにそのセルを廃棄するため
の判定出力を送出するセルトラヒック監視装置である。
ＶＰＩ識別回路12は多重信号の中に当該ＶＰＩが検出さ
れると検出出力を送出し、カウンタ制御回路13はｍセル
時間にわたりその検出出力をカウンタ14に累積する。一
方閾値保持回路15には閾値ｎが保持されている。このカ
ウンタ14の値と閾値ｎとが比較判定回路16でその大小関
係が比較判定され、カウンタ14の値がｎを越えると判定
出力が送出され、廃棄制御回路20では当該ＶＰＩのセル
が通過することを禁止されて廃棄される。
【００２３】ここでこの装置の特徴とするところは、比
較判定回路16で両入力の大小関係を判定する折りに、Ｖ
ＰＩ識別回路12で識別されたセル数がｍセル時間内にｎ
−ｐ個であって（ｐ＜ｎ）その当該セルは廃棄されない
こととなる場合に、比較判定回路16の引算で発生するこ
のｐを取り出し、累積加算する累積手段としてレジスタ
17を備え、このレジスタ17に累積加算された値Σｐを閾
値保持回路15の閾値ｎに加算して比較判定回路16の比較
基準とするところにある。すなわち、送信されたセル数
がｍセル時間内にｎ＋ｑ個であって当該セルが本来廃棄
される条件であるときも、ｑ＜Σｐであれば前記判定出
力を無効にするように構成されている。そしてΣｐ−ｑ
が新たにレジスタ17に設定される。
較判定回路16で両入力の大小関係を判定する折りに、Ｖ
ＰＩ識別回路12で識別されたセル数がｍセル時間内にｎ
−ｐ個であって（ｐ＜ｎ）その当該セルは廃棄されない
こととなる場合に、比較判定回路16の引算で発生するこ
のｐを取り出し、累積加算する累積手段としてレジスタ
17を備え、このレジスタ17に累積加算された値Σｐを閾
値保持回路15の閾値ｎに加算して比較判定回路16の比較
基準とするところにある。すなわち、送信されたセル数
がｍセル時間内にｎ＋ｑ個であって当該セルが本来廃棄
される条件であるときも、ｑ＜Σｐであれば前記判定出
力を無効にするように構成されている。そしてΣｐ−ｑ
が新たにレジスタ17に設定される。
【００２４】このレジスタ17のサイズは多重信号を組み
立てるときに生じる最大遅延時間にして上限を設けてお
くことがよい。すなわち、最大待ち合わせ時間をＱとす
るとき、（Ｑ／ｍ）×ｎを越えて余裕分Σｐを累積加算
することは不合理であるから、レジスタ17のサイズはこ
の合理的な範囲に上限を設定することがよい。
立てるときに生じる最大遅延時間にして上限を設けてお
くことがよい。すなわち、最大待ち合わせ時間をＱとす
るとき、（Ｑ／ｍ）×ｎを越えて余裕分Σｐを累積加算
することは不合理であるから、レジスタ17のサイズはこ
の合理的な範囲に上限を設定することがよい。
【００２５】図１のＡ−Ａより下方の回路はＶＰＩ毎に
設けられ、それぞれ独立に判定出力を送出する構成であ
り、その判定出力は廃棄制御回路20に与えられて、当該
ＶＰＩのセルを廃棄するように構成される。
設けられ、それぞれ独立に判定出力を送出する構成であ
り、その判定出力は廃棄制御回路20に与えられて、当該
ＶＰＩのセルを廃棄するように構成される。
【００２６】図１に示す装置は、ハードウエアのブロッ
ク構成図として説明されているが、この構成は、特許請
求の範囲に記載の論理を実行する一つのプログラム制御
回路、メモリ領域、そのプログラム制御回路を制御する
ソフトウエア、および信号通路とのインタフエースによ
り実現することができる。すなわち図１のＡ−Ａから下
の部分を一つのプログラム制御回路およびメモリで置き
換えた構成とすることができる。その場合に閾値ｎおよ
び累積加算された余裕値Σｐなどは複数のＶＰＩについ
てメモリ領域に設定されたテーブルに保持することがで
き、プログラム制御回路として十分高速度のものを利用
して、複数のＶＰＩについて時系列的に処理を実行する
ことができる。これを本発明第二実施例装置とする。
ク構成図として説明されているが、この構成は、特許請
求の範囲に記載の論理を実行する一つのプログラム制御
回路、メモリ領域、そのプログラム制御回路を制御する
ソフトウエア、および信号通路とのインタフエースによ
り実現することができる。すなわち図１のＡ−Ａから下
の部分を一つのプログラム制御回路およびメモリで置き
換えた構成とすることができる。その場合に閾値ｎおよ
び累積加算された余裕値Σｐなどは複数のＶＰＩについ
てメモリ領域に設定されたテーブルに保持することがで
き、プログラム制御回路として十分高速度のものを利用
して、複数のＶＰＩについて時系列的に処理を実行する
ことができる。これを本発明第二実施例装置とする。
【００２７】図２にこの第二実施例装置のプログラム制
御回路を一つのＶＰＩについてその動作をフローチャー
トで示す。
御回路を一つのＶＰＩについてその動作をフローチャー
トで示す。
【００２８】図３は本発明第三実施例装置のブロック構
成図である。この例は、ＶＰＩ識別回路12の識別出力毎
にカウンタ24を１だけ加算し、判定出力が送出される毎
にカウンタ24を１だけ減算し、さらに平均セル検出率ｎ
／ｍを周期的にカウンタ24の内容から減算するものであ
る。この構成によっても本発明を実施することができ
る。
成図である。この例は、ＶＰＩ識別回路12の識別出力毎
にカウンタ24を１だけ加算し、判定出力が送出される毎
にカウンタ24を１だけ減算し、さらに平均セル検出率ｎ
／ｍを周期的にカウンタ24の内容から減算するものであ
る。この構成によっても本発明を実施することができ
る。
【００２９】図４は本発明第四実施例装置のブロック構
成図である。この例は図６で従来例として説明したもの
と対応するようにハードウエアで実現した回路例であ
る。図４に示す回路は連続するｍセル時間にｎセルまで
転送を許容されるがｎ＋１セル以上は許容されないとい
う条件をポリシングする回路であって、転送を許容され
たときにはその余裕分を蓄積しておいて、許容されない
状態があったときにその余裕分を利用することができる
ように設定された回路である。この図４の例ではｍ＝
５，ｎ＝３である。
成図である。この例は図６で従来例として説明したもの
と対応するようにハードウエアで実現した回路例であ
る。図４に示す回路は連続するｍセル時間にｎセルまで
転送を許容されるがｎ＋１セル以上は許容されないとい
う条件をポリシングする回路であって、転送を許容され
たときにはその余裕分を蓄積しておいて、許容されない
状態があったときにその余裕分を利用することができる
ように設定された回路である。この図４の例ではｍ＝
５，ｎ＝３である。
【００３０】図４において、端子１には被監視信号が入
力する。セル検出回路２はこの被監視信号に同期しその
信号中に有効セルがあると検出出力を送出する。遅延回
路３はこの検出出力を入力とする。この遅延回路３はシ
フトレジスタにより構成され、図外のクロック信号によ
り１セル時間毎に１段づつ図の右方向にシフトされる。
すなわちこの遅延回路３に入力があるとそのｍセル時間
後にそれが遅延出力に送出される。アップダウン・カウ
ンタ41の加算入力にはセル検出回路２の検出出力が入力
し、その減算入力には前記遅延回路３の遅延出力が入力
する。閾値保持回路５は契約により設定された閾値ｎを
保持する。ここまでの構成は図６で説明した従来例と同
様であるが、この回路は別にカウンタ42を設けて余裕分
を貯金してゆくところに特徴がある。
力する。セル検出回路２はこの被監視信号に同期しその
信号中に有効セルがあると検出出力を送出する。遅延回
路３はこの検出出力を入力とする。この遅延回路３はシ
フトレジスタにより構成され、図外のクロック信号によ
り１セル時間毎に１段づつ図の右方向にシフトされる。
すなわちこの遅延回路３に入力があるとそのｍセル時間
後にそれが遅延出力に送出される。アップダウン・カウ
ンタ41の加算入力にはセル検出回路２の検出出力が入力
し、その減算入力には前記遅延回路３の遅延出力が入力
する。閾値保持回路５は契約により設定された閾値ｎを
保持する。ここまでの構成は図６で説明した従来例と同
様であるが、この回路は別にカウンタ42を設けて余裕分
を貯金してゆくところに特徴がある。
【００３１】すなわち比較判定回路61はアップダウン・
カウンタ41の内容Ｓと閾値保持回路５に保持された閾値
ｎとを比較し、ｎ−Ｓ≧０ であれば転送を許容するこ
とになり禁止を指示する判定出力を送出しない。このと
きに比較判定回路61は演算したｎ−Ｓをカウンタ42に与
え、カウンタ42はこのｎ−Ｓを累積してゆく。その後
で、ｎ−Ｓ＜０となることがあると直ちに転送を禁止す
ることなく、カウンタ42に累積されている値の範囲でｎ
−Ｓ＝０になるまで閾値ｎに加算して判定して、判定の
枠を拡げてそのセルの転送を許容する。そしてカウンタ
42の値からその閾値ｎに加算した分だけを差引く。
カウンタ41の内容Ｓと閾値保持回路５に保持された閾値
ｎとを比較し、ｎ−Ｓ≧０ であれば転送を許容するこ
とになり禁止を指示する判定出力を送出しない。このと
きに比較判定回路61は演算したｎ−Ｓをカウンタ42に与
え、カウンタ42はこのｎ−Ｓを累積してゆく。その後
で、ｎ−Ｓ＜０となることがあると直ちに転送を禁止す
ることなく、カウンタ42に累積されている値の範囲でｎ
−Ｓ＝０になるまで閾値ｎに加算して判定して、判定の
枠を拡げてそのセルの転送を許容する。そしてカウンタ
42の値からその閾値ｎに加算した分だけを差引く。
【００３２】上で説明した記号に対応させると、この値
ｎ−Ｓは上の実施例で説明したｐに相当する。カウンタ
42に蓄積された値はΣｐに相当する。そして閾値ｎに加
算した分がｑに相当する。
ｎ−Ｓは上の実施例で説明したｐに相当する。カウンタ
42に蓄積された値はΣｐに相当する。そして閾値ｎに加
算した分がｑに相当する。
【００３２】図５はこの第四実施例回路の動作を説明す
るタイムチャートである。図５の（１）は被監視信号を
送信する端末が送信したセルの状態を示す図であって、
図の目盛りは１セル時間を示し、矢印はそのセル時間に
セルが送信されたことを示す。図５の（２）はこのセル
が多重伝送路を通過して被監視点に達したときのセル配
列を示す図であって、多重時の待ち合わせによりセル配
列が変更されている。図５の（３）はアップダウンカウ
ンタ41の内容（Ｓ）を数値で示す。同（４）はカウンタ
42の内容（Σｐ）を数値で示す。三角印の点で禁止を示
す判定出力が送出されてセルが廃棄されたことを示す。
るタイムチャートである。図５の（１）は被監視信号を
送信する端末が送信したセルの状態を示す図であって、
図の目盛りは１セル時間を示し、矢印はそのセル時間に
セルが送信されたことを示す。図５の（２）はこのセル
が多重伝送路を通過して被監視点に達したときのセル配
列を示す図であって、多重時の待ち合わせによりセル配
列が変更されている。図５の（３）はアップダウンカウ
ンタ41の内容（Ｓ）を数値で示す。同（４）はカウンタ
42の内容（Σｐ）を数値で示す。三角印の点で禁止を示
す判定出力が送出されてセルが廃棄されたことを示す。
【００３４】この他にも上記論理を実行する回路はさま
ざまにできる。例えば、図１あるいは図３では閾値ｎに
レジスタ17の値Σｐを加算するように説明したが、レジ
スタ17を負の値も計数できるように構成しておき、カウ
ンタ14の出力からレジスタの値Σｐを減算しても同様で
ある。また図２に示す制御フロー図の中で最下段の Σｐ−１ を Σｐ−ｑ あるいは Σｐ−（カウンタ−ｎ） とする論理を採ることができる。さらに、加算、累積加
算、減算、比較などのための回路は、この他にもさまざ
まに構成して特許請求の範囲に記載の論理を実現するこ
とができる。
ざまにできる。例えば、図１あるいは図３では閾値ｎに
レジスタ17の値Σｐを加算するように説明したが、レジ
スタ17を負の値も計数できるように構成しておき、カウ
ンタ14の出力からレジスタの値Σｐを減算しても同様で
ある。また図２に示す制御フロー図の中で最下段の Σｐ−１ を Σｐ−ｑ あるいは Σｐ−（カウンタ−ｎ） とする論理を採ることができる。さらに、加算、累積加
算、減算、比較などのための回路は、この他にもさまざ
まに構成して特許請求の範囲に記載の論理を実現するこ
とができる。
【００３５】
【発明の効果】以上説明したように、本発明によれば、
送信点から監視点の間に待ち合わせがあり、監視点の時
間的なセル配列が送信点の配列と違っている場合にも、
これを契約条件違反として廃棄するような誤った制御を
行うことはなくなる。
送信点から監視点の間に待ち合わせがあり、監視点の時
間的なセル配列が送信点の配列と違っている場合にも、
これを契約条件違反として廃棄するような誤った制御を
行うことはなくなる。
【００３１】本発明により、セルトラヒック監視装置を
多数のＶＰＩについて共通化し、多重信号通路で監視を
実行することができるようになるから、装置を各端末毎
に個別に設ける場合にくらべて著しく経済化される。
多数のＶＰＩについて共通化し、多重信号通路で監視を
実行することができるようになるから、装置を各端末毎
に個別に設ける場合にくらべて著しく経済化される。
【図１】 本発明第一実施例装置のブロック構成図。
【図２】 本発明第二実施例装置のプログラム制御回路
の制御フローチャート。
の制御フローチャート。
【図３】 本発明第三実施例装置のブロック構成図。
【図４】 本発明第四実施例装置のブロック構成図。
【図５】 本発明第四実施例装置の動作説明用タイムチ
ャート。
ャート。
【図６】 従来例装置のブロック構成図。
１ 被監視信号が入力する端子 ２ セル検出回路 ３ 遅延回路（シフトレジスタにより構成される） ４ アップダウン・カウンタ ５ 閾値保持回路 ６ 比較判定回路 ７ 判定出力が送出される端子 11 被監視信号が入力する端子 12 ＶＰＩ識別回路 13 カウンタ制御回路 14 カウンタ 15 閾値保持回路 16 比較判定回路 17 レジスタ 18 加算回路 20 廃棄制御回路 21 多重信号が出力する端子 22 空セル検出回路 41 カウンタ 42 カウンタ 61 比較判定回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−25255（ＪＰ，Ａ) 特開 平４−259145（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 12/28 H04L 12/56
Claims (3)
- 【請求項１】 送信されたセル数がｍセル時間内にｎ個
を越えた（ｍ、ｎは自然数であり、ｍ＞ｎ）ときにその
セルを廃棄するための判定出力を送出するセルトラヒッ
ク監視装置において、送信されたセル数がｍセル時間内
にｎ−ｐ個であったときには（ｐは自然数であり、ｐ＜
ｎ）、このｐを累積加算した値Σｐを演算する累積手段
と、送信されたセル数がｍセル時間内にｎ＋ｑ個であっ
たときには（ｑは自然数であり、ｎ＋ｑ≦ｍ）、ｑ＜Σ
ｐであれば前記判定出力を無効にする手段とを備えたこ
とを特徴とするセルトラヒック監視装置。 - 【請求項２】 複数のバーチャルパス番号（以下ＶＰＩ
（Virtual Path Identifier)という）の異なるセルが多
重された多重信号の通路に接続され、この多重された信
号を入力とするＶＰＩ識別回路を備え、請求項１記載の
各手段がＶＰＩ毎に設定されたことを特徴とするセルト
ラヒック監視装置。 - 【請求項３】 前記値Σｐに上限値を設けた前記各請求
項のいずれかに記載のセルトラヒック監視装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4268391A JP2852474B2 (ja) | 1991-02-13 | 1991-02-13 | セルトラヒック監視装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4268391A JP2852474B2 (ja) | 1991-02-13 | 1991-02-13 | セルトラヒック監視装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04259146A JPH04259146A (ja) | 1992-09-14 |
| JP2852474B2 true JP2852474B2 (ja) | 1999-02-03 |
Family
ID=12642831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4268391A Expired - Fee Related JP2852474B2 (ja) | 1991-02-13 | 1991-02-13 | セルトラヒック監視装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2852474B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5223827A (en) * | 1991-05-23 | 1993-06-29 | International Business Machines Corporation | Process and apparatus for managing network event counters |
| WO1994011972A1 (en) * | 1992-11-13 | 1994-05-26 | Telstra Corporation Limited | A method and apparatus for estimating traffic in an asynchronous telecommunications network |
| AU676231B2 (en) * | 1992-11-13 | 1997-03-06 | Telstra Corporation Limited | A method and apparatus for estimating traffic in an asynchronous telecommunications network |
-
1991
- 1991-02-13 JP JP4268391A patent/JP2852474B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04259146A (ja) | 1992-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0499150B1 (en) | Method of and system for controlling packet-rate in communication network | |
| US6907001B1 (en) | Packet switch for switching variable length packets in the form of ATM cells | |
| JP2870569B2 (ja) | フレームリレー交換装置における輻輳処理方式および輻輳処理回路 | |
| JPH0744542B2 (ja) | 非同期転送モードにおける仮想パスの帯域割当方式 | |
| KR100258157B1 (ko) | 가상 회로의 우선 순위 제어 방법 및 그 장치 | |
| EP0973304A2 (en) | Apparatus and method for bandwidth management | |
| CA2060559A1 (en) | Congestion relieving system in a communication system | |
| US5878063A (en) | Method of detecting cell loss and exchange provided with cell loss detecting function | |
| JP2852474B2 (ja) | セルトラヒック監視装置 | |
| JP2852473B2 (ja) | セルトラヒック監視装置 | |
| JP2852471B2 (ja) | セルトラヒック監視装置 | |
| JP3074918B2 (ja) | セルトラフィック監視装置 | |
| JP2873628B2 (ja) | セルトラヒック監視方法および装置 | |
| JP2852472B2 (ja) | セルトラヒック監視装置 | |
| JP2873325B2 (ja) | セルトラヒック監視装置 | |
| JP2947430B2 (ja) | セルトラヒック監視装置 | |
| JPH04369139A (ja) | Ａｔｍトラヒック制御方式 | |
| JP2873324B2 (ja) | セルトラヒック監視装置 | |
| JP2905884B2 (ja) | セルトラヒック監視装置 | |
| JP2522233B2 (ja) | 入力トラヒック制御方法 | |
| JP3203610B2 (ja) | セル流制御装置 | |
| JP3074839B2 (ja) | セルトラヒック監視装置 | |
| JP2860347B2 (ja) | セルトラヒック監視装置 | |
| JP3636086B2 (ja) | 輻輳検出装置 | |
| JP2860348B2 (ja) | セルトラヒック監視装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071120 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081120 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091120 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |