JP2873628B2 - セルトラヒック監視方法および装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、パケット通信に利用す
る。本発明はパケット通信網の中で転送されるセル（こ
の明細書では固定長のパケットを「セル」という）のト
ラヒックを監視する技術に関する。

【０００２】本発明は、あらかじめ契約されたトラヒッ
クを越えてセルが送信されたときに、契約違反としてそ
のセルを廃棄するポリシング(Policing,警察行為）に利
用する。

【０００３】

【従来の技術】パケット通信網では、一つの中継点に一
時に多数のセルが集中的に到来すると円滑な運用ができ
なくなる。このためパケット通信網を運用する通信業者
は利用者との契約の中で、 利用者は連続するｍセル
時間内にｎ個のセルを越えてセルの送信をしないこと、
通信業者はこれに違反して送信されたセルを廃棄す
ることを利用契約の条件とすることが行われる。たとえ
ばｍ＝５、ｎ＝３とすると、連続する５セル時間内に３
セルまで送信できるが、これを越えてセルを送信すると
そのセルは廃棄されることになる。このための監視およ
び廃棄はポリシングといわれ、パケット通信網の入口で
自動的にかつ継続的に実行される。

【０００４】図３は従来例装置のブロック構成図であ
る。この回路は本願出願人から特許出願（特願平２−１
３０４６４号、本願出願時において未公開）されてい
る。上記図３に示す回路は、連続する５セル時間に３セ
ルまで送信できるが４セル以上は許されないように監視
する回路である。

【０００５】図３では端子１に被監視信号が入力する。
セル検出回路２はこの被監視信号に同期しその信号中に
有効セルがあると検出出力を送出する。遅延回路３はこ
の検出出力を入力とし、この遅延回路３はシフトレジス
タにより構成され、図外のクロック信号により１セル時
間毎に１段ずつ図の右方向にシフトされる。すなわちこ
の遅延回路３はその入力がｍセル時間後に遅延出力に送
出される。アップダウン・カウンタ４の加算入力にはセ
ル検出回路２の検出出力が入力し、その減算入力には前
記遅延回路３の遅延出力が入力する。閾値保持回路５は
契約により設定された閾値ｎを保持する。この閾値ｎと
上記アップダウン・カウンタ４の内容Ｄとを比較し、 Ｄ ＞ ｎ ならば禁止出力を端子７に送出する。この禁止出力によ
り図外の装置でそのセルは廃棄される。

【０００６】このように構成された回路ではアップダウ
ン・カウンタ４には、過去のｍセル時間に検出されたセ
ルの数が記憶されることになり、これが設定された閾値
ｎを越えると禁止出力が端子７に送出される。端子７に
禁止出力が送出されると、図外の回路で伝送路上でいま
検出されたセルは廃棄される。そのセルは廃棄されたの
であるから、遅延回路３の第一段の値は判定出力により
クリアされる。

【０００７】上の説明ではわかり易いように例えばｍが
５でｎが３としたが、実用的には例えばｍは数千であり
ｎは数個ないし数十個である。

【０００８】もっとも図３ではこのセルトラヒック監視
装置をわかり易いようにハードウエアの構成で説明した
が、実用的にはこれと同等の回路をマイクロ・プロセッ
サの中に組み込み、プログラム制御により遅延回路３お
よびアップダウン・カウンタ４に相当するメモリ領域の
内容を書き換えて実行できるように構成される。しかも
マイクロ・プロセッサ制御による構成では、一つのチャ
ネルだけでなく、複数のチャネルもしくはバーチャルパ
ス（仮想のパス）について一つのプロセッサを共通に利
用してこのようなセルトラヒック監視装置を構成するこ
とができる。その場合には、時分割多重された多数のセ
ルについてそのバーチャルパス毎にセルのヘッダ（また
はタグ）にバーチャルパス番号（この明細書では、ＶＰ
Ｉ（Virtual Path Identifier)という）が付され、この
ＶＰＩを識別してＶＰＩ毎に監視を行う構成とすること
ができる。さらにこの場合に、そのプログラム制御用の
ソフトウエアを工夫するだけで、ＶＰＩ毎に異なる契約
条件、例えば上述のｍの値ｎの値などを個別の条件に設
定することができる。これも本願出願人の先願（特願平
２−３１９７３５号、本願出願時において未公開）で開
示した。

【０００９】

【発明が解決しようとする課題】このように多数のＶＰ
Ｉについて時分割多重された多重信号について、一つの
装置でＶＰＩ毎のセルトラヒック監視を実行すると、利
用者の回線毎にセルトラヒック監視装置を設ける必要が
なく、多重化された信号通路に一つだけまとめてセルト
ラヒック監視装置を設置すればよいのできわめて経済的
であるが、ここで発明者らは次のような問題に遭遇し
た。

【００１０】すなわち、時分割多重された信号でセルト
ラヒック監視を行うと、各回線利用者はその端末で上述
の契約条件に適合するように正しくセルを送信している
場合にも、複数の回線について時分割多重を行うと多重
化の際に信号の待ち合わせがあるから、契約条件に違反
して送信されたものとしてセルが廃棄されてしまうこと
がある。

【００１１】一般に、複数のディジタル信号の多重には
その多重回路にＦＩＦＯ（first infirst out, 先入れ
先出し）メモリをバッファ回路として用い、多数の低速
度の入力回線から短い時間に一斉にセルが入力しても、
これをバッファ回路に一時蓄積しておき、多重出力側の
高速度のクロック信号にしたがってこのバッファ回路の
内容を読み出して多重を行う。このときに個々のセルは
バッファ内で待ち合わせることが必要である。したがっ
て一つの利用者の回線についてみると、多重された信号
上では必ずしもその利用者のセル時間間隔は送信した時
間間隔になっていない。つまり、多重化された信号から
一つのＶＰＩに着目して、そのセルを検出しその発生に
ついて上述の従来例回路で説明した監視を行うと、利用
者の回線では契約条件に合致していたにもかかわらず、
監視点では合致しない場合が生じることになる。

【００１２】本発明はこの問題を解決するもので、多重
信号の段階でＶＰＩ毎にセルトラヒックの監視を行って
も、回線利用者がその端末回線で契約条件を満足するよ
うにセル送信を行っている場合には、セルが廃棄される
ことがないセルトラヒック監視装置を提供することを目
的とする。

【００１３】

【課題を解決するための手段】本発明は、被監視信号で
ある多重信号を組立てる多重回路の入力側で、あらかじ
め定められた時間間隔で発生するプローブセルをその多
重信号の中に多重させ、監視点ではその多重信号の中か
らこのプローブセルを検出し、この検出出力タイミング
に応じてｍの値を変化させることを特徴とする。

【００１４】すなわち、複数のＶＰＩの異なるセルが多
重された多重信号を被監視点として、この被監視信号の
中から識別されるＶＰＩ毎にセル数がｍセル時間内にｎ
個を越えたときにそのセルを廃棄するセルトラヒック監
視方法において、前記多重信号を組立てる多重回路の入
力側にあらかじめ定められた周期で発生するプローブセ
ルを挿入し、前記被監視点では多重信号の中から前記プ
ローブセルを検出してその検出タイミングに応じて前記
値ｍを変化させることを特徴とする。プローブセルの発
生周期あるいは間隔は必ずしも一定でなくともよい。周
期が変化する場合にもその変化の条件があらかじめ定め
られた通りであればよい。

【００１５】本発明のもう一つの観点はセルトラヒック
監視装置であって、複数のＶＰＩの異なるセルが多重さ
れた多重信号を被監視信号として、この多重信号を入力
とするＶＰＩ識別回路を備え、このＶＰＩ識別回路で識
別されたセル数がｍセル時間内にｎ個を越えたときにそ
のセルを廃棄するための判定出力を送出する手段をＶＰ
Ｉ毎に備えたセルトラヒック監視装置において、前記多
重信号の中のプローブセルを検出するプローブセル検出
回路を備え、このプローブセル検出回路の検出出力タイ
ミングにしたがって前記値ｍを変化させる手段を備えた
ことを特徴とする。

【００１６】

【作用】いま利用者との契約条件が、ｍセル時間にｎセ
ルを越えないという契約条件であるとき、複数のＶＰＩ
について多重する多重回路で待ち合わせが生じて、監視
点では契約条件を満足しなくなったとする。多重回路の
入力側に一定周期のプローブセルを挿入すると、多重信
号の中ではこのプローブセルは待ち合わせの時間の長短
にしたがって偏在することになる。多重信号の中からこ
のプローブセルを検出しその検出タイミングにしたがっ
てｍの値を変化させてポリシングを行う。

【００１７】プローブセルの検出タイミングが長くなれ
ばｍの値を大きくする。プローブセルの検出タイミング
が短くなればｍの値を小さくする。ｍの値はプローブセ
ルの検出タイミングに比例させることが最も合理的であ
る。

【００１８】

【実施例】図１は本発明実施例の全体ブロック構成図で
ある。多重回路51には、コンピュータ用のディジタル信
号52、電話用のディジタル信号53、あるいは画像用のデ
ィジタル信号54、その他のディジタル信号が入力し、バ
ッファ回路56のいったん蓄積されて待ち合わせが行わ
れ、伝送路57に同期するクロック信号で読み出されて伝
送路57に多重信号として送信される。この多重回路51の
入力側、すなわちバッファ回路56の入力側にプローブセ
ルを一定周期で発生するプローブセル発生回路55を接続
して、この出力プローブセルを上記各ディジタル信号と
ともに多重して伝送路57に送信する。

【００１９】監視点にはセルトラヒック監視装置58が接
続されて、ここで上記のようなポリシングが行われる。
すなわちそれぞれのディジタル信号に応じた契約条件に
したがって、ｍセル時間にｎセルを越えて送信されたセ
ルは廃棄される。ポリシングが行われた信号は交換機59
に入力されて網内に中継転送される。

【００２０】このセルトラヒック監視装置58では、上記
プローブセルをその被監視信号である多重信号の中から
検出し、その検出タイミングにしたがって上記契約条件
で設定されたｍを変化させてポリシングを実行する。

【００２１】図２はこのセルトラヒック監視装置の一実
施例である。端子11には被監視信号である多重信号が入
力する。この信号の通路には廃棄制御回路20が挿入さ
れ、契約条件に違反したセルはここで廃棄され、端子21
に送出される。

【００２２】図２でＡＡで示す線より下の部分は上記従
来例で説明した回路と同等の回路である。すなわち、当
該ＶＰＩのセル毎に、ｍセル時間内にＶＰＩ識別回路12
で識別されたセル数をカウンタ14に累積計数する。一方
閾値保持回路15には閾値ｎが保持され、比較判定回路16
ではこのカウンタ14の内容Ｄと閾値ｎとが比較され、Ｄ
＞ｎであれば廃棄すべき違反セルとして比較判定回路16
から廃棄制御回路20に判定出力が送信される。

【００２３】ここで、本発明の回路は被監視信号である
多重信号の中からプローブセルを検出するプローブセル
検出回路24を設け、この検出タイミングｍｐにしたがっ
てタイミング発生回路25で例えば１プローブセルを検出
するごと（ｍｐ）にリセット信号を発生する。このリセ
ット信号によりカウンタ制御回路13はカウンタ14の内容
をリセットする。すなわち従来装置ではｍ毎に計数して
いたＶＰＩ識別回路12の出力をプローブセル検出回路24
の検出タイミングにしたがって延長した時間内で累積計
数することになる。

【００２４】この図２に示す回路は、一つのマイクロプ
ロセッサおよびそれに接続されたメモリを用い、プログ
ラム制御により実現することができる。その場合には複
数のＶＰＩについて一つの装置を共通に利用して、個々
のＶＰＩについて時分割的に制御することができる。

【００２５】さらに、プローブセル検出回路の検出タイ
ミングｍｐにしたがってリセットする制御以外にも、こ
の検出タイミングを利用するさまざまな制御を行うこと
ができる。その一例は、ｍの変化幅に上限値を設ける方
法である。ｍの変化幅は多重回路のバッファ回路のサイ
ズを越えて変動することはないから、この変化幅に上限
値を設けることは合理的である。さらにその一般例は、
ｍｐの関数ｆ（ｍｐ）に比例する制御を行うことであ
る。また、プローブセル検出回路の検出出力ひとつずつ
に応じてｍを変化させるのではなく、長時間にわたりプ
ローブセル検出回路の検出出力を平均化して利用するこ
ともできる。もっともきわめて長い時間については、プ
ローブセル検出回路の検出タイミングの平均値は一定値
に収束する。

【００２６】

【発明の効果】以上説明したように、本発明によれば、
セルが多重された後の多重信号通路でＶＰＩ毎に個別の
セルトラヒック監視を行っても、多重のための待ち合わ
せにより監視点のセル配列が送信点の時間配列と違って
いる場合にも、これを契約条件違反として廃棄するよう
な誤った制御を行うことはなくなる。

【００２７】本発明により、セルトラヒック監視装置を
多数のＶＰＩについて共通化し、多重信号通路で監視を
実行することができるようになるから、装置を各端末毎
に個別に設ける場合にくらべて著しく経済化される。

【００２８】本発明の方法は、プローブセルを挿入する
分だて伝送容量が小さくなるが、プローブセルの率を小
さくすればこれは問題でなくなる。むしろ本発明の方法
は、待ち合わせが多重回路だけでなく、蓄積交換その他
でも待ち合わせが生じる場合など、信号が複数の待ち合
わせを経由しているような場合にも、現実的な制御が可
能である利点がある。

【図面の簡単な説明】

【図１】 本発明実施例の全体構成を示すブロック構成
図。

【図２】 本発明一実施例装置のブロック構成図。

【図３】 従来例装置のブロック構成図。

【符号の説明】

11 被監視信号が入力する端子 12 ＶＰＩ識別回路 13 カウンタ制御回路 14 カウンタ 15 閾値保持回路 16 比較判定回路 17 レジスタ 20 廃棄制御回路 21 多重信号が出力する端子 24 プローブセル検出回路 25 タイミング発生回路

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−89744（ＪＰ，Ａ) 特開 平４−138743（ＪＰ，Ａ) 特開 平４−25255（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04L 12/28 H04L 12/56

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 複数のバーチャルパス番号（以下ＶＰＩ
   （Virtual Path Identifier)という）の異なるセルが多
   重された多重信号を被監視信号として、この多重信号を
   入力とするＶＰＩ識別回路を備え、このＶＰＩ識別回路
   で識別されたセル数がｍセル時間内にｎ個を越えた
   （ｍ、ｎは自然数であり、ｍ＞ｎ）ときにそのセルを廃
   棄するための判定出力を送出する手段をＶＰＩ毎に備え
   た セルトラヒック監視装置において、前記多重信号の中の
   プローブセルを検出するプローブセル検出回路を備え、
   このプローブセル検出回路の検出出力タイミングにした
   がって前記値ｍを変化させる手段を備えたことを特徴と
   するセルトラヒック監視装置。
2. 【請求項２】 複数のＶＰＩの異なるセルが多重された
   多重信号を被監視点として、この被監視信号の中から識
   別されるＶＰＩ毎にセル数がｍセル時間内にｎ個を越え
   たときにそのセルを廃棄するセルトラヒック監視方法に
   おいて、前記多重信号を組立てる多重回路の入力側にあ
   らかじめ定められた周期で発生するプローブセルを挿入
   し、前記被監視点では多重信号の中から前記プローブセ
   ルを検出してその検出タイミングに応じて前記値ｍを変
   化させることを特徴とするセルトラヒック監視方法。