JPH0290834A

JPH0290834A - Ａｔｍ通話路装置及びａｔｍ回線終端装置

Info

Publication number: JPH0290834A
Application number: JP63241098A
Authority: JP
Inventors: Yutaka Torii; 鳥居　豊; Yoshito Sakurai; 櫻井　義人; Makoto Mori; 誠森; Shinobu Gohara; 郷原　忍; Kaneichi Otsuki; 大槻　兼市
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-09-28
Filing date: 1988-09-28
Publication date: 1990-03-30

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、交換機の通話路構成に係り、特に、固定長パ
ケットを用い時分割多重通信情報を交換する。いわゆる
Ａ　Ｔ　Ｍ　（ＡｓｙｎｃｈｒｏｎｏｕｓＴｒａｎｓｆ
ｅｒＭｏｄｅ：非同期転送モード）交換システムの通話
路に好適な通話路構成に関する。

〔従来の技術〕

従来用いられている交換機の通話路の代表的なものは、
ディジタル時分割通話路であり、その構成と動作概要は
、例えば電子通信学会発行の書籍「ディジタル交換方式
」　（昭和６１年３月１５日初版発行）Ｐ−９５に説明
されている。

ディジタル時分割通話路は、回線交換方式に適した通話
路であり、通話路メモリ、制御メモリ、及び空間分割ス
イッチ等で構成されている。

交換機の制御部は、制御メモリに交換情報を書き込み１
時分割多重された通信情報は、その多重された一鵠位（
タイムスロット）毎に、制御メモリをアクセスして、接
続されるべき宛先を知り。

交換接続動作が行われる。

〔発明が解決しようとする課題〕 −に記ディジタル時分割通話路は、基本的に回線交換を
行うため、将来需要が増大すると思われる種々の速度を
持つ通信や、種々の性質を持つマルチメディアには必ず
しも適さない。一方１、−れらに比較的柔軟に対応でき
ろと思われるパケット交換方式も、現在の方式では、−
ヒ記種々の速度を持つ通信、特に高速広帯域通信への対
応が鍵がしい。

このような背景から、新たな交換方式として、ＡＴＭと
呼ばれる方式が研究されている。Ａ　Ｔ　Ｍは、セルと
呼ばれる固定長パケットを単位として通信情報、呼処理
信号など全ての情報を扱うところに特徴がある。Ａ　Ｔ
　Ｍ交換システムの実現には、その通話路構成の具体化
検討が必要である。スイッチ機能に限定すれば、いくつ
かの具体案が提案されているが、ＡＴＭ通話路として必
要なその他の機能、例えば、セルの位相同期、ラベル変
換、セル流量制御等の機能をどのように具体化すれば、
実現性のある通話路構成が構築できるのが、という問題
が未解決である。

本発明の目的は、上記未解決の諸問題をＭ決し。

Ａ　Ｔ　Ｍ交換システムを効率的かつ経済的に実現する
通話路構成を提示することにある。

［課題を解決するための手段］一ヒ記目的は、ＡＴＭ通話路を複数の機能ブロックに分
割し、それらを組み合わせる！芥で達成される。即ち、
固定長パケットのルーティング（宛先出回線への振り分
け）機能と論理的な多重機能のみをスイッチ部に受は持
たせ、その他の機能のうち、回線対応に必要な機能（例
えば、位相同期機能、流量制御機能）をまとめて回線対
応部とし、回線共通に設けても処理が可能であり、かつ
、金物が共用できるものを回線共通部とする。

更に、この機能分割に当っては、それらの機能がシステ
ムとしての処理階層（プロトコルレイヤ）上のどこに位
置するかを分析し、それぞれの分割と階層構造の対応を
整合させ、機能的な切れを良くし、各機能ブロックの独
立性を高め、かつ、各ブロック間の連絡を簡（株化する
ことにより、実現性を高めた。

更に、上記回線対応部において、位相同期回路は、複数
の周波数を用いて動作できるようにし、位相同期機能と
固定長パケットの速度変換機能を併合した。また、同じ
く上記回線対応部において、流量制御のための制御情報
を、該パケットのヘッダ変換テーブル（ラベル変換テー
ブル）に共存できる構成とした。

［作　用］回線対応部は、伝送路を物理的に終端するとともに、固
定長パケット（セルと称する）のヘッダ部の情報にかか
わる処理（ＡＴＭ終端）を行う。

また、セルの時間的位置を各回線で合わせるための位相
同期を行う。さらに、加入者端末から申告された以上の
負荷がかかることを避けるための、流量制御を行う。

回線共通部は、呼制御信号の処理、及び、呼処理を行う
。

スイッチ部は、セルの多重、交換を行う。

〔実施例〕

第１図に本発明の通話路装置の実施例を示す。

通話路装置全体は、ｎ個のＡ　Ｔ　Ｍ回ｌ；Ａ終端装置
１０１〜Ｉｏｎ、スイッチ部１１０．信号処理部１２ｏ
、制御機構部１３０から成る。

ＡＴＭ回線終端装置１０１〜Ｉｏｎは回線対応に設ける
。スイッチ部１１０は、複数（第１図ではｎ＋１本）の
入回線と複数（同じくｎ＋１本）の出回線を持つ。各入
回線はそれぞれ対応するＡＴＭ回線終端装置に接続され
、各出回線も同様に、それぞれＡＴＭ回線終端装置に接
続される。但し、入回線のうち少なくとも１本、及び、
出回線のうちの少なくとも１本は信号処理部１２０に接
続される。信号処理部１２０と制御機構部１３０は相互
に接続される。

Ａ　Ｔ　Ｍ回線終端装置（例えば１０１）は、伝送路１
４０とスイッチの入回線１５０．及び、出回線１−６０
と伝送路１７０とのインタフェースを行う。その詳細は
後述するが、主要機能は、伝送路終端、セル位相同期、
セル流量制御、ラベル変換である。

スイッチ部１１０は、ある入回線から、ある出回線へと
通信情報を交換接続するスイッチである。

入回線、出回線上では、通信情報は第９図（ａ）または
（ｂ）に示すセルと呼ばれる固定長パケットの形態で扱
われる。スイッチ部１１０は、セルのヘッダ部に含まれ
る、呼識別番号である論理チャネル番１ｖｃＮもしくは
ルーティングヘッダの情報をもとに、ハードウェアロジ
ックで動作する、いわゆる自己ルーティングスイッチで
ある。機能としては、セルのルーティングと論理多重を
行う。

自己ルーティングスイッチの構成は、例えば、バンヤン
網を用いたものや、メモリスイッヂを用いたものがあり
、公知の回路で実現できるので特に具体的には述べない
。収容回線数が多いときには、第１１図に示すような多
段構成をとることも考えられる。スイッチ部は、基本的
には、どの入回線から入ったセルでも、どの出回線へ出
て行ける構造となって入れば良い。

信号処理部１２０は、伝送路から送られてくるセルのう
ち、呼処理信号を運ぶ信号用セルを処理する部分であり
、主要機能は信号用セル分解・組立、信号の速度整合、
誤り制御、フロー制御である。

制御機構部１３０は、主に呼処理機能を受は持つ。この
機能ブロックの機能は、従来の交換機の通話路のものと
、基本的には同様である。

信号処理部１２０及び制御機構部１３０につぃては、制
御用計算機、論理回路等の組み合せで実現でき、特に特
殊な実現技術を要さないので、詳細説明は省略する。

以上に説明したように、本発明の通話路構成の一実施例
は、４つの機能ブロックにより構成される。以下に、本
構成の最も特徴的な機能ブロックである、ＡＴＭ回線終
端装置について詳しく述べる。

第２図は、本発明によるＡＴＭ回線終端装置の構成図で
ある。第２図において、２０１は、伝送路とスイッチの
物理的なインタフェースをとる回線終端回路であり、２
０２は各回線異なる位相で入力して来るセルを、セル単
位で位相合わせを行うセル位相同期回路であり、２０３
は、入力して来るセルの交換制御情報を含むヘッダを検
出するヘッダ検出回路であり、２０４は、交換制御情報
及び流量制御情報を各呼識別番号論理チャネル毎に一括
して記憶する情報テーブルであり、２０５は、入力セル
を各呼識別番号毎に流量を測定し。

予め設定された規定値を超えないかどうかおを監視する
流量モニタ回路であり、２０６は、上記セルのヘッダを
情報テーブル２０４及び流量モニタ回路２０５からの情
報に基づいて書き替えるヘッダ変換回路である。

以下本回路の説明をする。伝送路からの信号は、回線終
端回路２０１に入力され、クロック抽出、フレーム検出
、ビット位相同期等の物理的な終端が行われ、情報スト
リームとしてセル位相同期回路２０２へ入力される。セ
ル位相同期回路２０２では、各回線異なる位相で入力し
て来るセルの位相を検出し、セル毎に位相同期を行う。

そして位相同期の取られたセルは、ヘッダ検出回路２０
３で、ヘッダ情報が読み込まれる。そのヘッダ情報は、
情報テーブル２０４に入力され、ヘッダに含まれる呼識
別番号を基に、それに関連する交換情報、流量制御情報
が引き出され、流量モニタ２０５、ヘッダ変換回路２０
６に入力される。流量モニタ２０５は、入力セルを各呼
識別番号毎に入力セルの流量を計数する。そして、その
流量が予め定められた値を超えたならば、流量超過した
ことをヘッダ変換回路２０６に通知する・ヘッダ変換回
路は、情報テーブル２０４、及び流量モニタ回路２０５
からの情報に基づき、呼識別番号の付は替え、流量超過
セルの表示等のヘッダ変換を一括して行う。

以下ＡＴＭ終端装置の各部のについて実施例を上げて詳
しく説明する。

第３図は第２図におけるセル位相同期回路２０２の回線
終端回路２０１からヘッダ検出回路２０３へ伝送情報を
送出する部分の一実施例を示したものである。第３図に
おいて、３０１は、情報ストリーム中の伝送制御情報を
運ぶオーバーヘッドによりセルの区切りを検出するオー
バーヘッド処理回路であり、３０２はオーバーヘッド処
理部の情報に基づきセルの先頭を示すセル先頭信号とセ
ルの到着期間に対応する書き込みクロック制御信号を出
力するセル周期発生回路であり、３０３は１セル記憶可
能な容量を持つ３個のバッファと入力信号をその３個の
バッファに振り分、けるデマルチプレクサ（ＤＭＵＸ）
と、上記３個のバッファの一つの出力を選択するセレク
タ（Ｓ　Ｅ　Ｌ）により構成されるセル同期バッファ部
であり、３０４はセル同期回路２０２からのセル先頭信
号に基づき１セルバツフアに書き込む毎に書込み用バッ
ファを順に切り替える書き込み制御回路であり、３０５
は、＠記３個のバッファのそれぞれの書き込み状態を記
憶するレジスタをバッファ毎に持つ読み出し待ちフラグ
レジスタであり、３０６は、読み出し待ちフラグレジス
タの出力をラッチするフリップフロップであり、３０７
はフリップフロップ３０６のラッチされた値に基づき読
み出しバッファを決定し、読み出しバッファを切替える
読み出し制御回路であり、３０８は、バッファからセル
を読み出す周期を示す読み出し周期信号を発生する読み
出し周期発生回路であり、３０９は、システムクロック
と、読み出し周期発生回路３０８の出力によりバッファ
読み出しクロックを作成するバッファ読み出しクロック
作成回路であり、３１０は入力信号クロックから書き込
みクロックを作成する読み出しクロック作成回路であり
、３１１は読み出しフラグレジスタ３０５のリセットａ
ｔ号を制御するゲートである。以下本回路の動作を説明
する。なお読み出しクロックと書き込みクロックの周波
数は前記オーバーヘッドと後述するルーティングヘッダ
を伝送するのに必要とされるビットレイトの差に相当す
る周波数だけ異なる。

本回路へ入力する信号は第１２図の入力情報ストリーム
に示される様に周期的に配置されるオーバーヘッドによ
るフレーム構造内にセルが配置されている。この図に示
されている様に、そのオーバーヘッドのためにセルが途
中で分断される場合がある。それを１フレームで見ると
第１０図に示される構造をとる。１フレームは１０バイ
トのオーバーヘッドと、オーバーヘッド間に２７０バイ
トのセルが入る領域により、オーバヘッドの９周期で構
成されている。一方各セルとフレームの位置関係は、オ
ーバーヘッド中にポインタ情報として含まれている。オ
ーバーヘッド処理回路３０１は、そのポインタ情報を見
ることによりフレームとセルの位置関係を検出し、その
情報をセル周期発生回路３０４に送出する。セル周期発
生回路３０２は、オーバーヘッド処理回路３０１の出力
によりセルの発生周期信号と、書き込みクロック制御信
号を作成する。書き込みタロツク制御信号によりアンド
ゲート３１０が制御され、書込みクロックがセルの到着
期間だけ出力される。一方セル周期発生部から出力され
るセル周期信号により書込み制御回路３０４は、書込み
バッファを順番に切り替える。セル同期バッファ３０３
は、書込みクロックに従い情報ストリーム中のセルの部
分のみを１セルづつバッファに書込む。読み出し待ちフ
ラグレジスタ３０５はセル書込み終了する毎に該当する
レジスタがセットされる。

次はセル同期バッファからセルを読み出す場合、読み出
し待ちフラグレジスタの値を、読み出し周期信号により
フリップフロップ３０６でランチし、その結果を読み出
し制御回路３０７に入力し、読み出しバッファを決定す
る。その結果をセル送出タイミングに合わせて、セル同
期バッファに送出することにより、バッファからの読み
出しを可能とする。

なお読み出しクロック作成回路３０９は、セルの先頭２
バイトは、クロックを停止するように動作シ７．スギ５
ｔチ内の交換制御情報となるルーティングヘッダの領域
をセル毎に確保する。

上記読出し時、セル同期バッファ内にセルの書き込みが
終了しているバッファがない場合読み出し制御回路３０
７は、セル同期バッファ３０３を制御しセルと同一長の
空き領域を送出する。またアントゲート３１１を制御し
て読み出し待ちフラグレジスタのリセットを行わないよ
うにする。

次に本回路の動作を第１２図のタイムチャートを用いて
説明する。入力情報ストリーム中のオーバーヘッドが到
着するとセル周期発生回路３０２からオーバーヘッド周
期信号が出力され、アントゲｌ−３１０により書き込み
クロックが停止する。

そのため入力情報ストリーム中のセルの部分のみ選択的
にセル同期バッファ３０３に書き込む。またセル周１１
１１発′Ｌ回路３０２からセル先頭信号がセルの区切り
の直前で出力されそれにより書き込み制御回路３０４が
セル同期バッファを切替える。

また同時に書き込み終了したバッファを読み出し待ちフ
ラグレジスタ内の対応するレジスタをセットすることに
より記憶する。次に、読み出し周期発生回路３０８から
出力される読み出し周期信号の立上りで、読み出しフラ
グレジスタの出力がフリップフロップ３０Ｇでラッチさ
れる。そしてその立下がりで読み出し制御回路３０７が
次に読み出すバッファを選択し、セル同期バッファ内の
セレクタを切替える。それと同時に次に読み出すバッフ
ァに対応する。読み出しフラグレジスタ内のレジスタを
リセットする。読み出しバッファが切替えられてから２
バイト送出する期間は読み出しクロック作成回路３０９
からは読み出しクロックが出力されず、その間がルーテ
ィングヘッダ領域となる。ルーティングヘッダ領域後、
読し出しに選択されたバッファから】セル連続して読み
出される。

本図に示されている様に本実施例のセル同期回路は、各
回線上のセル同期を行うと同時に入力情報ストーリーム
からオーバーヘッド領域を取り除き、また同時にルーテ
ィングヘッダ領域を確保する機能を持つ。

次はスイッチから回線終端回路へ伝送情報を送出するセ
ル位相同期回路２０２の部分の一実施例を第４図により
説明する。第４図において４０１は１セル記憶可能な３
個のバッファとスイッチからのセルを各バッファに振り
分けるデマルチプレクサ（ＤＥＭＵＸ）と、前記３個の
バッファ及びオーバーヘッド発生回路の出力を選択する
選択回路（Ｓ　Ｅ　Ｌ）より構成されるセル同期バッフ
ァであり、４０２はスイッチからのセル先頭信号により
書き込みバッファの切り替えを行う書き込み制御回路で
あり、４０３は前記セル同期バッファ４０１の３個のバ
ッファに対応したレジスタを持ち、書き込み終了時セッ
トされ、読みだし時リセットされる読みだし待ちフラグ
レジスタであり、４０４は、読みだし待ちフラグレジス
タの出力をラッチするフリップフロップであり、４０５
はフリップフロップ４０４にラッチされた値に基づき読
み出しバッファを決定すること並びにオーバーヘッド周
期にはオーバーヘッド発生回路に出力を切り替える読み
出し制御回路であり、４０７は出力セルの読み出し周期
信号と、出力オーバーヘッド領域を示すオーバーヘッド
周期信号を出力する読み出し周期発生回路であり、４０
８はセルに付与されているルーティングヘッダ領域を除
く期間書き込みクロックを出力する書き込みクロック発
生回路であり、４０９は読み出し制御回路４０５の出力
により書き込み終了バッファがなければ、読み出し待ち
バッファレジスタのリセット実行を停止させるアンドゲ
ートである。

以下本回路の動作を説明する。スイッチより入力して来
るセルは第９図（ｂ）に示されている様にルーティング
ヘッダが付与されているので、その間書き込みクロック
発生回路４０６がクロックを停止することによりセルの
みをバッファに書き込む。またセル先頭信号により１セ
ル書込む毎に書み込みバッファが切り替えられる。また
同時に読み出し待ちフラグレジスタ内の該当するレジメ
タをセットする。

次にセル同期バッファからセルを読み出す場合、読み出
しフラグレジスタ４０３の値を、読み出し周期信号によ
りフリップフロップ４０４でラッチし、その結果を読み
出しバッファ選択回路４０５に入力し、読み出しバッフ
ァを決定する。その結果をセル読み出しタイミングに合
わせて、セル同期バッファに送出することにより、バッ
ファからの読み出しを可能とする。一方、読み出し周期
発生回路４０７からは周期的にオーバーヘッド領域を示
すオーバーヘッド周期信号が出力される。この信号が読
み出し制御回路４０５に入力され、ると読み出し制御回
路４０５は、セル同期バッファ４０１を制御してオーバ
ーヘッド情報を出力する。

この間、セル同期バッファ４０１からの読み出し動作は
停止する。

上記読み出し時、セル同期バッファ内にセルの擦込みが
終了しているバッファがない場合、読み出し制御回路４
０４はセル同期バッファ４０１を制御し空セルを送出す
る。またアンドゲート４０９を制御して読み出し待ちフ
ラグレジスタのリセットを行わないようにする。

次に本回路の動作第１３図のタイムチャートを用いて説
明する。スイッチからのセルストリーム中のルーティン
グヘッダが到着すると、書込みタロツクは停止するため
その間セルの書込みが行われない。またセル先頭信号に
より芹込み制御回路４０２は、セル同期バッファ４０１
を制御し、書込みバッファを切り替え次のバッファに書
込みを開始する。また同時に書込み終了したバッファを
読み出し待ちフラグレジスタ４０３内の対応するレジス
タをセットすることにより記憶する。次に、読み出し周
期発生回路４０７から出力される読み出し周期信号の立
」ニリで、読み出しフラグレジスタ４０３の出力がフリ
ップフロップ４．０４でラッチされる６そしてその立ち
下がりで読み出し制御回路４０５が次に読み出すバッフ
ァを選択し切り替える。それと同時に次に読み出すバッ
ファに対応する読み出しフラグレジスタ４０３内のレジ
スタをリセットする。一方読み出し周期発生回路からオ
ーバーヘッド周期信号が出力されると、セルの読み出し
はその間停止しセル同期バッファ４０１からはオーバー
ヘッドが出力される。

本実施例のセル位相同期回路は伝送回線上で不要となる
ルーティングヘッダを取り除くと同時に伝送回線上で必
要となるオーバーヘッドの挿入を行う。

次に流量モニタ回路の一実施例を第５図に示す。

第５図において５０１は、入力セルの個数を各呼識別番
号毎に計数値を記憶するセル計数メモリであり、５０２
は、測定開始時刻を記憶するタイマメモリであり、５０
３は、各加入者が呼設定時に予め定められた一定個数Ｎ
を送出する最低の時間を申告した値を記憶する申告値メ
モリであり、５０４は、セル計数メモリ５０１の出力値
に１加算する加算器であり、５１０は現在の時刻を出力
するタイマであり、５０５は、タイマ５１０の出力から
タイマメモリ５０２の出力を引くことにより測定時間を
計算する減算器であり、５０６はセルの到着数と一定個
数Ｎを比較し、到着数が一定個数を超えていないかを見
る比較器であり、５０７は、減算器５０５の出力である
測定時間と申告値を比較し、測定時間が申告値を超えて
いないかどうかを見る比較器であり、５０８は、比較器
５゜６の出力により、流量超過セルについて廃棄又はマ
ーク付与を指示する流量制御信号をヘッダ変換回路２０
６へ送出する違反セル処理回路であり、５０９は、セル
流量測定動作を行っている以外の間に、タイマメモリ５
０２を各呼識別番号を順にアクセスし、測定時間が申告
値を超えてないか監視するためのメモリアドレスを発生
するタイムオーバー監視回路であり、５１１は、セル計
数期間と、タイムオーバー監視期間のメモリアクセスア
ドレスを切替えるセレクタである。なお、第５図中、セ
ル計数メモリ５０１とタイマメモリ５０２と申告値メモ
リ５０３は入力セルの呼識別番号によりアクセスされる
ためＡＴＭ回線終端装置１０１〜１０ｎの各情報テーブ
ル２０４（など）に置く事が可能である。

以下本回路の動作を説明する。ＡＴＭ変換機にセルが到
着すると、ヘッダ検出回路２０３から、呼識別番号が送
られて来る。その呼識別番号をアドレスとし、セル計数
メモリ５０１、タイマメモリ５０２、申告値メモリ５０
３がアクセスされ、呼識別番号に対応する流量制御情報
が得られる。

そしてセル計数メモリ５０１からの計数値に加算回路５
０４で１が加えられ、その結果をセル計数メモリ５０１
に書き替える。一方加算された計数値は比較器５０６に
入力され、一定個数Ｎと比較される。もし計数値がＮよ
り大きい場合、流量超過情報を違反セル処理回路５０８
に通知する。違反セル処理回路５０８では、流量超過の
通知を受けると、その超過したセルを廃棄又はマーク付
与を指示する流量制御信号をヘッダ変換回路２０６に送
出する。廃棄又はマーク付与の選択は１回線のトラヒッ
ク状態により、輻轢状態の時は廃棄、回線容量に余裕が
ある場合にはマーク付与が行われる。なおマーク付与さ
れたセルは輻轢時またはそれに近い状態の時スイッチで
廃棄される。

一方セル計数動作と平行し減算器５０６では、タイマ５
１０とタイマメモリ５０２の出力値より測定時間が計算
され、それが比較器５０７で申告値と比較され、測定時
間が、申告値を超えていれば、セル計数メモリ５０１の
、入力セルの呼識別番号に対する計数値がリセットされ
、またタイマメモリ５０２に現在の時刻が書き込まれる
。これによりまた初めから測定が開始される。

次に第１４図を用いてさらに本回路の動作に説明する。

第１４図は１つの呼識別番号のセルに注目しその到着の
様子を示したものである。この場合、一定個数Ｎを４個
としている。この図に示される様に申告値（時間）間隔
でセルを計数し、−定個数である４個を超えたセルは超
過セルとする。

また申告値（時間）を超えた時点から、次の測定期間に
入り、常時セルの流量の監視を行う。

本回路は、上記動作のみの場合セルが到着しないとタイ
マメモリがアクセスされないため、タイマメモリの情報
長に制限される時間以上になると測定時間を正しく得ら
れなくなるそのため、セル計数動作を行っていない期間
に、タイムオーバー監視回路によりタイマメモリ５０２
を順にアクセスし、申告値を超えていないかどうかを監
視し、超えていれば、タイマメモリ５０１をリセットし
、タイマメモリ５０２を現在の時刻に書き替え次の測定
期間に入る。

本実施例によれば、セル計数メモリ５０１、タイマメモ
リ５０２、申告値メモリ５０３がＡＴＭ回線終端装置１
０１〜Ｉｏｎの情報テーブル２０４（など）に置く事が
可能となるためハード量が小さく出来る。また本実施例
の様に各呼識別番号に対し一定個数Ｎを基準として流量
を測定するため最大速度を測定する際、呼の速度に依ら
ず正確な測定が可能である。

次に流量モニタ回路２０５のもう一つの実施例を第６図
に示す。第６図において６０１は、入力セルの個数を各
呼識別番号毎に計数値を記憶するセル計数メモリであり
、６０２は、測定開始時刻を記憶するタイマメモリであ
り、６０３は、各加入者が呼設定時に予め定められた一
定時間Ｔの間に送出する最大のセル数を申告した値を記
憶する申告値メモリであり、６０４は、セル計数メモリ
５０１に１加算する加算器であり、６１０は現在の時刻
を出力するタイマであり、６０５は、タイマ６１０の出
力からタイマメモリ６０２の出力を引くことにより測定
時間を計算する減算器であり、６０６はセルの到着数と
申告値を比較し、到着数が申告値を超えていないかを見
る比較器であり、６０７は、減算器６０５の出力である
測定時間と一定時間Ｔを比較し、測定時間が申告値を超
えていないかどうかを見る比較器であり、６０８は、比
較器６０６の出力により、流量超過セルについて廃棄又
はマーク付与を指示する流量制御信号をヘッダ変換回路
２０６送出する違反セル処理回路であり、６ｏ９は、セ
ル流駄測定動作を行っている以外の間に、タイマメモリ
６０２を各呼識別番号を順にアクセスし、測定時間が申
告値を超えてないか監視するためのメモリアドレスを発
生するタイムオーバー監視回路であり、６１１は、セル
計数期間と、タイムオーバー監視期間のメモリアクセス
アドレスを切替えるセレクタである。なお、第６図中、
セル計数メモリ６０１とタイマメモリ６０２と申告値メ
モリ６０３は入力セルの呼識別番号によりアクセスされ
るためＡＴＭ回線終端装置１０１〜１０ｎの各情報テー
ブル２０４（など）に背くことが可能である。

以下本回路の動作を説明する。ＡＴＭ変換機にセルが到
着すると、ヘッダ検出回路２０３から、呼識別番号が送
られて来る。その呼識別番号をアドレスとし、セル計数
メモリ６０１、タイマメモリ６０２、申告値メモリ６０
３がアクセスされ、呼識別番号に対応する流量制御情報
が得られる。

そしてセル計数メモリ６０１からの計数値に加算回路６
０４で１が加えられ、その結果をセル計数メモリ６０１
に書き替える。一方加算された計数値は比較器６０６に
入力され、申告値と比較される。もし計数値が申告値よ
り大きい場合、流量超過情報を違反セル処理回路６０８
に送出する。違反セル処理回路６０８では、流量超過の
通知を受けると、その超過したセルを廃棄又はマーク付
与を指示する流量制御信号をヘッダ変換回路２０６に送
出する。廃棄又はマーク付与の選択は、回線のトラヒッ
ク状態により、輻轢状態の時は廃棄、回線容量に余裕が
ある場合にはマーク付与が行われる。

一方セル計数動作と平行し減算器６０６では、タイマ６
１０とタイマメモリ６０２の出力値より測定時間が計算
され、それが比較器６０７で一定時間Ｔと比較され、測
定時間が、一定時間を超えていれば、セル計数メモリ６
０１は、入力セルの呼識別番号に対する計数値がリセッ
トされ、またタイマメモリに現在の時刻が書き込まれる
。これによりまた初めから測定が開始される。

次に第１５図を用いてさらに本回路の動作を説明する。

第１５図は１つの呼識別番号のセルに注目しその到着の
様子を示したものである。この場合、申告値を４個とし
ている。この図に示される様に一定時間間隔でセルを計
数し、申告値である４個を超えたセルは超過セルとする
。また一定時間を超えた時点から、次の測定期間に入り
、常時セルの流量の監視を行う。

本回路は、上記動作のみの場合セルが到着しないとタイ
マメモリがアクセスされないため、タイマメモリの情報
長に制限される時間以上になるとｉｆｌ’ｌ定時間を正
しく得られなくなるそのため、セル計数動作を行ってい
ない期間に、タイムオーバー監視回路によりタイマメモ
リ６０２を順にアクセスし、一定時間Ｔを超えていない
かどうかを監視し、超えていれば、タイマメモリ６０１
をリセットし、タイマメモリ６０２を現在の時刻に書き
替え次の測定期間に入る。

本実施例によれば、セル計数メモリ６０１．タイマメモ
リ６０２．申告値メモリ６０３がＡＴＭ回線終端装置１
０１〜Ｉｏｎの情報テーブル２０４（など）に置く事が
可能となるためハード量が小さく出来る。また本実施例
の様に各呼識別番号に対し一定時間を基準として流量を
測定すると、平均速度等測定時間が長い場合、呼の速度
に依らずセル計数メモリ６０１及びタイマメモリ６０２
の上限が定まるという利点がある。

次に、ヘッダ変換回路２０６の一実施例を第７図に示す
。第７図において、７０１は、ルーティング情報、新呼
識別番号を所定のタイミングで挿入するためのセレクタ
であり、７０２は、セルの識別番号をｒｚ　ＯＩＩとす
ることでそのセルを廃棄するためのアンドゲートであり
、７０４は、セルのヘッダ中のマークピットをＩｔ　Ｉ
　ＩＩとすることによりマーク付与制御するアンドケー
トであり、７゜５は、オアゲートであり、７０６は信号
の再生を行うためのフリップフロップである。以下本回
路の動作説明を行う。ＡＴＭ回線終端装置１０１〜Ｉｏ
ｎからスイッチへセルを送出する際は、第９図（ｂ）に
示されるフォーマットで行われる。従ってヘッダ変換回
路では、まずセルの先頭に付与されている２バイトのル
ーティングヘッダ領域に、情報テーブル２０４からのセ
ルの呼識別番号に対応するルーティングヘッダ情報をタ
イミグ作成回路７０３がセレクタ７０１を制御し、挿入
する。

次に、同じく情報テーブルからの呼識別番号をセル中の
所定の位置に、入力時の呼識別番号に替えて挿入する。

この際、流量モニタ回路２０５から、セル廃棄の流量制
御信号が入力されている場合は、アントゲート７０２に
より呼識別番号は４１０１＋となり、そのセルはスイッ
チで廃棄されることになる。

次に流量モニタ回路２０５からのマークの付与の流量制
御信号が入力している場合、タイミング作成回路からの
制御信号により、第９図（ｂ）に示されるマークピット
に′１″′が挿入される。以上のヘッダ変換処理が終っ
たセルは、フリップフロップで信号再生を行うことによ
り正確な位相で自己ルーティングスイッチ１１０に人力
される。

本実施例によると、ルーティングヘッダの挿入、呼識別
番号の書き替え、マーク付与が、同時に実行出来、ハー
ド量及びセルの遅延を小さく出来る。

最後に情報テーブル２０４を第８図を用いて説明する。

第８図は情報テーブル２０４に記憶される情＋）４例と
記憶形式を示す図である１本実施例の場合、入力の呼識
別番号をアドレスとしてヘッダ変換胛」路２０６でセル
にイ；１与されるｉＢ力の呼識５１１番号及び、流量モ
ニタ回路２０５Ｔ：″用いら才１．る申告値、セル計数
値、タイマ値及び違反セル数が記憶されている。このよ
うに各呼識別番号毎に一括して情報を記憶することによ
りハード量を少なくできる。

〔発明の効果〕

本発明によれば、ルーティングのためのヘッダ部と、情
報部から成る、固定長パケット（セル）を用いて通信情
報を交換する、ＡＴＭ交換機の通話路が、経済的、効率
的に実現できる。機能ブロック構成は、システムの処理
階層（プロトコルＬツイヤ）と整合性が高く、従−〕で
、各フロックの独立性が強く、ブロック間の接続がｆｌ
−Ｉｆｆである。

方、ブロック内では、複数の機能が同一・の合物を共用
でき、効率的、経済的な構成とすることができる。

【図面の簡単な説明】

第１図は、本発明による通話路装置の構成図、第２図は
、第１図におけるＡ　Ｔ　Ｍ回線終端装置の構成図、第
３図は、第２図におけるセル位相同期回路の一実施例を
示すｆ＋Ｗ　ｒＭ　Ｅ’ＵＪ、第４図は、第２図におけ
るセル同期回路の他の実施例を示す構成図、第５図は、
第２図における流量モニタ回路の一実施例を示す構成図
、第６図は、第２図における流量モニタ回路の他の実施
例を示す図、第７図は、第２図におけるヘッダ変換回路
の一実施例を示す構成図、第８図は、第２図における情
報テーブルを説明する図、第９図は、第２図におけるセ
ル位相同期回路の入出力信号を示す図、第１０図は、第
２図におけるセル位相同期回路の入力信号を説明する図
、第１１図は、第１図におけるスイッチ部の構成例を示
す図、第１２図は、第３図のセル位相同期回路の動作を
説明するタイムチャート、第１３図は、第４図のセル位
相同期回路の動作を説明するタイムチャート図、第１４
図は、第５図の流量モニタ回路の動作を説明する図、第
１５図は、第６図の流量モニタ回路の動作を説明する図
である。１０１〜１０　ｎ　＝Ａ　ＴＭ＠Ｍ＝終端装置。１１０・・・スイッチ部、１２０・・・（ｉ号処理部、
１３０・・制御機構部、２０１・・・回線終端回路、２
０２・セル位相同期回路、２０３・・・ヘッダ検出回路、２０４・・情報テーブル、２０５・・・流量モニタ回路。２０６・・・ヘッダ変換回路、３０１・・・オーバヘッド処理回路、３０２・・セル周期発生回路、３０３．４０１・・・セル同期バッファ、３０４．４０
２・・・書き込み制御回路、３０５．４０３・・・読み
出し待ちフラグレジスタ、３０６．４０４，７０６・・
・フリップフロップ、３０７．４０５・・・読み出し制
御回路、３０８．４０７・・読み出し周期発生回路、３
０９・・・読み出しクロック作成回路、３１０．３１１
，４０９，７０２，７０４・・・アンドゲート、４０６・・書き込みクロック発生回路、５０１．６０３
−・・セル計数メモリ、５０２．６０２・・・タイマメ
モリ、５０３．６０３・・・申告値メモリ、５０４゜５０５゜５０６゜５０８゜５０９゜６０９゜５１１゜７０５・・６０４・・・加算器、５０６・・・減算器、５０７．６０５，６０６・・・比較器。６０８・・違反セル処理回路。６０９・・タイムオーバ監視回路、６１０・・・タイマ、６１１．７０１・・・セレクタ、タイミング作成回路、オアゲート。心γ）ゆう− ！　−り菖４図ど臼牛と（３）笛δ図刀９図４バイト（ａ）３２パ゛イト（ｂ）、１０図第７２図ヘーノタ纂１１図１０：スイ、・、子４Ｔ箒７３図

Claims

【特許請求の範囲】１、呼識別番号等の制御情報を含むヘッダ部と、エンド
・エンドのユーザ情報を含む情報部からなる固定長のパ
ケット（以下セルと呼ぶ）による、いわゆるＡＴＭ（Ａ
ｓｙｎｃｈｒｏｎｏｕｓＴｒａｎｓｆｅｒＭｏｄｅ）方
式の高速パケット交換機の通話路において、入出力回線
の電気、物理終端手段、該セルのデリミティングを行な
うセルデリミティング手段、各回線のセルの相互の時間
的位相を、セル単位に、予め定めた一定の関係に合せる
セル同期手段、各セルの交換動作を規定する交換制御情
報を格納する交換制御手段、各入力回線からのセルの流
量を管理するセル流量制御手段、を含むＡＴＭ回線終端
装置を各回線対応に設け、各ＡＴＭ回線終端装置と接続
され、該ＡＴＭ回線終端装置から入力される各セルのヘ
ッダ部の制御情報に基づき、任意のＡＴＭ回線終端装置
から他の任意のＡＴＭ回線終端装置へのセルの交換手段
を有する、いわゆる自己ルーティング方式のスイッチ回
路を共通に設け、上記スイッチ回路に接続され、上記セ
ルを用いて転送される、他局、または、ユーザとの間の
呼設定・解放等の呼制御信号の終端手段を有する、１つ
または複数の信号処理回路を共通に設けた事を特徴とす
るＡＴＭ通話路装置。２、通信情報を固定長パケットを用いて交換する通話路
であって、該固定長パケットは呼識別番号等を含むヘッ
ダ部と、通信情報そのものを含む情報部から成る、いわ
ゆるＡＴＭ通話路において、ヘッダ部の情報をもとにし
て情報テーブル（メモリ）を索引し、交換動作に必要な
情報を得る手段と、各回線のパケットの位相を同期させ
、同時に該パケットの速度変換を行う手段とを回線対応
に有し、かつ、パケットを入回線から出回線へルーティ
ングするスイッチ部をハードウェアのみで構成した、い
わゆる自己ルーティングスイッチであることを特徴とす
るＡＴＭ通話路装置。３、通信情報を運ぶ固定長のパケット（セル）を取り扱
い単位として交換動作を行う自己ルーティングスイッチ
を備えるＡＴＭ交換機の、伝送路と該自己ルーティング
スイッチとのインタフェース機能を有するＡＴＭ回線終
端装置において、伝送路と局内回線との電気的条件、通
信速度等の、物理的整合をとる回線終端回路と、該回線
終端回路から局内回線へ向けて出力される情報ビット列
中のセルの時間的な位相を、該ＡＴＭ交換機に収容され
る複数の回線上のおのおのでセル単位で合せるセル位相
同期回路と、該セル中に存在し、呼識別番号等を含むヘ
ッダの読み取りを行うヘッダ検出回路と、呼識別番号毎
に交換情報及び流量情報を記憶する情報テーブルと、各
呼識別番号対応に流量の測定を行い、呼設定特等に前も
って定めた規定値に対し、流量の超過を検出する流量モ
ニタ回路と、各セルのヘッダルーティング情報を付加し
たり呼識別番号を変換したりするヘッダ変換回路を備え
たことを特徴とするＡＴＭ回線終端装置。４、通信情報を運ぶ固定長のパケット（セル）を取り扱
い単位として交換動作を行う自己ルーティングスイッチ
を備えるＡＴＭ交換機の、伝送路と該自己ルーティング
スイッチとのインタフェース機能を有するＡＴＭ回線終
端装置において、伝送路と局内回線との電気的条件、通
信速度等の、物理的整合をとる回線終端回路と、該回線
終端回路から局内回線へ向けて出力される情報ビット列
中のセルの時間的な位相を、該ＡＴＭ交換機に収容され
る複数の回線上のおのおのでセル単位で合せるセル位相
同期回路であって、回線上のビット列中のセルの位置を
検出するセル位相検出回路と、分離回路を介し入回線に
接続され、選択回路を介し出回線に接続され、少なくと
も１セル分の容量を持つ複数個のバッファメモリから成
るセル同期バッファと、入力情報ビット列中のセルを取
り出し、上記セル同期バッファの複数のバッファメモリ
のうち１つを上記分離回路を制御することで順に選択し
、１セルづつ到着順に該バッファに書き込む制御を行う
書き込み制御回路と、該複数のバッファメモリの書き込
み状態を示すレジスタと、レジスタの情報に基づいて前
記選択回路を制御し、セルが格納されているバッファメ
モリの中から次に読み出すバッファメモリを選択し、シ
ステムクロックに同期して作られた、各回線共通な位相
で読み出し制御を行う読み出し制御回路を備えたことを
特徴とするセル位相同期回路。５、請求項４記載のセル位相同期回路において、該セル
同期バッファからセルを読み出す際、書き込み時とは、
速度および頻度を変えて読み出すことにより該セル位相
同期回路の出力をセルのみとするか、または、セルとセ
ルの整数倍の空領域とすることを特徴とするセル位相同
期回路。６、請求項４記載のセル位相同期回路において、該セル
同期バッファからセルを読み出す際、交換制御情報等を
挿入可能な空領域を該セルに挿入又は付加することを特
徴とするセル位相同期回路。７、請求項３記載の流量モニタ回路であって、到着した
セルを各呼識別番号毎に計数し、それを呼識別番号毎に
記憶する計数メモリと、測定開始時刻を記憶するタイマ
メモリと、現在の時刻を出力するタイマと、各呼識別番
号毎に該計数メモリの計数結果と予め設定された一定個
数との大小を比較する、その結果を流量制御信号とする
第１の比較器と、該タイマから出力される現在の時刻か
ら該タイマメモリに記憶されている測定開始時刻の差を
計算し測定時間を算出する減算器と、各呼識別番号毎に
予め設定した時間を記憶する時間設定メモリと、該減算
器の計算結果である測定時間と該設定値の大小を比較し
、測定時間が設定値を越えた場合、該計数メモリの計数
値をリセットし、現在時刻に該タイマメモリの値を書き
換える第２の比較器を備えたことを特徴とする流量モニ
タ回路。８、請求項３記載の流量モニタ回路であって、到着した
セルを各呼識別番号毎に計数し、それを呼識別番号毎に
記憶する計数メモリと、測定開始時刻を記憶するタイマ
メモリと、現在の時刻を出力するタイマと、各識別番号
毎に予め設定された到着個数を記憶する個数設定メモリ
と、各呼識別番号毎に該計数メモリの計数結果と該個数
設定メモリの設定値の大小を比較する第１の比較器と、
該タイマから出力される現在の時刻から該タイマメモリ
に記憶されている測定開始時刻の差を計算し測定時間を
算出する減算器と、該減算器の結果と予め設定された一
定時間との大小を比較し、測定時間が設定値を越えた場
合、該計数メモリの計数値をリセットし、現在時刻に該
タイマメモリの値を書き換える第２の比較器を備えたこ
とを特徴とする流量モニタ回路。９、請求項３における情報テーブルであって、請求項６
又は請求項７における計数カウントメモリ内容、タイマ
メモリ内容、及び時間設定値メモリ内容もしくは個数設
定値メモリ内容、並びに、ヘッダ情報等の交換制御情報
、及び流量制御情報を、各呼識別番号をアドレスとして
記憶することを特徴とする情報テーブル。１０、請求項３項におけるヘッダ変換回路であって、位
相同期回路からの出力と、情報テーブル及び流量モニタ
回路からの出力とを選択する選択回路と、セル中のヘッ
ダの所定の位置に、情報テーブルからの呼識別番号およ
びルーティング情報、並びに、流量モニタ回路からの流
量超過情報を挿入するために、システムクロックに同期
して作られた各回線共通な位相に基づいた選択信号を、
該選択回路に出力する切替制御回路とから構成されたこ
とを特徴とするヘッダ変換回路。