JP2882320B2 - Ａｔｍ通話路装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、交換機の通話路構成に
係り、特に、固定長パケットを用い時分割多重通信情報
を交換する、いわゆるＡＴＭ（Ａsynchronous Ｔransf
er Ｍode：非同期転送モード）交換システムの通話路
に好適な通話路構成に関する。

【０００２】

【従来の技術】従来用いられている交換機の通話路の代
表的なものは、ディジタル時分割通話路であり、その構
成と動作概要は、例えば電子通信学会発行の書籍「ディ
ジタル交換方式」（昭和６１年３月１５日初版発行）Ｐ
−９５に説明されている。

【０００３】ディジタル時分割通話路は、回線交換方式
に適した通話路であり、通話路メモリ、制御メモリ、及
び空間分割スイッチ等で構成されている。

【０００４】交換機の制御部は、制御メモリに交換情報
を書き込み、時分割多重された通信情報は、その多重さ
れた一単位（タイムスロット）毎に、制御メモリをアク
セスして、接続されるべき宛先を知り、交換接続動作が
行われる。

【０００５】

【発明が解決しようとする課題】上記ディジタル時分割
通話路は、基本的に回線交換を行うため、将来需要が増
大すると思われる種々の速度を持つ通話や、種々の性質
を持つマルチメディアには必ずしも適さない。一方、こ
れらに比較的柔軟に対応できると思われるパケット交換
方式も、現在の方式では、上記種々の速度を持つ通信、
特に高速広帯域通信への対応が難かしい。

【０００６】このような背景から、新たな交換方式とし
て、ＡＴＭと呼ばれる方式が研究されている。ＡＴＭ
は、セルと呼ばれる固定長パケットを単位として通信情
報、呼処理信号など全ての情報を扱うところに特徴があ
る。ＡＴＭ交換システムの実現には、その通話路構成の
具体化検討が必要である。スイッチ機能に限定すれば、
いくつかの具体案が提案されているが、ＡＴＭ通話路と
して必要なその他の機能、例えば、セルの位相同期、ラ
ベル変換、セル流量制御等の機能をどのように具体化す
れば、実現性のある通話路構成が構築できるのか、とい
う問題が未解決である。

【０００７】本発明の目的は、上記未解決の諸問題を解
決し、ＡＴＭ交換システムを効率的かつ経済的に実現す
る通話路構成を提示することにある。

【０００８】

【課題を解決するための手段】上記目的は、ＡＴＭ通話
路を複数の機能ブロックに分割し、それらを組み合わせ
る事で達成される。即ち、固定長パケットのルーティン
グ（宛先出回線への振り分け）機能と論理的な多重機能
のみをスイッチ部に受け持たせ、その他の機能のうち、
回線対応に必要な機能（例えば、位相同期機能、流量制
御機能）をまとめて回線対応部とし、回線共通に設けて
も処理が可能であり、かつ、金物が共用できるものを回
線共通部とする。

【０００９】更に、この機能分割に当っては、それらの
機能がシステムとしての処理階層（プロトコルレイヤ）
上のどこに位置するかを分析し、それぞれの分割と階層
構造の対応を整合させ、機能的な切れを良くし、各機能
ブロックの独立性を高め、かつ、各ブロック間の連絡を
簡単化することにより、実現性を高めた。

【００１０】更に、上記回線対応部において、位相同期
回路は、複数の周波数を用いて動作できるようにし、位
相同期機能と固定長パケットの速度変換機能を併合し
た。また、同じく上記回線対応部において、流量制御の
ための制御情報を、該パケットのヘッダ変換テーブル
（ラベル変換テーブル）に共存できる構成とした。

【００１１】

【作用】回線対応部は、伝送路を物理的に終端するとと
もに、固定長パケット（セルと称する）のヘッダ部の情
報にかかわる処理（ＡＴＭ終端）を行う。また、セルの
時間的位置を各回線で合わせるための位相同期を行う。
さらに、加入者端末から申告された以上の負荷がかかる
ことを避けるための、流量制御を行う。

【００１２】回線共通部は、呼制御信号の処理、及び、
呼処理を行う。

【００１３】スイッチ部は、セルの多重、交換を行う。

【００１４】

【実施例】図１に本発明の通話路装置の実施例を示す。
通話路装置全体は、ｎ個のＡＴＭ回線終端装置１０１〜
１０ｎ、スイッチ部１１０、信号処理部１２０、制御機
構部１３０から成る。

【００１５】ＡＴＭ回線終端装置１０１〜１０ｎは、回
線対応に設ける。スイッチ部１１０は、複数（図１では
ｎ＋１本）の入回線と複数（同じくｎ＋１本）の出回線
を持つ。各入回線はそれぞれ対応するＡＴＭ回線終端装
置に接続され、各出回線も同様に、それぞれＡＴＭ回線
終端装置に接続される。但し、入回線のうち少なくとも
１本、及び、出回線のうちの少なくとも１本は信号処理
部１２０に接続される。信号処理部１２０と制御機構部
１３０は相互に接続される。

【００１６】ＡＴＭ回線終端装置（例えば１０１）は、
伝送路１４０とスイッチの入回線１５０、及び、出回線
１６０と伝送路１７０とのインタフェースを行う。その
詳細は後述するが、主要機能は、伝送路終端、セル位相
同期、セル流量制御、ラベル変換である。

【００１７】スイッチ部１１０は、ある入回線から、あ
る出回線へと通信情報を交換接続するスイッチである。
入回線、出回線上では、通信情報は図９（ａ）または
（ｂ）に示すセルと呼ばれる固定長パケットの形態で扱
われる。スイッチ部１１０は、セルのヘッダ部に含まれ
る。呼識別番号である論理チャネル番号ＶＣＮもしくは
ルーティングヘッダの情報をもとに、ハードウェアロジ
ックで動作する、いわゆる自己ルーティングスイッチで
ある。機能としては、セルのルーティングと論理多重を
行う。

【００１８】自己ルーティングスイッチの構成は、例え
ば、バンヤン網を用いたものや、メモリスイッチを用い
たものがあり、公知の回路で実現できるので特に具体的
には述べない。収容回線数が多いときには、図１１に示
すような多段構成をとることも考えられる。スイッチ部
は、基本的には、どの入回線から入ったセルでも、どの
出回線へ出て行ける構造となっていれば良い。

【００１９】信号処理部１２０は、伝送路から送られて
くるセルのうち、呼処理信号を運ぶ信号用セルを処理す
る部分であり、主要機能は信号用セル分解・組立、信号
の速度整合、誤り制御、フロー制御である。

【００２０】制御機構部１３０は、主に呼処理機能を受
け持つ。この機能ブロックの機能は、従来の交換機の通
話路のものと、基本的には同様である。

【００２１】信号処理部１２０及び制御機構部１３０に
ついては、制御用計算機、論理回路等の組み合せで実現
でき、特に特殊な実現技術を要さないので、詳細説明は
省略する。

【００２２】以上に説明したように、本発明の通話路構
成の一実施例は、４つの機能ブロックにより構成され
る。以下に、本構成の最も特徴的な機能ブロックであ
る、ＡＴＭ回線終端装置について詳しく述べる。

【００２３】図２は、本発明によるＡＴＭ回線終端装置
の構成図である。図２において、２０１は、伝送路とス
イッチの物理的なインタフェースをとる回線終端回路で
あり、２０２は各回線異なる位相で入力して来るセル
を、セル単位で位相合わせを行うセル位相同期回路であ
り、２０３は、入力して来るセルの交換制御情報を含む
ヘッダを検出するヘッダ検出回路であり、２０４は、交
換制御情報及び流量制御情報を各呼識別番号論理チャネ
ル毎に一括して記憶する情報テーブルであり、２０５
は、入力セルを各呼識別番号毎に流量を測定し、予め設
定された規定値を超えないかどうかを監視する流量モニ
タ回路であり、２０６は、上記セルのヘッダを情報テー
ブル２０４及び流量モニタ回路２０５からの情報に基づ
いて書き替えるヘッダ変換回路である。

【００２４】以下本回路の説明をする。伝送路からの信
号は、回線終端回路２０１に入力され、クロック抽出、
フレーム検出、ビット位相同期等の物理的な終端が行わ
れ、情報ストリームとしてセル位相同期回路２０２へ入
力される。セル位相同期回路２０２では、各回線異なる
位相で入力して来るセルの位相を検出し、セル毎に位相
同期を行う。そして位相同期の取られたセルは、ヘッダ
検出回路２０３で、ヘッダ情報が読み込まれる。そのヘ
ッダ情報は、情報テーブル２０４に入力され、ヘッダに
含まれる呼識別番号を基に、それに関連する交換情報、
流量制御情報が引き出され、流量モニタ２０５、ヘッダ
変換回路２０６に入力される。流量モニタ２０５は、入
力セルを各呼識別番号毎に入力セルの流量を計数する。
そして、その流量が予め定められた値を超えたならば、
流量超過したことをヘッダ変換回路２０６に通知する。
ヘッダ変換回路は、情報テーブル２０４、及び流量モニ
タ回路２０５からの情報に基づき、呼識別番号の付け替
え、流量超過セルの表示等のヘッダ変換を一括して行
う。

【００２５】以下ＡＴＭ終端装置の各部について実施例
を上げて詳しく説明する。

【００２６】図３は図２におけるセル位相同期回路２０
２の回線終端回路２０１からヘッダ検出回路２０３へ伝
送情報を送出する部分の一実施例を示したものである。
図３において、３０１は、情報ストリーム中の伝送制御
情報を運ぶオーバーヘッドによりセルの区切りを検出す
るオーバーヘッド処理回路であり、３０２はオーバーヘ
ッド処理部の情報に基づきセルの先頭を示すセル先頭信
号とセルの到着期間に対応する書き込みクロック制御信
号を出力するセル周期発生回路であり、３０３は１セル
記憶可能な容量を持つ３個のバッファと入力信号をその
３個のバッファに振り分けるデマルチプレクサ（ＤＭＵ
Ｘ）と、上記３個のバッファの一つの出力を選択するセ
レクタ（ＳＥＬ）により構成されるセル同期バッファ部
であり、３０４はセル同期回路２０２からのセル先頭信
号に基づき１セルバッファに書き込む毎に書込み用バッ
ファを順に切り替える書き込み制御回路であり、３０５
は、前記３個のバッファのそれぞれの書き込み状態を記
憶するレジスタをバッファ毎に持つ読み出し待ちフラグ
レジスタであり、３０６は、読み出し待ちフラグレジス
タの出力をラッチするフリップフロップであり、３０７
はフリップフロップ３０６のラッチされた値に基づき読
み出しバッファを決定し、読み出しバッファを切替える
読み出し制御回路であり、３０８は、バッファからセル
を読み出す周期を示す読み出し周期信号を発生する読み
出し周期発生回路であり、３０９は、システムクロック
と、読み出し周期発生回路３０８の出力によりバッファ
読み出しクロックを作成するバッファ読み出しクロック
作成回路であり、３１０は入力信号クロックから書き込
みクロックを作成する読み出しクロック作成回路であ
り、３１１は読み出しフラグレジスタ３０５のリセット
信号を制御するゲートである。以下本回路の動作を説明
する。なお読み出しクロックと書き込みクロックの周波
数は前記オーバーヘッドと後述するルーティングヘッダ
を伝送するのに必要とされるビットレイトの差に相当す
る周波数だけ異なる。

【００２７】本回路へ入力する信号は図１２の入力情報
ストリームに示される様に周期的に配置されるオーバー
ヘッドによるフレーム構造内にセルが配置されている。
この図に示されている様に、そのオーバーヘッドのため
にセルが途中で分断される場合がある。それを１フレー
ムで見ると図１０に示される構造をとる。１フレームは
１０バイトのオーバーヘッドと、オーバーヘッド間に２
７０バイトのセルが入る領域により、オーバーヘッドの
９周期で構成されている。一方各セルとフレームの位置
関係は、オーバーヘッド中にポインタ情報として含まれ
ている。オーバーヘッド処理回路３０１は、そのポイン
タ情報を見ることによりフレームとセルの位置関係を検
出し、その情報をセル周期発生回路３０４に送出する。
セル周期発生回路３０２は、オーバーヘッド処理回路３
０１の出力によりセルの発生周期信号と、書き込みクロ
ック制御信号を作成する。書き込みクロック制御信号に
よりアンドゲート３１０が制御され、書込みクロックが
セルの到着期間だけ出力される。一方セル周期発生部か
ら出力されるセル周期信号により書込み制御回路３０４
は、書込みバッファを順番に切り替える。セル同期バッ
ファ３０３は、書込みクロックに従い情報ストリーム中
のセルの部分のみを１セルずつバッファに書込む。読み
出し待ちフラグレジスタ３０５はセル書込み終了する毎
に該当するレジスタがセットされる。

【００２８】次はセル同期バッファからセルを読み出す
場合、読み出し待ちフラグレジスタの値を、読み出し周
期信号によりフリップフロップ３０６でラッチし、その
結果を読み出し制御回路３０７に入力し、読み出しバッ
ファを決定する。その結果をセル送出タイミングに合わ
せて、セル同期バッファに送出することにより、バッフ
ァからの読み出しを可能とする。

【００２９】なお読み出しクロック作成回路３０９は、
セルの先頭２バイトは、クロックを停止するように動作
し、スイッチ内の交換制御情報となるルーティングヘッ
ダの領域をセル毎に確保する。

【００３０】上記読出し時、セル同期バッファ内にセル
の書き込みが終了しているバッファがない場合読み出し
制御回路３０７は、セル同期バッファ３０３を制御しセ
ルと同一長の空き領域を送出する。またアンドゲート３
１１を制御して読み出し待ちフラグレジスタのリセット
を行わないようにする。

【００３１】次に本回路の動作を図１２のタイムチャー
トを用いて説明する。入力情報ストリーム中のオーバー
ヘッドが到着するとセル周期発生回路３０２からオーバ
ーヘッド周期信号が出力され、アンドゲート３１０によ
り書き込みクロックが停止する。そのため入力情報スト
リーム中のセルの部分のみ選択的にセル同期バッファ３
０３に書き込む。またセル周期発生回路３０２からセル
先頭信号がセルの区切りの直前で出力されそれにより書
き込み制御回路３０４がセル同期バッファを切替える。
また同時に書き込み終了したバッファを読み出し待ちフ
ラグレジスタ内の対応するレジスタをセットすることに
より記憶する。次に、読み出し周期発生回路３０８から
出力される読み出し周期信号の立上りで、読み出しフラ
グレジスタの出力がフリップフロップ３０６でラッチさ
れる。そしてその立下がりで読み出し制御回路３０７が
次に読み出すバッファを選択し、セル同期バッファ内の
セレクタを切替える。それと同時に次に読み出すバッフ
ァに対応する。読み出しフラグレジスタ内のレジスタを
リセットする。読み出しバッファが切替えられてから２
バイト送出する期間は読み出しクロック作成回路３０９
からは読み出しクロックが出力されず、その間がルーテ
ィングヘッダ領域となる。ルーティングヘッダ領域後、
読み出しに選択されたバッファから１セル連続して読み
出される。

【００３２】本図に示されている様に本実施例のセル同
期回路は、各回線上のセル同期を行うと同時に入力情報
ストリームからオーバーヘッド領域を取り除き、また同
時にルーティングヘッダ領域を確保する機能を持つ。

【００３３】次はスイッチから回線終端回路へ伝送情報
を送出するセル位相同期回路２０２の部分の一実施例を
図４により説明する。図４において４０１は１セル記憶
可能な３個のバッファとスイッチからのセルを各バッフ
ァに振り分けるデマルチプレクサ（ＤＥＭＵＸ）と、前
記３個のバッファ及びオーバーヘッド発生回路の出力を
選択する選択回路（ＳＥＬ）より構成されるセル同期バ
ッファであり、４０２はスイッチからのセル先頭信号に
より書き込みバッファの切り替えを行う書き込み制御回
路であり、４０３は前記セル同期バッファ４０１の３個
のバッファに対応したレジスタを持ち、書き込み終了時
セットされ、読みだし時リセットされる読みだし待ちフ
ラグレジスタであり、４０４は、読みだし待ちフラグレ
ジスタの出力をラッチするフリップフロップであり、４
０５はフリップフロップ４０４にラッチされた値に基づ
き読み出しバッファを決定すること並びにオーバーヘッ
ド周期にはオーバーヘッド発生回路に出力を切り替える
読み出し制御回路であり、４０７は出力セルの読み出し
周期信号と、出力オーバーヘッド領域を示すオーバーヘ
ッド周期信号を出力する読み出し周期発生回路であり、
４０８はセルに付与されているルーティングヘッダ領域
を除く期間書き込みクロックを出力する書き込みクロッ
ク発生回路であり、４０９は読み出し制御回路４０５の
出力により書き込み終了バッファがなければ、読み出し
待ちバッファレジスタのリセット実行を停止させるアン
ドゲートである。

【００３４】以下本回路の動作を説明する。スイッチよ
り入力して来るセルは図９（ｂ）に示されている様にル
ーティングヘッダが付与されているので、その間書き込
みクロック発生回路４０６がクロックを停止することに
よりセルのみをバッファに書き込む。またセル先頭信号
により１セル書込む毎に書き込みバッファが切り替えら
れる。また同時に読み出し待ちフラグレジスタ内の該当
するレジスタをセットする。

【００３５】次にセル同期バッファからセルを読み出す
場合、読み出しフラグレジスタ４０３の値を、読み出し
周期信号によりフリップフロップ４０４でラッチし、そ
の結果を読み出しバッファ選択回路４０５に入力し、読
み出しバッファを決定する。その結果をセル読み出しタ
イミングに合わせて、セル同期バッファに送出すること
により、バッファからの読み出しを可能とする。一方、
読み出し周期発生回路４０７からは周期的にオーバーヘ
ッド領域を示すオーバーヘッド周期信号が出力される。
この信号が読み出し制御回路４０５に入力されると読み
出し制御回路４０５は、セル同期バッファ４０１を制御
してオーバーヘッド情報を出力する。この間、セル同期
バッファ４０１からの読み出し動作は停止する。

【００３６】上記読み出し時、セル同期バッファ内にセ
ルの書込みが終了しているバッファがない場合、読み出
し制御回路４０４はセル同期バッファ４０１を制御し空
セルを送出する。またアンドゲート４０９を制御して読
み出し待ちフラグレジスタのリセットを行わないように
する。

【００３７】次に本回路の動作図１３のタイムチャート
を用いて説明する。スイッチからのセルストリーム中の
ルーティングヘッダが到着すると、書込みクロックは停
止するためその間セルの書込みが行われない。またセル
先頭信号により書込み制御回路４０２は、セル同期バッ
ファ４０１を制御し、書込みバッファを切り替え次のバ
ッファに書込みを開始する。また同時に書込み終了した
バッファを読み出し待ちフラグレジスタ４０３内の対応
するレジスタをセットすることにより記憶する。次に、
読み出し周期発生回路４０７から出力される読み出し周
期信号の立上りで、読み出しフラグレジスタ４０３の出
力がフリップフロップ４０４でラッチされる。そしてそ
の立ち下がりで読み出し制御回路４０５が次に読み出す
バッファを選択し切り替える。それと同時に次に読み出
すバッファに対応する読み出しフラグレジスタ４０３内
のレジスタをリセットする。一方読み出し周期発生回路
からオーバーヘッド周期信号が出力されると、セルの読
み出しはその間停止しセル同期バッファ４０１からはオ
ーバーヘッドが出力される。

【００３８】本実施例のセル位相同期回路は伝送回線上
で不要となるルーティングヘッダを取り除くと同時に伝
送回線上で必要となるオーバーヘッドの挿入を行う。

【００３９】次に流量モニタ回路の一実施例を図５に示
す。図５において５０１は、入力セルの個数を各呼識別
番号毎に計数値を記憶するセル計数メモリであり、５０
２は、測定開始時刻を記憶するタイマメモリであり、５
０３は、各加入者が呼設定時に予め定められた一定個数
Ｎを送出する最低の時間を申告した値を記憶する申告値
メモリであり、５０４は、セル計数メモリ５０１の出力
値に１加算する加算器であり、５１０は現在の時刻を出
力するタイマであり、５０５は、タイマ５１０の出力か
らタイマメモリ５０２の出力を引くことにより測定時間
を計算する減算器であり、５０６はセルの到着数と一定
個数Ｎを比較し、到着数が一定個数を超えていないかを
見る比較器であり、５０７は、減算器５０５の出力であ
る測定時間と申告値を比較し、測定時間が申告値を超え
ていないかどうかを見る比較器であり、５０８は、比較
器５０６の出力により、流量超過セルについて廃棄又は
マーク付与を指示する流量制御信号をヘッダ変換回路２
０６へ送出する違反セル処理回路であり、５０９は、セ
ル流量測定動作を行っている以外の間に、タイマメモリ
５０２を各呼識別番号を順にアクセスし、測定時間が申
告値を超えてないか監視するためのメモリアドレスを発
生するタイムオーバー監視回路であり、５１１は、セル
計数期間と、タイムオーバー監視期間のメモリアクセス
アドレスを切替えるセレクタである。なお、図５中、セ
ル計数メモリ５０１とタイマメモリ５０２と申告値メモ
リ５０３は入力セルの呼識別番号によりアクセスされる
ためＡＴＭ回線終端装置１０１〜１０ｎの各情報テーブ
ル２０４（など）に置く事が可能である。

【００４０】以下本回路の動作を説明する。ＡＴＭ変換
機にセルが到着すると、ヘッダ検出回路２０３から、呼
識別番号が送られて来る。その呼識別番号をアドレスと
し、セル計数メモリ５０１、タイマメモリ５０２、申告
値メモリ５０３がアクセスされ、呼識別番号に対応する
流量制御情報が得られる。そしてセル計数メモリ５０１
からの計数値に加算回路５０４で１が加えられ、その結
果をセル計数メモリ５０１に書き替える。一方加算され
た計数値は比較器５０６に入力され、一定個数Ｎと比較
される。もし計数値がＮより大きい場合、流量超過情報
を違反セル処理回路５０８に通知する。違反セル処理回
路５０８では、流量超過の通知を受けると、その超過し
たセルを廃棄又はマーク付与を指示する流量制御信号を
ヘッダ変換回路２０６に送出する。廃棄又はマーク付与
の選択は、回線のトラヒック状態により、輻輳状態の時
は廃棄、回線容量に余裕がある場合にはマーク付与が行
われる。なおマーク付与されたセルは輻輳時またはそれ
に近い状態の時スイッチで廃棄される。

【００４１】一方セル計数動作と平行し減算器５０６で
は、タイマ５１０とタイマメモリ５０２の出力値より測
定時間が計算され、それが比較器５０７で申告値と比較
され、測定時間が、申告値を超えていれば、セル計数メ
モリ５０１の、入力セルの呼識別番号に対する計数値が
リセットされ、またタイマメモリ５０２に現在の時刻が
書き込まれる。これによりまた初めから測定が開始され
る。

【００４２】次に図１４を用いてさらに本回路の動作に
説明する。図１４は１つの呼識別番号のセルに注目しそ
の到着の様子を示したものである。この場合、一定個数
Ｎを４個としている。この図に示される様に申告値（時
間）間隔でセルを計数し、一定個数である４個を超えた
セルは超過セルとする。また申告値（時間）を超えた時
点から、次の測定期間に入り、常時セルの流量の監視を
行う。

【００４３】本回路は、上記動作のみの場合セルが到着
しないとタイマメモリがアクセスされないため、タイマ
メモリの情報長に制限される時間以上になると測定時間
を正しく得られなくなるそのため、セル計数動作を行っ
ていない期間に、タイムオーバー監視回路によりタイマ
メモリ５０２を順にアクセスし、申告値を超えていない
かどうかを監視し、超えていれば、タイマメモリ５０１
をリセットし、タイマメモリ５０２を現在の時刻に書き
替え次の測定期間に入る。

【００４４】本実施例によれば、セル計数メモリ５０
１、タイマメモリ５０２、申告値メモリ５０３がＡＴＭ
回線終端装置１０１〜１０ｎの情報テーブル２０４（な
ど）に置く事が可能となるためハード量が小さく出来
る。また本実施例の様に各呼識別番号に対し一定個数Ｎ
を基準として流量を測定するため量大速度を測定する
際、呼の速度に依らず正確な測定が可能である。

【００４５】次に流量モニタ回路２０５のもう一つの実
施例を図６に示す。図６において６０１は、入力セルの
個数を各呼識別番号毎に計数値を記憶するセル計数メモ
リであり、６０２は、測定開始時刻を記憶するタイマメ
モリであり、６０３は、各加入者が呼設定時に予め定め
られた一定時間Ｔの間に送出する最大のセル数を申告し
た値を記憶する申告値メモリであり、６０４は、セル計
数メモリ５０１に１加算する加算器であり、６１０は現
在の時刻を出力するタイマであり、６０５は、タイマ６
１０の出力からタイマメモリ６０２の出力を引くことに
より測定時間を計算する減算器であり、６０６はセルの
到着数と申告値を比較し、到着数が申告値を超えていな
いかを見る比較器であり、６０７は、減算器６０５の出
力である測定時間と一定時間Ｔを比較し、測定時間が申
告値を超えていないかどうかを見る比較器であり、６０
８は、比較器６０６の出力により、流量超過セルについ
て廃棄又はマーク付与を指示する流量制御信号をヘッダ
変換回路２０６送出する違反セル処理回路であり、６０
９は、セル流量測定動作を行っている以外の間に、タイ
マメモリ６０２を各呼識別番号を順にアクセスし、測定
時間が申告値を超えてないか監視するためのメモリアド
レスを発生するタイムオーバー監視回路であり、６１１
は、セル計数期間と、タイムオーバー監視期間のメモリ
アクセスアドレスを切替えるセレクタである。なお、図
６中、セル計数メモリ６０１とタイマメモリ６０２と申
告値メモリ６０３は入力セルの呼識別番号によりアクセ
スされるためＡＴＭ回線終端装置１０１〜１０ｎの各情
報テーブル２０４（など）に置くことが可能である。

【００４６】以下本回路の動作を説明する。ＡＴＭ変換
機にセルが到着すると、ヘッダ検出回路２０３から、呼
識別番号が送られて来る。その呼識別番号をアドレスと
し、セル計数メモリ６０１、タイマメモリ６０２、申告
値メモリ６０３がアクセスされ、呼識別番号に対応する
流量制御情報が得られる。そしてセル計数メモリ６０１
からの計数値に加算回路６０４で１が加えられ、その結
果をセル計数メモリ６０１に書き替える。一方加算され
た計数値は比較器６０６に入力され、申告値と比較され
る。もし計数値が申告値より大きい場合、流量超過情報
を違反セル処理回路６０８に送出する。違反セル処理回
路６０８では、流量超過の通知を受けると、その超過し
たセルを廃棄又はマーク付与を指示する流量制御信号を
ヘッダ変換回路２０６に送出する。廃棄又はマーク付与
の選択は、回線のトラヒック状態により、輻輳状態の時
は廃棄、回線容量に余裕がある場合にはマーク付与が行
われる。

【００４７】一方セル計数動作と平行し減算器６０６で
は、タイマ６１０とタイマメモリ６０２の出力値より測
定時間が計算され、それが比較器６０７で一定時間Ｔと
比較され、測定時間が、一定時間を超えていれば、セル
計算メモリ６０１は、入力セルの呼識別番号に対する計
数値がリセットされ、またタイマメモリに現在の時刻が
書き込まれる。これによりまた初めから測定が開始され
る。

【００４８】次に図１５を用いてさらに本回路の動作を
説明する。図１５は１つの呼識別番号のセルに注目しそ
の到着の様子を示したものである。この場合、申告値を
４個としている。この図に示される様に一定時間間隔で
セルを計数し、申告値である４個を超えたセルは超過セ
ルとする。また一定時間を超えた時点から、次の測定期
間に入り、常時セルの流量の監視を行う。

【００４９】本回路は、上記動作のみの場合セルが到着
しないとタイマメモリがアクセスされないため、タイマ
メモリの情報長に制限される時間以上になると測定時間
を正しく得られなくなるそのため、セル計数動作を行っ
ていない期間に、タイムオーバー監視回路によりタイマ
メモリ６０２を順にアクセスし、一定時間Ｔを超えてい
ないかどうかを監視し、超えていれば、タイマメモリ６
０１をリセットし、タイマメモリ６０２を現在の時刻に
書き替え次の測定期間に入る。

【００５０】本実施例によれば、セル計数メモリ６０
１、タイマメモリ６０２、申告値メモリ６０３がＡＴＭ
回線終端装置１０１〜１０ｎの情報テーブル２０４（な
ど）に置く事が可能となるためハード量が小さく出来
る。また本実施例の様に各呼識別番号に対し一定時間を
基準として流量を測定すると、平均速度等測定時間が長
い場合、呼の速度に依らずセル計数メモリ６０１及びタ
イマメモリ６０２の上限が定まるという利点がある。

【００５１】次に、ヘッダ変換回路２０６の一実施例を
図７に示す。図７において、７０１は、ルーティング情
報、新呼識別番号を所定のタイミングで挿入するための
セレクタであり、７０２は、セルの識別番号を“０”と
することでそのセルを廃棄するためのアンドゲートであ
り、７０４は、セルのヘッダ中のマークビットを“１”
とすることによりマーク付与制御するアンドゲートであ
り、７０５は、オアゲートであり、７０６は信号の再生
を行うためのフリップフロップである。以下本回路の動
作説明を行う。ＡＴＭ回線終端装置１０１〜１０ｎから
スイッチへセルを送出する際は、図９（ｂ）に示される
フォーマットで行われる。従ってヘッダ変換回路では、
まずセルの先頭に付与されている２バイトのルーティン
グヘッダ領域に、情報テーブル２０４からのセルの呼識
別番号に対応するルーティングヘッダ情報をタイミング
作成回路７０３がセレクタ７０１を制御し、挿入する。
次に、同じく情報テーブルからの呼識別番号をセル中の
所定の位置に、入力時の呼識別番号に替えて挿入する。
この際、流量モニタ回路２０５から、セル廃棄の流量制
御信号が入力されている場合は、アンドゲート７０２に
より呼識別番号は“０”となり、そのセルはスイッチで
廃棄されることになる。

【００５２】次に流量モニタ回路２０５からのマークの
付与の流量制御信号が入力している場合、タイミング作
成回路からの制御信号により、図９（ｂ）に示されるマ
ークビットに“１”が挿入される。以上のヘッダ変換処
理が終ったセルは、フリップフロップで信号再生を行う
ことにより正確な位相で自己ルーティングスイッチ１１
０に入力される。

【００５３】本実施例によると、ルーティングヘッダの
挿入、呼識別番号の書き替え、マーク付与が、同時に実
行出来、ハード量及びセルの遅延を小さく出来る。

【００５４】最後に情報テーブル２０４を図８を用いて
説明する。図８は情報テーブル２０４に記憶される情報
例と記憶形式を示す図である。本実施例の場合、入力の
呼識別番号をアドレスとしてヘッダ変換回路２０６でセ
ルに付与される出力の呼識別番号及び、流量モニタ回路
２０５で用いられる申告値、セル計数値、タイマ値及び
違反セル数が記憶されている。このように各呼識別番号
毎に一括して情報を記憶することによりハード量を少な
くできる。

【００５５】

【発明の効果】本発明によれば、ルーティングのための
ヘッダ部と、情報部から成る、固定長パケット（セル）
を用いて通信情報を交換する。ＡＴＭ交換機の通話路
が、経済的、効率的に実現できる。機能ブロック構成
は、システムの処理階層（プロトコルレイヤ）と整合性
が高く、従って、各ブロックの独立性が強く、ブロック
間の接続が簡単である。一方、ブロック内では、複数の
機能が同一の金物を共用でき、効率的、経済的な構成と
することができる。

【図面の簡単な説明】

【図１】本発明による通話路装置の構成図。

【図２】図１におけるＡＴＭ回線終端装置の構成図。

【図３】図２におけるセル位相同期回路の一実施例を示
す構成図。

【図４】図２におけるセル同期回路の他の実施例を示す
構成図。

【図５】図２における流量モニタ回路の一実施例を示す
構成図。

【図６】図２における流量モニタ回路の他の実施例を示
す図。

【図７】図２におけるヘッダ変換回路の一実施例を示す
構成図。

【図８】図２における情報テーブルを説明する図。

【図９】図２におけるセル位相同期回路の入出力信号を
示す図。

【図１０】図２におけるセル位相同期回路の入力信号を
説明する図。

【図１１】図１におけるスイッチ部の構成例を示す図。

【図１２】図３のセル位相同期回路の動作を説明するタ
イムチャート。

【図１３】図４のセル位相同期回路の動作を説明するタ
イムチャート図。

【図１４】図５の流量モニタ回路の動作を説明する図。

【図１５】図６の流量モニタ回路の動作を説明する図。

【符号の説明】

１０１〜１０ｎ…ＡＴＭ回線終端装置、 １１０…スイッチ部、 １２０…信号処理部、 １３０…制御機構部、 ２０１…回線終端回路、 ２０２…セル位相同期回路、 ２０３…ヘッダ検出回路、 ２０４…情報テーブル、 ２０５…流量モニタ回路、 ２０６…ヘッダ変換回路、 ３０１…オーバーヘッド処理回路、 ３０２…セル周期発生回路、 ３０３，４０１…セル同期バッファ、 ３０４，４０２…書き込み制御回路、 ３０５，４０３…読み出し待ちフラグレジスタ、 ３０６，４０４，７０６…フリップフロップ、 ３０７，４０５…読み出し制御回路、 ３０８，４０７…読み出し周期発生回路、 ３０９…読み出しクロック作成回路、 ３１０，３１１，４０９，７０２，７０４…アンドゲー
ト、 ４０６…書き込みクロック発生回路、 ５０１，６０１…セル計数メモリ、 ５０２，６０２…タイマメモリ、 ５０３，６０３…申告値メモリ、 ５０４，６０４…加算器、 ５０５，５０６…減算器、 ５０６，５０７，６０５，６０６…比較器、 ５０８，６０８…違反セル処理回路、 ５０９，６０９…タイムオーバ監視回路、 ６０９，６１０…タイマ、 ５１１，６１１，７０１…セレクタ、 ７０３…タイミング作成回路、 ７０５…オアゲート。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 郷原 忍 神奈川県横浜市戸塚区戸塚町216番地株 式会社日立製作所戸塚工場内 (72)発明者 大槻 兼市 神奈川県横浜市戸塚区戸塚町216番地株 式会社日立製作所戸塚工場内 (56)参考文献 昭和63年電子情報通信学会秋季全国大 会 ＳＢ−４−２ (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04L 12/56 H04L 12/28

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】固定長パケットを単位のセルとして通信情
   報、呼処理信号などの情報を扱うＡＴＭ通話路装置にお
   いて、 セルのヘッダ部に含まれる呼識別情報をもとに固定長パ
   ケットのルーティングと論理的な多重を行うスイッチ部
   と、 前記スイッチ部と入回線及び出回線で接続され、伝送路
   から送られてくるセルのうち、呼処理信号を運ぶ信号用
   セル分解・組立、信号の速度調合、誤り制御、フロー制
   御を行う信号処理部と、 前記信号処理部と相互に接続され、呼処理を制御する制
   御部と、 前記伝送路と前記スイッチ部との物理的インターフェー
   スをとる回線終端回路、 該回線終端回路と接続され各回線で異なる位相で入力し
   て来るセルをセル単位で位相合わせを行うセル位相同期
   回路、 該セル位相同期回路から入力されて来るセルの交換情報
   を含むヘッダを検出するヘッダ検出回路、該ヘッダ検出
   回路により検出された交換制御情報を各呼識別番号論理
   チャネル毎に一括して記憶する情報テーブル、該ヘッダ
   検出回路からの入力セルを各呼識別番号毎に流量を測定
   し、該入力セルのヘッダ情報に基づき該情報テーブルよ
   り各呼識別番号毎に引き出された規定値を超えないかを
   監視する流量モニタ回路、入力セルのヘッダを前記情報
   テーブル及び前記流量モニタ回路からの情報に基づき書
   き換えるヘッダ変換回路とを有する回線終端装置とを有
   することを特徴とするＡＴＭ通話路装置。