KR920010853B1 - 네트워크에서의 수신패키트를 메시지로 재조립하기 위한 통신장치 - Google Patents

Abstract

내용 없음.

Description

네트워크에서의 수신패키트를 메시지로 재조립하기 위한 통신장치

제1도는 본 발명을 적용하는 네트워크시스템의 1예를 도시한 도면.

제2도는 상기 네트워크시스템에서의 간선 LAN전송로상의 통신프레임의 형식과 셀(고정길이 패키트)의 포맷의 1예를 설명하기 위한 도면.

제3도는 상기 네트워크시스템에서의 지선 LAN 상의 통신 프레임(메시지)의 포맷의 1예를 설명하기 위한 도면.

제4도는 제1도에서의 노드(200)의 구성의 1예를 도시한 도면.

제5도는 제4도에서의 비동기포트(28)의 구성의 1예를 도시한 도면.

제6도는 본 발명을 적용한 제5도에서의 재조립 유니트(51)의 구성의 1예를 도시한 도면.

제7a도 및 (b)도는 제6도에서의 버퍼메모리(66)의 어드레스와 기억내용을 설명하기 위한 도면.

제8도는 제6도의 버퍼메모리(66)을 액세스하기 위한 주요한 제어신호를 설명하기 위한 도면.

제9도는 본 발명을 적용한 재조립유니트(51)의 다른 실시예를 도시한 도면.

* 도면의 주요부분에 대한 부호의 설명

20 : 스위치 유니트 21 : 분리기

27 : 동기포트 28 : 비동기포트

51 : 재조립유니트 52 : 수신프레임버퍼

53 : 송신스프레임버퍼 54 : 분할유니트

61 : 셀데이타수신유니트 62 : 경로폭변환회로

63 : 헤더처리유니트 66 : 버퍼메모리

90 : 자선 LAN 액세스 유니트 100 : 전송로

본 발명은 LAN 프레임, 패키트 프레임 등의 버스트형의 전송정보(또는 메시지)를 단일 또는 여러개의 고정길이 패키트로 분할하고, 전송로상에서 다수의 패키트를 다중화해서 전송하도록한 전송시스템을 위한 통신장치에 관하여, 특히 수신한 패키트를 원래의 전송정보로 재조립하기 위한 장치구조와 재조립 방법에 관한 것이다.

단말장치에서 발생하는 전송정보 또는 메시지를 LAN 노드로 1개 또는 다수의 고정길이의 데이터블럭으로 분할(segmenting)하고, 상기 데이터블럭을 포함하는 고정길이의 패키트(이하 셀이라 한다)를 전송로로 송출하고, 한편 LAN 전송로에서 수신한 셀을 원래의 메시지로 재조립하는 기술은, 예를 들면 “IEEE, Journal on Selected Areas, Vol. SAC-3, No.6, 1985, pp.815-842”에 기재되어 있는 바와 같은 슬롯 링 LAN에서 없어서는 안된다. 슬롯 링 LAN 은 LAN 전송로에 접속되어 있는 각 노드에 빈상태에 있는 슬롯의 자유로운 사용을 허용하는 것에 의해, 동시에 다수의 노드간의 통신을 가능하게 한다. 각 LAN 노드는 LAN 전송로에서 수신되는 자기노드 앞으로의 셀을 셀에 부착된 송신원 어드레스별로 일시적으로 버퍼링해두고, 메시지 최후의 셀이 수신되었을 때 버퍼링하고 있는 상기 최종셀과 동일 송신원에서의 다수의 셀을 1개의 메시지로 재조립하고 이것을 상기 노드에 수용되어 있는 단말장치 또는 지선 LAN(sub-LAN)으로 송출한다.

1개의 LAN 노드에 다른 송신원에서 송출된 셀이 집중한 경우라도 정상적인 통신이 가능하도록 하기 위해서는 각 노드에, 재조립 동작이 완료될때까지의 기간 동안 모든 수신셀을 일시적으로 저장할 수 있는 만큼의 충분한 용량을 갖는 버퍼메모리를 준비해 둘 필요가 있다. 예를 들면, n 개의 노드로 되는 LAN에서 각 노드가 단말장치에서의 수신메시지를 1메시지씩 LAN으로 송신동작한다고 가정한 경우, 각 노드가 동시에 수신하는 메시지의 최대 갯수는 (n-1)로 된다. 단말장치에서 송신되는 메시지의 최대 길이를 M으로 하면, 다른 모든 노드에서 동시에 송신되는 최대 길이 메시지의 패키트를 빠짐없이 수신하기 위해서는 적어도 (n-1) ×M의 메모리용량이 필요하게 된다. 이 경우, 각 메시지의 선두의 패키트를 수신할 때마다 길이 M의 버퍼메모리 영역을 확보하고, 동일 메시지를 구성하는 후속 수신 패키트를 메시지에 대응하는 버퍼메모리영역에 저장하는 방법을 채용하면, 1개의 메시지의 최후의 패키트가 수신된 후에도 상기 버퍼메모리영역에서 1메시지분의 수신패키트의 모든 리드처리(재조립)가 종료할 때까지는 상기 버퍼메모리영역을 다음 메시지의 패키드수신용으로 사용할 수 없다. 따라서, 메시지마다 최대길이의 버퍼메모리영역을 할당하는 방식으로 버퍼메모리에서의 패키트데이타 리드동작중에 수신되는 패키트도 빠짐없이 버퍼메모리에 저장하기 위해서는 (n-1) ×M ×2에 가까운 메모리용량을 준비해둘 필요가 있다.

일본 전자정보통신학회 춘계 전국대회예고(1989년)의 B-486에는 슬롯링 LAN에 토큰에 의한 송신권 조정방법을 채용한 데이터 통신방식이 제안되어 있다. 상기 데이터 통신방식에서는 LAN 전송로상의 멀티프레임에 대해서 각 프레임마다 노큰과 데이터 전송영역을 할당해서 토큰을 획득한 노드만이 데이터 전송영역으로 데이터를 송출할 수 있도록 하고 있다. 또, 각 노드에는 사전에 고유한 토큰 번호가 할당되어 있고, 송신원 노드는 수신지노드에 대응한 특정한 토큰을 획득하지 않으면 통신할 수 없도록 하고 있다. 따라서, 각 노드에는 동시에 다수의 메시지가 도착하는 일은 없어 메시지를 재조립하기 위해 버퍼메모리의 용량이 적게된다. 그러나, 이 방식에서는 각 노드가 수신지노드에 대응한 토큰을 획득하지 않으면 데이터를 송신할 수 없으므로, 1개의 노드에서 긴 메시지가 송신된 경우, 다른 노드에서의 송신 대기시간이 길어져서 실시간에서의 데이터 송신을 필요로 하는 음성이나 화상 등의 정보의 송신과 일반 데이터의 송신을 동일한 LAN 상에서 실행하는 멀티미디오 통신에는 가장 적합하다고 볼 수 없다.

본 발명의 목적은 수신패키트를 저장하기 위한 버퍼메모리를 유효하게 이용할 수 있는 메모리 영역 부족에 의한 수신패키트의 폐기가 발생하지 않도록 하고 수신패키트를 메시지로 재조립하기 위한 통신장치를 제공하는 것이다.

본 발명의 다른 목적은 각 통신장치가 송신메시지를 고정길이의 패키트(셀)의 형으로 수신장치로 송신하고, 수신장치에서는 혼합해서 도달하는 송신원이 다른 다수의 셀을 순차적으로 수신해서 메시지로 재조립하도록한 네트워크에 적합한 수신셀의 메시지로의 재조립장치를 제공하는 것이다.

본 발명의 상기 및 그밖의 목적과 새로운 특징은 본 명세서의 기술 및 첨부도면으로 명확하게 될 것이다.

본 출원에서 개시되는 발명중 대표적인 것의 개요를 간단히 설명하면 다음과 같다. 상기 목적을 달성하기 위하여 본 발명에서는 각 통신장치(이하, 단지 노드라 한다)가 각 수신셀의 전체데이타 또는 상기 수신셀의 일부인 메시지 정보 블럭을 포함하는 영역(이하, 메시지 정보영역이라 한다)을 버퍼메모리내의 빈상태에 있는 1개의 메모리블럭에 저장한다. 상기 메모리블럭에는, 동일 메시지의 다음의 정보블럭을 메시지 정보영역에 포함하는 셀의 데이터가 저장되어야 할 메모리블럭을 지시하는 어드레스를 다음 어드레스 포인터로서 기억해둔다. 버퍼메모리내의 빈메모리 블럭을 지시하는 어드레스는, 예를 들면 FIFO 형식의 제1의 메모리에 기억되어 있고, 매시지의 선두의 정보블럭을 포함하는 셀(FIRST 셀) 또는 메시지의 전체정보를 포함하는 셀(SINGLE 셀)이 수신되었을 때는 상기 제1의 메모리에서 리드된 어드레스가 지시하는 메모리블럭에 셀 데이터가 저장된다. 후속셀을 갖지 않은 SINGLE 셀의 데이터가 저장되어 있는 메모리블럭에는 다음 어드레스 포인터의 라이트가 필요 하지 않다. FIRST 셀의 데이터가 저장되는 메모리블럭에는 셀데이타의 다음의 메모리영역에 상기 제1의 메모리에서 리드한 또 하나의 어드레스가 다음 어드레스 포인터로서 라이트된다.

본 발명에서는 상기 어드레스 포인터로서 사용된 어드레스를 메시지 대응으로 기억해 두기 위한 제2의 메모리, FIRST 셀의 데이터를 저장한 메모리블럭을 지시하는 어드레스를 메시지대응으로 기억하기 위한 제3의 메모리, 재조립이 가능하게 된 메시지의 최초의 셀 데이터가 저장되어 있는 메모리 블럭을 지시하는 어드레스를 등록하기 위한 제4의 메모리를 사용한다. 셀과 메시지의 대응관계는 각 셀의 포함되는 송신원 노드 어드레스에 의해 판단된다. 1개의 메시지의 최후의 정보블럭을 포함하는 셀(LAST 셀) 또는 1개의 메시지의 최초의 정보블럭에서 최후의 정보블럭까지의 사이에 있는 어느 하나의 정보블럭을 포함하는 셀(NEXT 셀)이 수신되었을 때는, 상기 제2의 메모리에서 리드한 포인터 어드레스가 지시하는 메모리블럭에 셀데이타가 저장된다. 수신셀에 NEXT 셀인 경우는 FIRST 셀의 경우와 마찬가지로 제1의 메모리에서 리드한 1개의 어드레스가 다음 포인터 어드레스로서 상기 메모리블럭 및 제2의 메모리에 기억된다. 수신셀이 LAST 셀인 경우는 FIRST 셀의 경우와 마찬가지로 메모리 블럭과 제2의 메모리로의 다음 어드레스 포인터의 기억은 불필요하다. LAST 셀이 수신되었을 때, 이 LAST 셀과 대응한 FIRST 셀의 데이터를 저장하고 있는 메모리 블럭을 지시하는 어드레스가 제3의 메모리에서 제4의 메모리로 이동된다. SINGLE 셀이 수신되었을 때는 제1의 메모리에서 리드된 어드레스가 직접 또는 제3의 메모리를 거쳐서 상기 제 4의 메모리로 이동된다.

상술한 다음 어드레스 포인터의 이용에 의해 버퍼메모리상에서는 1개의 메시지의 구성요소로 되는 정보블럭을 기억한 다수의 메모리블럭이 다음 어드레스 포인터에 의해 연쇄된 형으로 된다.

본 발명에서는 수신셀의 데이터를 버퍼메모리에 라이트 하는 동작기간과 버퍼메모리에서의 셀데이타의 리드동작기간을 교대로 마련하다. 제4의 메모리에 어드레스가 등록되어 있으며 제1의 메모리에서 리드된 1개의 어드레스에 따라서 버퍼메모리내의 1개의 메모리블럭에서 셀데이타와 다음 어드레스 포인터를 리드한다. 리드된 셀데이타가 SINGLE 셀 또는 LAST 셀의 것이면, 다음의 리드사이클은 다시 제4의 메모리에서 리드한 어드레스에 따라서 버퍼메모리가 액세스된다. 버퍼메모리에서 리드한 셀데이타가 FIRST 셀 또는 NEXT 셀의 것이면, 버퍼메모리에서 리드된 다음 어드레스 포인터가 지시하는 메모리블럭에 대해서 다음의 리드사이클에서의 셀데이타의 리드가 실행된다. 이들 각 리드사이클에서 셀데이타의 리드가 끝난 메모리블럭은 다른 셀데이타의 라이트를 위하여 해방되어 상기 메모리블럭을 지시하는 어드레스가 제1의 메모리에 등록된다.

본 발명에 의하면 1개의 메시지를 구성하는 모든 셀데이타의 리드가 완료되기 전에 리드동작을 완료한 메모리블럭을 셀 단위로 해방하도록 하고 있으므로, 메모리영역을 효율좋게 사용할 수 있다. 예를 들면, 각 노드가 단말장치 또는 지선 LAN에서 수신한 메모리를 1메시지씩 송신처리한 경우, 수신지 노드에서는 1개의 송신원노드에 대해서 최대값을 갖는 1메시지분(필요 개수의 다음 어드레스 포인터를 포함한다)의 메모리 용량을 준비하면 된다. 왜냐하면 1개의 송신원노드에서 송출된 다음의 메시지에 대한 셀의 수신과 병행해서 버퍼메모리에서는 앞의 메시지의 셀데이타의 리드가 실행되게 되므로, 계속해서 발생하는 빈블럭에 수신셀의 데이터를 저장할 수 있다.

이하, 본 발명의 구성에 대해서 실시예와 함께 설명한다.

또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것을 동일한 부호를 붙이고 그 반복적인 설명은 생략한다.

제1도는 본 발명을 적용 하는 데이터 전송 시스템의 1예를 도시한 도면으로써, 전송로(100), 상기 전송로(100)에 의해 링형상으로 접속된 다수의 노드(통신장치)(200A) 내지 (200F)에 의해 간선 LAN이 구성된다. 간선 LAN에서는 링회전 지연/125μsec에서 결정되는 개수의 프레임 F가 회전하고 있고, 각 노드는 상기 프레임 F를 이용해서 서로 통신한다. 본 실시예에서는 1개의 노드, 예를 들면(200A)가 마스터노드로서 작용하고, 다른 노드(200B) 내지 (200F)가 슬레이브노드로서 작용한다. 각 노드는, 예를 들면 지선 LAN(210)((210D) 내지 (210F))이나, 통신제어장치(220)((220B) 내지 (220C))나 구내교환기 PBX(230)((230A) 내지 (230C)) 등의 외부장치를 접속하기 위한 1개 또는 다수의 접속포트를 구비한다. (211) 내지 (216)은 지선 LAN(210D) 내지 (210F)에 접속된 단말장치이다. 어느 지선 LAN에 수용되어 있는 단말장치가 다른 지선 LAN에 수용되어 있는 다른 단말장치 또는 통신장치(200)에 접속되어 있는 호스트 계산기(221) 내지 (222)와 통신하는 경우는 통신데이타를 전송로(100)상에서 패키트 다중하는 패키트 교환방식에 의해 데이터가 전송된다. 각 PBX(230)은 전화기나 저속은 데이터단말을 수용하고 있고, 이들 장치에서의 송신데이타 (음성정보)는 회선 교환방식에 의해 전송로(100)상에서 시분할 다중된다.

본 실시예에서는 간선 LAN의 전송로(100)에 있어서의 정보전송속도는 공중망에서의 CCITT(국제전신전화자문위원회)의 표준전송속도인 155.52Mbps와 ANSI(American National Standard Institute)에 의거한 LAN의 전송속도인 100Mbps의 공배수에 가까운 155.52 ×n(n은 짝수)으로 설계하고, 예를 들면 125μsec의 기간마다 제2도의 도시한 270바이트 ×9칼럼으로 되는 16개의 SONET(Synchionous Optical Net-Work) 프레임F를 1바이트단위로 다중화하는 것에 의해 155.52Mbps ×16의 전송속도로 한다. 이 경우 물리적인 1개의 전송로(100)위에 논리적인 16개의 전송로가 형성되어 각 전송로상에 125μsec에 1개의 비율로 SONET 프레임F가 전송되게 된다.

SONET 프레임 F는 각 칼럼이 9바이트의 SOH(Section Over Head)영역(11), 261바이트의 VC-4(Virtual Container-4)영역(12)로 이루어진다. 상기 SOH영역(11)은, 예를 들면 프레임 동기 패턴이나 155.52Mbps 단위의 식별자(SONET 프레임 ID), 각 노드가 송신하는 정보가 실제로 위치하는 영역인 콘테이너의 선두위치를 나타내는 AU 포인터등의 노드간 통신제어정보를 포함하고 있다. CCITT 권고 초안 G.707~709에 기재되어 있는 SONET 형식에 의하면, 상기 VC-4영역(12)에는 공중망이 다중화 장치에서 사용하는 제어정보를 기억하기 위한 1바이트의 POH(Path Over Head)영역(12′)가 할당되어 있지만, 이 실시예에서는 상기 POH 영역을 포함하는 VC-4영역 전체를 고정 길이 패키트(셀)전송을 위한 영역으로 이용한다.

본 실시예에서 각 셀은 69바이트의 길이를 갖고 1개의 SONET 프레인 VC-4영역(12)에 합개 34개의 셀 (CELL-1 내지 CELL-34)가 배치되고, 나머지영역(13)은 무효 영역(invalid region)으로 된다. 또, 각 셀은 5바이트의 셀 헤더(14)와 64바이트의 정보부로 되고, 상기 정보부는 2바이트의 AH (Adaptaition Header)(15), 60바이트의 사용자 정보 영역 (INFO)(16), 2바이트의 ICS (Information Check Sequence) 영역(17)로 되어 있다. INFO 영역(16)의 길이는 셀의 길이에 따라 다르다.

헤더(14)는, 예를 들면 1바이트의 ACF (Access Control 영역)(14A)와 4바이트의 어드레스 영역(14B)로 되고, 상기 ACF(14A)의 최상위의 1비트(B) (141)은 셀이 사용 중인가 (B=“1”), 사용 중이 아닌가 (B=“0”)를 나타내고, 다음의 2비트(S) (142)는 상기 정보부에 라이트되어 있는 정보의 종별을 나타낸다. 예를 들면 S가 “00”인 경우는 시분할다중을 요구하는 정보, “10”은 패키트 다중을 요구하는 정보인 것을 나타내고 있다. 각 노드는 B비트가 “0”인 사용중이 아닌 셀을 사용해서 정보 블럭을 전송하고, B 비트가 “1”로 리라이트 되어 있는 상기 셀이 링전송로(100)을 1주해서 되돌아 왔을 때, 상기 B 비트를 “0”으로 되돌린다는 슬롯링에서 종래 일반적으로 사용되어 온 액세스 방법으로 정보의 송수신을 실행한다.

ACF(14A)의 제4비트(M)(143)은 사용중의 상태로 되어 있는 셀이 링전송로를 이상하게 회전하고 있는 것을 검지하기 위한 모니터비트이고, ACF의 나머지 비트(144)는 RESERVE 영역으로 되어 있다. 마스터노드(200A)는 전송로상을 흐르는 B비트=“1”의 모든 셀에 대하여 M 비트를 “1”로 리라이트 한다. 송신원의 각 노드는 자신이 사용한 셀이 링을 1주해서 되돌아 왔을 때, 이셀의 M 비트를 “0”으로 리라이트 한다. 마스터노드와 송신원의 각 노드가 정상적으로 동작하고 있는 한, 마스터 노드를 통과하는 모든 셀은 M=“0”으로 되어 있는 것이고, 송신원 노드에는 M=“1”의 셀이 되돌아올 것이다. 마스터노드는 (B, M)=(1,1)의 셀을 수신하면 송신원노드에 이상이 발생한 것으로 판단하고, 상기 수신셀의 B, M 비트를 각각 “0”으로 리세트한다. 한편, 각 송신원노드는 자신이 사용한 셀이 (B, M)=(1,0)의 상태로 되돌아온 경우, 마스터 노드의 동작에 이상이 없었다고 판단한다. 이 경우, 각 송신원노드는 마스터노드 이상 동작의 계속시간을 모니터하고, 이것이 어느 임계값 시간을 초과해서 계속 되었을 때, 마스터 노드를 교대하기 위한 절차를 밟는다.

헤더(14)의 어드레스영역(14B)는 셀의 수신지로 되는 노드의 어드레스(DA)를 나타내는 영역(145), 셀의 송신원 노드의 어드레스(SA)를 나타내는 영역(146), 헤더의 잘못을 검출하기 위한 HCS(Header Check Sequence)를 나타내는 영역(147)로 되어 있다. 또, 정보부의 헤더인 AH(15)는 INFO 영역(16)에 포함하는 정보블럭이 송신메시지의 어느 위치의 분할 블럭에 해당하고 있는가를 나타내는 2비트의 분할위치정보(ST)(15A)와 RESERVE 영역(15B)로 되어 있다. 송신메시지의 길이가 60바이트 이내인 경우, 이 메시지는 단일의 셀로 송신을 완료할 수 있다. 송신메시지의 길이가 60바이트를 초과하는 경우에는 60바이트 단위의 다수의 정보블럭으로 분할해서 송신된다. ST(15A)에는 예를 들면 INFO 영역(16)에 포함되는 정보가 다수로 분할된 메시지의 선두에 정보블럭(FIRST)인 경우는 “10”최후의 정보블럭(LAST)인 경우는 “01”, 도중의 정보블럭(NEXT)인 경우는 “00”, 단일의 정보블럭(SINGLE)인 경우는 “11”이 세트된다.

제3도는 통신제어장치(220)에 접속된 CPU(221) 내지 (222) 또는 지선 LAN(210)에 접속된 단말장치(211)~(216)이 송출하는 메시지 프레임(30)의 포맷의 1예를 도시한 것이다. 이 메시지 프레임은 IEEE의 LAN 표준화 위원회 제정의 802.5에 근거한 것으로서, 프리앰블영역(31), 개시분리문자(Start Delimitter) SD 영역(32), 프레임제어(Frame Control) FC 영역(33), 수신장치 어드레스(Destination Address) DA영역(34), 송신원장치 어드레스(Sourse Address) SA영역(35), 정보영역(36), FCS(Frame Check Sequence) 영역(37), 종료분리문자(End Delimitter) ED 영역(38) 및 프레임상태(Frame Status) FS 영역(39)로 된다. 상기 메시지 프레임(30)중 간선 LAN(100)으로 전송해야할 정보는 FC 영역(33)에서 FCS 영역(37)까지의 정보이고, 그 길이는 정보 영역(36)에 따라 다르고, 일반적으로는 최대 4K 바이트이고, 평균 200바이트 정도이다.

제1도에 도시한 네트워크에 있어서, 통신제어장치(220)을 거쳐서 호스트계산기를 수용하고 있는 노드(200B)와 (200C), 지선 LAN(210D) 내지 (210F)를 거쳐서 단말장치(211) 내지 (216)을 수용하고 있는 노드(200D) 내지 (200F)는 지선 LAN 또는 통신제어장치로부터 수신한 메시지(30)이 다른 노드에 속하는 장치앞으로 되어 있는 경우, 이들의 메시지를 다음에 기술하는 송신프레임 버퍼에 일단 버퍼링한 다음, 이것을 60바이트단위의 정보블럭으로 분할(segmentation)한다. 이들 정보블럭은 셀해더(14), AH(15), ICS(17)을 추가해서 소정 포맷의 셀로 변화된 다음, SONET 프레임중의 빈 셀영역을 이용해서 패키트 다중으로 간선링 전송로(100)으로 송출된다. 한편, 전송로(100)에서부터 수신된 SONET 프레임중의 셀정보는 수신지 노드 어드레스 DA(145)로 자기 노드에서 수신처리(reassembleing)해야할 것인가 아닌가를 판단하고, 만약 자기노드 앞으로의 셀이면 이 셀에 포함되는 송신원 노드 어드레스 SA(146)에 대응시킨 형태로 버퍼링한다.

즉, 1개의 노드앞으로 다른 다수의 노드가 동시에 메시지를 송신한 경우, 수신노드에는 다른 SA(146)을 갖는 셀이 혼합되어서 계속해서 수신되므로, 각 노드는 수신셀의 SA에 따라서 수신셀이 어느 메시지의 구성요소인가를 판단하면서 수신셀의 버퍼링을 실행하고, 1개의 메시지를 구성하는 모든 정보블럭의 수신이 완료된 시점에서 메시지의 조립, 조립된 메시지의 지선 LAN 또는 통신제어장치로의 전송동작을 실행한다.

또,각 노드가 지선 LAN 또는 통신 제어장치에서 수신한 메시지를 그 수신순서에 따라서 1메시지씩 분할 처리한 경우, 수신노드에서는 상술한 바와 같이 수신셀의 송신원 어드레스 SA만으로 메시지의 동일성을 판단할 수 있다. 그러나, 만약 송신원 노드가 2인상의 메시지를 병렬적으로 분할처리하고, 다른 메시지에 속하는 셀을 혼합시켜서 간선 LAN으로의 송출동작을 실행하도록 한 경우, 각 셀에는 SA(146)이외에 메시지를 식별하기 위한 특정한 ID(MID)를 부가해둘 필요가 있다. 이 경우 MID르 제2도에 도시한 AH(15)에 있는 RESERVE 영역(15B)를 설정하고, 수신지노드에서 수신셀에 포함되는 SA(145)과 MID의 조합에 의해 이 수신셀이 어느 메시지의 구성요소로 되는가를 판단하도록 하면 된다.

PBX를 수용하고 있는 노드(200A) 내지 (200C)는 SONET 프레임 중의 S 비트=“00”셀을 이용해서 시분할 다중으로 PBX 간 통신을 위한 정보의 송수신동자글 실행한다. S 비트로의 “00”의 설정은 마스터노드(200A)가 PBX간 통신에 필요하게 되는 전송대역에 따른 개수의 셀에 대해서 미리 실행하여 둔다. 이것에 의해 간선 LAN의 SONET 프레임을 시분할 다중과 패키트 다중의 두가지를 모두 사용한 통신이 가능해진다.

제4도는 상술한 SONET 프레임을 이용해서 시분할다중 통신과 패키트 다중통신의 2가지 기능을 구비한 노드(200)의 구성의 1에를 도시한 것이다.

노드(200)은 간선 LAN 전송로(100)에서부터 수신되는 155.52 ×16Mbps의 신호를 16채널로 분리하고, 각 채널마다 재생되는 SONET 프레임에서 추출한 셀정보를 신호선 (CI-1) 내지 (CI-16)을 거쳐서 스위치 유니트(20)에 보내기 위한 분리기(21), 스위치 유니트(20)에서부터 신호선(CO-1) 내지 (C0-16)으로 출력된 셀정보를 채널마다 SONET 프레임으로 조립함과 동시에 16개의 SONET 프레임임을 구성하는 정보를 1바이트단위로 시분할다중해서 전송로(100)으로 송출하는 다중화 유니트 MPX(22), PBX(230)으로 대표되는 동기 시스템을 수용하기 위한 동기포트(27), 지선 LAN(210)으로 대표되는 비동기시스템을 수용하기 위한 비동기포트(28), 155.52MHz ± 320ppm의 기본클럭을 발생하는 펄스발신기(23)으로 구성된다.

스위치유니트(20)은 신호선 (CI-1) 내지 (CI-16)에서 입력되는 셀중 자기노드 앞으로서의 시분할 다중셀(S=“00”)은 신호선(25A)를 거쳐서 동기포트(27)로, 자기노드앞으로의 패키트 다중셀(S=“10”)은 신호선(26A)를 거쳐서 비동기포트(28)로 출력되고, 그것 이외의 세은 입력신호선(CI-1) 내지 (CI-16)과 대응한 출력신호선 (CO-1) 내지 (CO-16)으로 출력한다. 또, 동기포트(27)에서 신호선(25B)를 거쳐서 입력된 동기 정보셀 및 비동기포트(28)에서부터 신호선(26B)를 거쳐서 입력된 비동기 정보셀을 각각 수신지노드에 대응한 출력신호선(CO-1) 내지 (CO-16)으로 출력한다. 또, (25C), (26C)는 각각 스위치 유니트(20)과 포트(27), (28)사이의 데이터 송수신제어를 위한 제어선, (90)은 비동기포트(28)에 접속된 지선 LAN 액세스용 인터페이스유니트이다.

상기 제4도에 도시한 노드의 구조와 동작에 대한 상세한 설명은 본 출원인에 의한 미국특허출원 제399901호(일본국 특허출원 소화 63-218310호, 일본국 특허출원 평성 1-13910호)의 명세서에 기술되어 있으므로 여기에서는 상세한 설명을 생략한다.

제5도는 비동기포트(28)의 구성을 도시한 블럭도이다. 비동기포트는 스위치유니트(20)에서부터 신호선(26A)를 거쳐서 입력되는 수신셀을 메시지로 조립하기 위한 제조립유니트(51), 상기 재조립 유니트에서 출력되는 수신메시지를 일시적으로 저장하는 수신 프레임버퍼(52), 지선 LAN 액세스유니트(90)에서부터 입력되는 송신프레임을 일시적으로 저장하는 송신프레임버퍼(53), 상기 송신프레임버퍼에서부터 순차로 리드한 송신메시지를 60바이트 단위로 분할하고, 제2도에 도시한 포맷의 셀을 형성해서 신호선(26B)로 출력하기 위한 분할유니트(54)로 된다.

제6도에는 본 발명에 의한 재조립 유니트의 1실시예를 도시한다.

스위치유니트(20)에서 8비트 단위로 송출되는 셀데이타는 신호선(26A)를 거쳐서 셀 데이터 수신유니트(61)에 차례로 입력된 다음, 경로폭 변화회로(62)와 헤더처리 유니트(63)에 입력된다. 상기 셀데이타 수신유니트(61)은 셀데이타의 입력에 동기해서 제어신호 R/

, CL, TWO~TW15 및 EN을 발생한다. 제어신호 EN은 INFO 영역(16)을 구성하는 셀데이타가 경로폭 변환회로(62)에 공급되어 있는 동안에 “1”로 되는 신호이고, 경로폭변환회로(62)는 상기 제어신호 EN이 “1”인 기간에 공급되는 8비트(1바이트)의 셀데이타를 입력하고, 4바이트(32비트) 단위의 셀데이타를 FIFO(First In First Out) 버퍼(64)은 공급한다.

헤더 처리유니트(63)은 입력된 셀데이타에서 SA 영역(146)과 ST 영역(15A)를 추출하고, 송시원 노드어드레스 SA와 정보블럭의 위치를 나타내는 신호 S(SINGLE), F(FIRST), N(NEXT), L(LAST)를 발생한다.

FIFO(64)에 저장된 셀데이타는 베퍼메모리(66)의 리드사이클(R=“1”의 기간)로 순차로 리드되고, R/

신호에 의해 제어되는 승위치 SW1(65)를 거쳐서 버퍼메모리(66)에 라이트된다.

상기 버퍼메모리(66)은, 예를 들면 제7a도에 도시한 바와 같이 블럭어드레스 B_o~B_n으로 지정되는 31비트폭의 n 개의 블럭(66-l) 내지 (66-n)으로 분할되고, 각 블럭은 제7b도에 도시한 바와 같이 블럭내 어드레스 A_oo~A₁₅를 갖는 16개의 기억영역(6600) 내지 (6615)로 되어 있다. 여기에서 선두의 블럭내 어드레스 A_oo은 임의의 블럭어드레스 Bi와 동일 기억영역(6600)을 지시하고 있다.

본 실시예에서는 1개의 메시지에서 분할된 정보블럭을 포함하는 셀을 수시하였을 때, 이 수신셀의 데이터를 기억하는 버퍼메모리내의 1개의 블럭의 최후의 기억장치(6615)에 상기 메시지에서 분할된 다음의 정보블럭을 포함하는 다음의 수신셀의 데이터를 기억하기 위한 빈블럭을 나타내는 다음 어드레스 포인터(블럭어드레스)를 기억해 두는 것을 특징으로 한다. 버퍼메모리(66)의 라이트 어드레스는 라이트 어드레스(70)에서 부여되고, 버퍼메모리의 리드 어드레스는 리드 어드레스 발생회로(71)에서 부여되고, 이들 어드레스의 전원 R/

신호로 제어되는 스위치 SW2(69)에 의해 실행된다.

상술한 메시지에 대응하는 다음 어드레스 포인터를 관리하기 위하여 본 실시예에서는, 셀 송신원의 노드어드레스 SA에 대응해서 다음 어드레스 포인터로 되는 블럭어드레스를 기억해 두기 위한 레지스터(SA-TABLE 레지스터)(80), 상기 노드어드레스 SA에 대응해서 메시지의 선두셀이 저장되어 있는 블럭어드레스를 기억해 두기 위한 레지스터(FA-TABLE 레지스터)(81), 버퍼메모리(66)내의 빈상태에 있는 블럭어드레스를 기억해두기 위한 메모리(V-CHAIN 메모리)(83), 버퍼메모리(66)으로의 모든 셀데이타의 저장이 완료되고, 재조립을 위한 리드가 가능하게 된 메시지의 선두셀이 저장되어 있는 블럭의 어드레스를 기억해 두기 위한 메모리(RA-QUEUE 메모리)(84)를 사용한다.

상기 메모리(83)과 (84)는 FIFO 형식으로 빈어드레스 또는 리드어드레스를 기억하고 있다.

버퍼메모리(66)으로의 셀데이타의 라이트동작은 다음과 같이 해서 실행된다.

스위치유니트(20)에서 1개의 셀을 구성하는 셀데이타가 8비트 단위로 제조립유니트(51)에 차례로 공급되면, 이중 INFO 영역(16)을 구성하는 셀데이타가 경로폭 변환회로(62)를 거쳐서 FIFO(64)에 입력된다. 또, 수신셀의 SA 영역(146)과 ST 영역(15A)가 헤더처리유니트에 의해 디코드되고, 메시지중에 상기 수신셀의 INFO 영역에 포함되는 정보블럭이 차지하는 위치에 대응한 제어신호 S, F, N 또는 L과 송신원 노드 어드레스신호 SA가 출력된다.

수신셀이 SINGLE 또는 FIRST의 정보블럭을 포함하는 경우(이하, 단지 SINGLE 셀, FIRST 셀이라 한다), 제어신호 F 또는 S가 “1”로 되고, 라이트 사이클의 최초에 발생하는 제어펄스 T_WO의 타이밍에서 V-CHAIN 메모리(83)으로부터 빈어드레스 Bi가 리드된다.

게리트(85) 내지 (87)로 되는 회로는 V-CHAIN 메모리의 리드제어회로이다. 상기 빈어드레스 Bi는 AND 게이트(91)을 거쳐서 라이트 어드레스 발생회로(70)에 입력됨과 동시에 FA-TABLE 레지스터(81)내의 SA에 대응한 엔트리에 기억된다. 상기 라이트 어드레스발생회로(70)은 라이트 사이클에서 상기 어드레스 Bi를 초기값으로 하여 버퍼 메모리(66)의 라이트 어드레스 WA로 되는 상술한 블럭내 어드레스 A_oo~A₁₅를 클럭 CL에 동기해서 차례로 발생한다. 라이트 어드레스 WA와 제어신호 R/

, CL, T_WO의 관계는 제8도에 도시한 바와 같이 되어 있다.

수신셀이 FIRST 셀인 경우에는 내부어드레스 A₁₅의 발생과 동기한 펄스 T_W15의 타이밍에서 V-CHAIN 메모리(83)으로부터 다음 어드레스 포인터로 되어야할 빈어드레스가 리드되고, AND 게이트(93)을 거쳐서 SA-TABLE 레지스터(80)내의 SA에 대응한 엔트리에 기억된다.

또, 상기 다음 어드레스 포이터는 AND 게이트(94)와 스위치(65)를 거쳐서 버퍼메모리(66)의 데이터입력선에 공급되고, 블럭 Bi의 최후의 기억영역에 라이트된다.

V-CHAIN 메모리(83)에서 리드한 다음 어드레스 포인터의 버퍼메모리(66)으로의 라이트동작과 SA-TABLE 레지스터(80)으로의 기억동작은 수신셀이 NEXT 셀인 경우도 상기와 마찬가지로 실행된다. 수신셀이 다음의 셀로의 체인을 필요로하지 않은 SINGLE 셀 또는 LAST 셀의 경우에는 V-CHAIN 메모리(83)에서의 다음 어드레스포이터의 리드는 실행되지 않고, 그 대신에 빈어드레스 발생회로(98)에서 발생한 빈어드레스값이 AND 게이트(95)를 거쳐서 버퍼메모리(66)에 입력되어 어드레스 A₁₅의 메모리영역에 라이트된다. 또, 수신셀이 SINGLE 셀 또는 LAST 셀인 경우, 펄스 T_W15의 타이밍에서 FA-TABLE 레지스터(81)내의 SA에 대응한 엔트리로부터 셀데이타의 라이트 개시위치를 나타내는 어드레스가 리드되어 RA-QUEUS 메모리(84)에 등록된다.

수신셀이 NEXT 셀 또는 LAST 셀인 경우, 셀데이타를 라이트해야할 블럭의 어드레스는 이미 SA-TABLE 레지스터(80)에 기억되어 있다. 따라서, 이 경우는 펄스 T_WO의 타이밍에서 SA-TABLE 레지스터(80)에서 리드된 다음 어드레스 포이터의 값이 블럭어드레스 Bi로서 라이트 어드레스 발생회로(70)에 입력되고, 상기 블럭어드레스 Bi를 초기값으로한 블럭내 어드레스 A_oo~A₁₅가 차례로 발생한다.

버퍼메모리(66)에서의 셀데이타의 리드는 리드사이클(R=“1”의 기간)에서 다음과 같이 실행된다.

수신메시지의 모든 셀데이타가 버퍼메모리(66)에 저장된 상태, 즉 SINGLE 셀 또는 LAST 셀의 데이터가 버퍼 메모리에 모두 저장되었다고 하면, 상기 메시지의 선두의 셀데이타의 어드레스 Bj는 RA-QUEUE 메모리에 등록되어 있다. AND 게이트(97)은 RA-QUEUE 메모리의 리드제어를 실행한다. 리드사이클에서 제어신호(74)가 “0”이고 또 RA-QUEUE 메모리(84)에 데이터(어드레스 Bj)가 존재하는 경우, FIFO 형식으로 어드레스 Bj가 리드되어서 리드어드레스 발생회로(71)에 입력된다. 또, 어드레스 Bj는 그 후의 셀데이타의 라이트동작에 사용할 수 있도록 V-CHAIN 메모리(83)에 등록된다.

리드어드레스 발생회로(71)은 라이드 어드레스 발생회로(70)과 마찬가지로 리드사이클의 가간중에 블럭어드레스 Bj를 초기값으로 해서 리드어드레스 RA로 되는 블럭내 어드레스 A_oo~A₁₅를 순차로 발생한다. 따라서, 리드사이클에서는 버퍼메모리(66)내의 어드레스 A_oo~A₁₅에 의해 지정되는 메모리 영역의 내용이 순차로 신호선(67)로 리드되어 경로폭 변환회로(72)와 다음 어드레스 추출 회로(73)에 입력된다.

경로폭 변환회로(72)는 T_Wo~T_W14의 기간(신호 Rl에 의해 지시된다)에 입력되는 32비트의 각 셀데이타를 8비트 단위로 차례로 수신프레임버퍼(52)로 출력된다.

다음 어드레스 추출회로(73)은 리드사이클(R=“1”)에서 신호선(67)로 출력되는 데이터를 감시하고 있고, 펄스 T_W15의 타이밍에서 입력되는 다음 어드레스 포인터의 값이 빈어드레스가 아닌 경우, RA-QUEUE 메모리(84)에서의 어드레스 Bj의 리드를 금비하기 위한 제어신호를 신호선(74)로 출력함과 동시에 상기 다음 어드레스 포인터의 값을 리드어드레스 발생회로(71)과 V-CHAIN 메모리(83)에 입력한다. 상기 구성에 의해 다음의 리드사이클에서는 다음 어드레스 포인터가 나타내는 블럭에서부터 셀데이타가 리드된다. 1개의 메시지의 최후의 데이터(SINGLE 셀 또는 LAST 셀)를 저장하고 있는 메로리블럭의 리드사이클에서는 다음 어드레스 포인터의 값이 0으로 되어 있다. 이 경우 다음 어드레스 추출회로(73)은 신호선(74)로 RA-QUEUE 메모리(84)의 리드를 가능하게 하는 신호를 출력하고 부터 다음의 리드사이클에서는 RA-QUEUE 메모리(84)에서 리드된 새로운 블럭어드레스 Bj에 따라 다음의 메시지를 구성하는 셀데이타의 리드동작이 반복되게 된다.

상기 이 실시예에서는 버퍼메모리(66)의 메모리용량을 유효하게 이용하기 위하여 각 셀의 구성요소중 INFO 영역(16)만 버퍼메모리에 저장했지만, 셀헤더(14), AH(15), 또는 ISC(17) 등 INFO 영역이외의 셀데이타도 버퍼메모리(66)에 일단 저장해 두고, 이것을 리드한 시점에서 불필요한 셀데이타를 제거하도록 해도 된다. 또, 상기 실시예에서는 리드사이클에서 SINGLE 셀과 LAST 셀을 다른 셀(FIRST 셀, NEXT 셀)과 식별하기 위하여 SINGLE 셀 또는 LAST 셀을 저장하는 메모리블럭의 다음 어드레스 포인터 영역에 빈어드레스를 라이트 하도록 했지만, 각 수신셀에 포함되어 있는 ST 영역(15A)를 INFO 영역(16)과 함께 버퍼메모리(66)에 저장해두고 리드사이클에서 상기 ST 영역의 값으로 1개의 메시지의 최후의 데이터 블럭인가 아닌가를 판단하도록 해도 된다.

제9도는 본 발명에 의한 재조립 유니트(51)의 다른 실시예를 도시한 도면이다.

본 실시예는 셀이 수신될 때마다 이 셀을 라이트 하기위한 메모리 블럭의 빈어드레스 B₁를 V-CHAIN 메모리(83)에서부터 리드하고, 이 어드레스 B₁를 이미 버퍼메모리에 셀데이타가 라이트되어 있는 선행셀의 메모리 블럭에 다음 어드레스 포인터로서 추가하도록 한 점에 특징이 있다.

본 실시예에서는 FIRST 셀 또는 SINGLE 셀이 수신된 시점에서는 메모리 블럭에 셀데이타만을 라이트하고, 다음 어드레스 포인터 영역에는 아무것도 라이트하지 않는다. 메모리 블럭의 어드레스 B₁는 SINGLE, FIRST, NEST, LAST의 어느 경우도 V-CHAIN 메모리(83)에서 리드한 빈어드레스를 사용한다. 수신셀이 FIRST 셀 또는 NEXT 셀인 경우는 후속하는 NEXT 셀 또는 LAST 셀의 수신시에 이 후속셀의 블럭 어드레스를 다음 어드레스 포인터로서 추가 라이트 한다. 본 실시예에서는 SA-TABLE 레지스터(80)이 상기 다음 어드레스 포인터를 라이트 해야할 버퍼메모리상의 어드레스를 기억하기 위하여 사용된다. 즉, FIRST 셀 또는 NEXT 셀이 수신되었을 때, V-CHAIN 메모리(83)에서 리드된 메모리 블럭 어드레스 B₁가 AND 게이트(93)을 거쳐서 정수 가산회로(98)에 입력된다. 정수 가산회로(98)의 출력은 상기 메모리 블럭내의 다음 어드레스 포인터 저장 영역의 어드레스 A₁₅로 되어 있고, 이것이 SA-TABLE(80)내의 SA에 대응한 엔트리에 기억된다. 단, SA-TABLE 레지스터(80)에 블럭 어드레스 B₁를 그대로 기억해두고 이 레지스터로부터 리드된 어드레스값에 정수를 가산하도록 해도 된다.

버퍼메모리(66)의 라이트 어드레스 WA는 제6도의 실시예와 마찬가지로 라이트 어드레스 발생회로(70)에서 출력되지만, 수신셀이 NEXT 셀 또는 LAST 셀인 경우, 다음 어드레스 포인터를 선행셀의 메모리 블럭에 추가 라이트하기 위하여 셀데이타의 라이트가 종료된 시점(T_W15)에서 SA-TABLE(80)으로부터 상기 선행셀의 어드레스(A₁₅)를 리드하여 라이트 어드레스 발생회로(70)에 입력한다. 셀수신시에 V-CHAIN 메모리(83)에서 리드된 어드레스 B₁는 래치회로(99)에 유지되어 있고, 라이트 어드레스 발생회로(70)으로부터 어드레스 A₁₅가 출력되는 시점에서 상기 래치회로(99)의 어드레스 B₁가 AND 게이트(94)를 거쳐서 버퍼메모리(66)에 입력된다.

이 실시예에서는 셀데이타 리드 사이클에서의 메모리의 최종 데이터 블럭을 판정하기 위하여 ST 코드를 이용한다. 즉, 셀데이타 수신 유니트(61)에 AH 영역(15)와 INFO 영역(16)의 데이터 수신기간에 제어신호 EN′를 “1”로 하는 것에 의해, ST 코드를 포함하는 AH 영역(15)의 셀데이타와 INFO 영역(16)의 셀데이타가 버퍼메모리(66)에 저장되도록 한다. 이 경우, 각 셀의 INFO 영역(16)의 길이를 제6도의 실시예의 경우보다 AH 영역의 길이(2바이트)만큼 짧은 58바이트로 하면, 블럭내 어드레스의 발생은 제6도의 실시예와 동일해서 좋고 메모리 공간을 낭비 없이 이용할 수 있다. 단, 블럭 어드레스 B₁의 복잡화나 각 블럭내에서의 메모리 영역의 다소의 낭비를 허용하면, 각 셀의 상기 INFO 영역의 사이즈는 임의로 설정할 수 있다.

셀데이타의 리드 사이클(R=“1”의 기간)에서 버퍼메모리(66)에서 신호선(67)로 리드된 32비트와 데이터는 경로폭 변환회로(72)에 의해 8비트폭으로 변화된 다음, 영역 추출회로(75)에 입력되고, 선두의 2바이트의 셀데이타(AH 영역)가 제거되고, 그 후에 입력되는 58바이트의 셀데이타(INFO 영역)가 수신 프레임 버퍼(52)로 송출된다. 한편, 신호선(67)상의 32비트 데이터는 다음 어드레스 추출회로(73′)에도 입력된다. 상기 다음 어드레스 추출회로(73′)는 리드 사이클의 최초의 입력되는 데이터에 포함되는 ST 코드가 FIRST 셀 또는 NEXT 셀을 나타내는 경우는 신호선(74)를 ON으로 하고, SINGLE 셀 또는 LAST 셀을 나타내는 경우는 신호선(74)를 OFF로 한다. 다음 어드레스 추출회로(73′)의 가타의 기능은 제6도의 실시예와 같다.

이상의 설명에서 명백한 바와 같이, 본 발명에 의하면 버퍼메모리(66)의 빈메모리 블럭에 셀데이타를 차례로 저장하도록 하고, 각 메모리 블럭에 동일한 메시지에 속하는 후속셀 데이터가 저장되는 블럭어드레스를 나타내는 다음 어드레스 포인터를 기억함과 동시에 각 메시지마다 선두셀의 데이터가 저장되어 있는 블럭어드레스를 FA-TABLE 레지스터에 기억해 두고, 1개의 메시지의 최후의 셀의 데이터가 버퍼메모리에 저장된 다음에는 이 메시지의 선두 셀데이타를 저장하고 있는 메모리 블럭어드레스를 리드어드레스 큐(RA-QUEUE)에 등록하도록 하고 있다. 또, 1셀분의 셀데이타의 버퍼메모리로의 라이트 사이클과 1셀분의 셀데이타의 리드사이클을 교대로 마련하고, 1개의 메시지에 대한 셀데이타의 리드는 최초의 사이클에서는 RA-QUEUE에서 리드한 어드레스에 따라서 셀데이타를 리드하고, 그 이후의 사이클에서는 버퍼메모리로부터 앞의 리드사이클에서 리드된 다음 어드레스 포인터에 따라서 셀데이타를 리드하도록 하고, 셀데이타가 리드된 메모리 블럭을 나타내는 어드레스는 빈어드레스로서 그 후에 수신되는 셀데이타의 라이트 동작용으로 해방하도록 하고 있다.

따라서 본 발명에 의하면, 1개의 메모리 블럭의 데이터 리드가 끝날때마다 이것을 다음의 라이트사이클로 이용할 수 있으므로 버퍼메모리의 메모리 용량을 (최대로 긴 메시지가 필요로하는 메모리 블럭수) ×(셀송신원 노드수)로 개수해두면, 메몰 영역 부족에 의한 수신셀을 폐기하지 않고 메시지의 제조립을 실행할 수 있다.

또, 버퍼메모리(66)의 메모리 용량을 상기 계산값보다 크게 설계해 두면, 버퍼메모리(66)에서의 셀데이타의 리드를 지선 LAN 액세스 유니트(90)에서의 리드 요구에 따라서 실행시킬 수 있고, 이것에 의해 수신 프레임버퍼(52)의 메모리 용량을 작게할 수 있게 된다.

Claims (8)

1. 다수의 송신원 장치에서 송신되고, 각각이 송신원 어드레스를 포함하는 헤더영역과 메시지를 분할해서 얻어진 정보블럭 1개를 포함하는 메시지 정보영역을 갖는 다수의 고정길이 패키트를 수신하고 동일 송신원 어드레스를 갖는 다수의 패키트에서 통신메시지를 재조립하기 위한 통신장치에 있어서, 패키트 데이터를 저장하기 위한 다수의 메모리 블럭으로 분할된 버퍼메모리, 상기 버퍼메모리의 빈메모리 블럭을 지시하는 각 어드레스를 기억하기 위한 제1의 메모리수단, 송신원 어드레스 대응으로 다음에 수신되는 패키트의 패키트 데이터를 저장해야할 메모리 블럭을 지시하는 다음 어드레스 포인터를 기억하기 위한 제2의 메모리수단, 송신원 어드레스 대응으로 메시지의 선두의 정보블럭을 포함하는 패키트 데이터가 저장되어 있는 메모리 블럭을 지시하는 어드레스를 기억하기 위한 제3의 메모리수단, 재조립의 가능하게 된 메시지의 최초의 정보블럭을 포함하는 패키트 데이터가 저장되어 있는 메모리 블럭을 지시하는 어드레스를 기억하기 위한 제4의 메모리수단, 다수의 정보블럭으로 분할해서 송신된 메시지의 최초의 정보블럭을 포함하는 패키트가 수신되었을 때, 상기 제1의 메모리수단에서 리드된 1개의 어드레스를 상기 제3의 메모리수단에 기억함과 동시에 상기 어드래스가 지시하는 빈 메모리 블럭에 수신패키트의 데이터를 저장하고, 상기 제1의 메모리 수단에서 리드한 또 하나의 어드레스를 상기 제2의 메모리수단과 상기 패키트 데이터가 저장된 메모리 블럭에 기억하고, 상기 메시지의 제2번째 이후의 정보블럭을 포함하는 패키트가 수신되었을 때, 상기 제2의 메모리수단에서 리드된 어드레스가 지시하는 메모리 블럭에 수신패키트의 데이터를 저장함과 동시에 만약 상기 수신 패키트가 상기 메시지의 최후의 정보블럭을 포함하는 것이 아니면, 상기 제1의 메모리 수단에서 리드한 1개의 어드레스를 상기 제2의 메모리수단과 상기 수신패키트의 데이터가 저장된 메모리 블럭에 기억하고, 만약 상기 수신패키트가 상기 메시지의 최후의 정보블럭을 포함하는 것이면, 상기 제3의 메모리수단에서 리드한 어드레를 상기 제4의 메모리 수단에 기억하는 라이트 제어수단, 상기 제4의 메모리 수단에서 리드한 어드레스가 지시하는 메모리 블럭에서 메시지의 최초의 정보블럭을 리드하고, 각 메모리 블럭에서 리드된 다음 어드레스 포인터에 따라서 메시지의 제2번째 이후의 정보 블럭을 차례로 리드하는 리드 제어수단을 구비한 것을 특징으로 하는 통신장치.
2. 특허청구의 범위 제1항에 있어서, 상기 라이트 제어수단과 상기 리드 제어수단은 소정의 동작 사이클에서 교대로 버퍼메모리를 액세스 하고, 각 동작 사이클에서 1개의 메모리 블럭분의 패키트 데이터가 처리되는 것을 특징으로 하는 통신장치.
3. 특허청구의 범위 제1항에 있어서, 또 각 수신패키트에서 상기 메시지 정보영역을 추출하는 수단을 갖고, 상기 메시지 정보영역의 내용이 상기 패키트 데이터로서 버퍼메모리의 각 메모리 블럭에 저장되는 것을 특징으로 하는 통신장치.
4. 특허청구의 범위 제1항에 있어서, 상기 라이트 제어수단은 수신된 패키트가 메시지 전체의 정보를 포함하는 것이었을 때, 상기 제1의 메모리수단에서 리드한 1개의 어드레스를 직접 또는 상기 제3의 메모리 수단을 거쳐서 상기 제4의 메모리수단에 등록하고, 상기 어드레스가 지시하는 메모리 블럭에 상기 수신패키트의 데이터를 저장하는 수단을 갖는 통신장치.
5. 다수의 송신원 장치에서 송신되고, 각각이 송신원 어드레스를 포함하는 헤더영역, 메시지를 분할해서 얻어진 정보블럭 1개를 포함하는 메시지 정보영역, 메시지내에서의 정보블럭의 위치를 나타내는 코드 영역을 갖는 다수의 고정길이 패키트를 수신하고 동일 송신원 어드레스를 갖는 다수의 패키트에서 통신메시지를 제조립하기 위한 통신장치에 있어서, 패키트 데이터를 저장하기 위한 다수의 메모리 블럭으로 분할된 버퍼메모리, 상기 버퍼메모리의 빈 메모리 블럭을 지시하는 각 어드레스를 기억하기 위한 제1의 메모리수단, 송신원 어드레스 대응하여 전회에 수신된 패키트의 패키트 데이터가 저장되어 있는 메모리 블럭을 지시하는 어드레스를 기억하기 위한 제2의 메모리수단, 송신원 어드레스에 대응하여 메시지의 선두의 정보블럭을 포함하는 패키트 데이터가 저장되어 있는 메모리 블럭을 지시하는 어드레스를 기억하기 위한 제3의 메모리수단, 제조립의 가능하게 된 메시지의 최초의 정보블럭을 포함하는 패키트 데이터가 저장되어 있는 메모리 블럭을 지시하는 어드레스를 기억하기 위한 제4의 메모리수단, 다수의 정보블럭으로 분할해서 송신된 메시지의 최초의 정보블럭을 포함하는 패키트가 수신되었을 때, 상기 제1의 메모리수단에서 리드된 1개의 어드레스를 상기 제 2, 제3의 메모리수단에 기억함과 동시에 상기 어드레스가 지시하는 빈 메모리 블럭에 수신패키트의 데이터를 저장하고, 상기 메시지의 제2번째 이후의 정보블럭을 포함하는 패키트가 수신되었을 때 상기 제1의 메모리수단에서 리드된 어드레스가 지시하는 빈 메모리 블럭에 수신패키트의 데이터를 저장함과 동시에 상기 어드레스를 상기 제2의 메모리 수단에서 리드된 어드레스가 지시하는 메모리 블럭내의 소정의 메모리 영역에 다음 어드레스 포인터로 기억하고, 만약 상기 수신패키트가 상기 메시지의 최후의 정보 블럭을 포함하는 것이면, 상기 제3의 메모리수단에서 리드한 어드레스를 상기 제4의 메모리수단에 기억하는 라이트 제어수단, 상기 제4의 메모리수단에서 리드한 어드레스가 지시하는 메모리 블럭에서 메시지의 최초의 정보 블럭을 리드하고, 각 메모리 블럭에서 리드된 다음 어드레스 포인터에 따라서 메시지의 제2번째 이후의 정보 블럭을 차례로 리드하는 리드 제어수단을 구비한 것을 특징으로 하는 통신장치.
6. 특허청구의 범위 제5항에 있어서, 상기 라이트 제어수단은 상기 제1의 메모리수단에서 리드된 어드레스에 정수를 가산하는 수단을 갖고, 메시지의 최초의 정보블럭을 포함하는 패키트가 수신되었을 때, 상기 가산수단에서 출력된 어드레스가 상기 제2의 메모리수단에 기억되고, 메시지의 제2번째 이후의 정보블럭을 포함하는 패키트가 수신되었을 때, 상기 제2의 메모리수단에서 리드된 어드레스가 지시하는 버퍼메모리의 기억영역에 상기 다음 어드레스 포인터로 되는 어드레스가 기억되도록 한 통신장치.
7. 특허청구의 범위 제5항에 있어서, 상기 라이트 제어수단과 상기 리드 제어수단은 소정의 동작 사이클에서 교대로 버퍼메모리를 액세스하고, 각 동작 사이클에서 1개의 메모리 블럭분의 패키트 데이터가 처리되는 것을 특징으로 하는 통신장치.
8. 특허청구의 범위 제5항에 있어서, 각 메모리 블럭에는 적어도 수신패키트에 포함되는 메시지 정보영역의 내용과 위치코드 영역의 내용이 저장되고, 상기 리드 제어수단은 각 메모리 블럭에서 리드되는 위치 코드에서 각 메시지의 최후를 판단하도록 한 통신장치.

Images