JP2580412B2 - 多重ｓｔｍ／ａｔｍ変換方式 - Google Patents
多重ｓｔｍ／ａｔｍ変換方式Info
- Publication number
- JP2580412B2 JP2580412B2 JP19415791A JP19415791A JP2580412B2 JP 2580412 B2 JP2580412 B2 JP 2580412B2 JP 19415791 A JP19415791 A JP 19415791A JP 19415791 A JP19415791 A JP 19415791A JP 2580412 B2 JP2580412 B2 JP 2580412B2
- Authority
- JP
- Japan
- Prior art keywords
- channel
- information
- stm
- atm
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、複数のチャネルがフレ
ーム上のタイムスロット毎に時分割多重されたＳＴＭ回
線と、チャネル毎にＡＴＭセルフォーマットに変換され
たＡＴＭ回線とを収容するシステムにおいて、ＡＴＭ信
号とＳＴＭ信号の相互変換を行う方式に関する。
ーム上のタイムスロット毎に時分割多重されたＳＴＭ回
線と、チャネル毎にＡＴＭセルフォーマットに変換され
たＡＴＭ回線とを収容するシステムにおいて、ＡＴＭ信
号とＳＴＭ信号の相互変換を行う方式に関する。
【０００２】
【従来の技術】ＳＴＭ網では、複数のチャネル回線を収
容し、情報は、フレーム上で割り振られたタイムスロッ
トにのせられて転送する方式が知られている。
容し、情報は、フレーム上で割り振られたタイムスロッ
トにのせられて転送する方式が知られている。
【０００３】また、ＡＴＭ網では、情報は、５バイトの
ヘッダ部分と、４８バイトの情報フィールド部分とから
なる５３バイトのセルと呼ばれるパケット単位で転送さ
れる。
ヘッダ部分と、４８バイトの情報フィールド部分とから
なる５３バイトのセルと呼ばれるパケット単位で転送さ
れる。
【０００４】そして、ＳＴＭ回線とＡＴＭ回線とを収容
する交換機において、ＳＴＭからＡＴＭへの変換を行う
場合、情報はまずセルフォーマットへ変換（ＳＴＭから
ＡＴＭ信号に変換）され、網で伝送・交換の後、元の情
報フォーマットへ復元（ＡＴＭからＳＴＭ信号へ変換）
される。
する交換機において、ＳＴＭからＡＴＭへの変換を行う
場合、情報はまずセルフォーマットへ変換（ＳＴＭから
ＡＴＭ信号に変換）され、網で伝送・交換の後、元の情
報フォーマットへ復元（ＡＴＭからＳＴＭ信号へ変換）
される。
【０００５】ＡＴＭ網は、セルの衝突によるセル廃棄を
回避するためバッファによる待合せ系となるため、セル
の揺らぎを生じる。一般に、遅延品質基準が厳しい６４
ｋｂ／ｓ音声に対し、セル化時間と揺らぎ吸収時間が情
報遅延時間の支配項となり、これらを最小とすることが
望まれている。
回避するためバッファによる待合せ系となるため、セル
の揺らぎを生じる。一般に、遅延品質基準が厳しい６４
ｋｂ／ｓ音声に対し、セル化時間と揺らぎ吸収時間が情
報遅延時間の支配項となり、これらを最小とすることが
望まれている。
【０００６】ここで、ＳＴＭからＡＴＭ信号への変換に
おけるセル化について、１つのＳＴＭ回線（チャネルが
１つ）を収容する場合の原理イメージ図を図７に示し
た。ＳＴＭ情報は、フレーム周期（図中Ｌ）にタイムス
ロット上に載せられてＳＴＭ／ＡＴＭ相互変換回路に入
力される。この場合、チャネルが１つなので１フレーム
＝１タイムスロットで、１タイムスロットは１バイトに
相当する。
おけるセル化について、１つのＳＴＭ回線（チャネルが
１つ）を収容する場合の原理イメージ図を図７に示し
た。ＳＴＭ情報は、フレーム周期（図中Ｌ）にタイムス
ロット上に載せられてＳＴＭ／ＡＴＭ相互変換回路に入
力される。この場合、チャネルが１つなので１フレーム
＝１タイムスロットで、１タイムスロットは１バイトに
相当する。
【０００７】前記変換回路は、タイムスロット単位で入
力されるＳＴＭ情報がＡＴＭセルの情報フィールド分の
情報、すなわち、４８バイト分の情報である４８フレー
ム分のＳＴＭ情報を入力した場合に、その情報に所定の
ヘッダを付与してＡＴＭセルへと変換する。図中のＳＴ
Ｍ情報に付与した番号はバイト番号であり、ＡＴＭ情報
に付与した番号は、前記ＳＴＭ情報に付与されたバイト
番号に相当する番号である。
力されるＳＴＭ情報がＡＴＭセルの情報フィールド分の
情報、すなわち、４８バイト分の情報である４８フレー
ム分のＳＴＭ情報を入力した場合に、その情報に所定の
ヘッダを付与してＡＴＭセルへと変換する。図中のＳＴ
Ｍ情報に付与した番号はバイト番号であり、ＡＴＭ情報
に付与した番号は、前記ＳＴＭ情報に付与されたバイト
番号に相当する番号である。
【０００８】次に、変換回路が複数のＳＴＭ回線（複数
のチャネル）を収容する場合の原理イメージ図を図８に
示した。図８では、２つのＳＴＭ回線（チャネル＃１と
＃２）がタイムスロット＃１と＃２にバイト多重された
場合である。このとき、図中のＭはフレームの周期を示
し、１フレーム中に２つのＳＴＭ情報が格納されてい
る。
のチャネル）を収容する場合の原理イメージ図を図８に
示した。図８では、２つのＳＴＭ回線（チャネル＃１と
＃２）がタイムスロット＃１と＃２にバイト多重された
場合である。このとき、図中のＭはフレームの周期を示
し、１フレーム中に２つのＳＴＭ情報が格納されてい
る。
【０００９】前記変換回路は、ＡＴＭセルの情報フィー
ルド分である４８バイト分の情報を入力した場合にその
情報をＡＴＭセル化する。ここでは、ＳＴＭ網からフレ
ーム周期に送られて来る情報をチャネル毎に蓄積し、チ
ャネル＃１とチャネル＃２のＳＴＭ情報が４８バイト分
（４８タイムスロット分）到着した場合に、タイムスロ
ット番号の低い順にセル化を行う。ここでは、４８フレ
ーム分のＳＴＭ情報が前記変換回路に入力された場合
に、変換回路はタイムスロット＃１（チャネル＃１）か
らＡＴＭセル化を行う。前記タイムスロット＃１のセル
化が終了するまでタイムスロット＃２の情報は、変換回
路内に蓄積しておく。そして、タイムスロット＃１のセ
ル化終了後、タイムスロット＃２の情報をＡＴＭセル化
する。
ルド分である４８バイト分の情報を入力した場合にその
情報をＡＴＭセル化する。ここでは、ＳＴＭ網からフレ
ーム周期に送られて来る情報をチャネル毎に蓄積し、チ
ャネル＃１とチャネル＃２のＳＴＭ情報が４８バイト分
（４８タイムスロット分）到着した場合に、タイムスロ
ット番号の低い順にセル化を行う。ここでは、４８フレ
ーム分のＳＴＭ情報が前記変換回路に入力された場合
に、変換回路はタイムスロット＃１（チャネル＃１）か
らＡＴＭセル化を行う。前記タイムスロット＃１のセル
化が終了するまでタイムスロット＃２の情報は、変換回
路内に蓄積しておく。そして、タイムスロット＃１のセ
ル化終了後、タイムスロット＃２の情報をＡＴＭセル化
する。
【００１０】
【発明が解決しようとする課題】ＡＴＭ網は、セルの衝
突によるセル廃棄を回避するためバッファによる待合せ
系となるため、セルの揺らぎを生じる。
突によるセル廃棄を回避するためバッファによる待合せ
系となるため、セルの揺らぎを生じる。
【００１１】最近では、遅延品質基準が厳しい６４ｋｂ
／ｓ音声に対し、セル化時間と揺らぎ吸収時間が情報遅
延時間の支配項となり、これらを最小とすることが望ま
れている。
／ｓ音声に対し、セル化時間と揺らぎ吸収時間が情報遅
延時間の支配項となり、これらを最小とすることが望ま
れている。
【００１２】しかし、複数のＳＴＭ回線を収容するＳＴ
Ｍ網からＡＴＭ網への変換を行う場合に前記した従来の
方式においては、タイムスロット＃２の情報のセル化を
行う場合の遅延時間は、４８フレーム分のＳＴＭ情報が
前記変換回路に到着するまでの時間である９６バイト
と、タイムスロット＃１のセル化を行ってこれを送出し
終わるまでの待ち時間４８＋ヘッダ長分バイトとの合計
９６＋４８＋ヘッダ長分の遅延時間が生じることにな
る。すなわち、タイムスロット＃２のセル化遅延時間
は、タイムスロット＃１に比べて約１セル分遅延時間が
増大することになる。
Ｍ網からＡＴＭ網への変換を行う場合に前記した従来の
方式においては、タイムスロット＃２の情報のセル化を
行う場合の遅延時間は、４８フレーム分のＳＴＭ情報が
前記変換回路に到着するまでの時間である９６バイト
と、タイムスロット＃１のセル化を行ってこれを送出し
終わるまでの待ち時間４８＋ヘッダ長分バイトとの合計
９６＋４８＋ヘッダ長分の遅延時間が生じることにな
る。すなわち、タイムスロット＃２のセル化遅延時間
は、タイムスロット＃１に比べて約１セル分遅延時間が
増大することになる。
【００１３】そこで、本発明は、前記問題点に間がみて
なされたものであり、フレーム周期に複数回線がハイウ
ェイ上に時分割多重されたＳＴＭ網と、チャネル毎にセ
ルと呼ばれるパケット単位に情報を転送するＡＴＭ網と
の相互変換方式において、ＡＴＭセルフォーマットへ変
換する場合のセル化遅延時間を短縮するＡＴＭ／ＳＴＭ
相互変換方式を提供することを技術的目的とする。
なされたものであり、フレーム周期に複数回線がハイウ
ェイ上に時分割多重されたＳＴＭ網と、チャネル毎にセ
ルと呼ばれるパケット単位に情報を転送するＡＴＭ網と
の相互変換方式において、ＡＴＭセルフォーマットへ変
換する場合のセル化遅延時間を短縮するＡＴＭ／ＳＴＭ
相互変換方式を提供することを技術的目的とする。
【００１４】
【課題を解決するための手段】本発明は、前記課題を解
決するために以下のようにした。これを図１、２の原理
図に基いて説明する。
決するために以下のようにした。これを図１、２の原理
図に基いて説明する。
【００１５】まず、複数のチャネルがフレーム上のタイ
ムスロット毎に時分割多重されたＳＴＭ回線と、チャネ
ル毎にＡＴＭセルフォーマットに変換されたＡＴＭ回線
とを収容するＡＴＭ信号からＳＴＭ信号へ変換する場合
を図１の原理図に基いて説明する。
ムスロット毎に時分割多重されたＳＴＭ回線と、チャネ
ル毎にＡＴＭセルフォーマットに変換されたＡＴＭ回線
とを収容するＡＴＭ信号からＳＴＭ信号へ変換する場合
を図１の原理図に基いて説明する。
【００１６】ＳＴＭ網からフレーム単位で送信される情
報をチャネル毎にセルの情報フィールドへマッピングす
るマッピング手段２と、前記マッピング手段２に前記情
報をセルの情報フィールドのどの位置へマッピングする
かを指示制御するマッピング制御手段１とを備える多重
ＳＴＭ／ＡＴＭ変換方式とした。
報をチャネル毎にセルの情報フィールドへマッピングす
るマッピング手段２と、前記マッピング手段２に前記情
報をセルの情報フィールドのどの位置へマッピングする
かを指示制御するマッピング制御手段１とを備える多重
ＳＴＭ／ＡＴＭ変換方式とした。
【００１７】ここで、前記マッピング制御手段１は、Ｓ
ＴＭ網からのフレーム単位の情報をチャネル毎にタイム
スロット単位で蓄積するチャネル数に対応した複数のチ
ャネルバッファ４と、前記チャネルバッファ４へ情報を
書き込みを制御する制御部３とを備えている。
ＴＭ網からのフレーム単位の情報をチャネル毎にタイム
スロット単位で蓄積するチャネル数に対応した複数のチ
ャネルバッファ４と、前記チャネルバッファ４へ情報を
書き込みを制御する制御部３とを備えている。
【００１８】前記制御部３は、ＳＴＭ回線から入力され
たフレーム情報を、複数のチャネルに対応した各タイム
スロットのバイト番号を隣接するチャネル毎に段階的に
ずらして書き込むことを特徴としている。
たフレーム情報を、複数のチャネルに対応した各タイム
スロットのバイト番号を隣接するチャネル毎に段階的に
ずらして書き込むことを特徴としている。
【００１９】また、前記マッピング手段２は、前記チャ
ネルバッファ４に蓄積されたタイムスロット情報から、
タイムスロット番号の低い順に読み出してＡＴＭセルの
情報フィールドへマッピングするようにした。
ネルバッファ４に蓄積されたタイムスロット情報から、
タイムスロット番号の低い順に読み出してＡＴＭセルの
情報フィールドへマッピングするようにした。
【００２０】次に、複数のチャネルの情報をチャネル毎
にセルフォーマットで転送するＡＴＭ回線と、前記複数
のチャネル情報をフレーム上でタイムスロット単位に時
分割多重して転送するＳＴＭ回線とを収容したＡＴＭ信
号からＳＴＭ信号へ変換する場合について図２の原理図
に基いて説明する。
にセルフォーマットで転送するＡＴＭ回線と、前記複数
のチャネル情報をフレーム上でタイムスロット単位に時
分割多重して転送するＳＴＭ回線とを収容したＡＴＭ信
号からＳＴＭ信号へ変換する場合について図２の原理図
に基いて説明する。
【００２１】ＡＴＭセルフォーマットからチャネルの判
別を行い、且つ前記セルの情報フィールドの情報を読み
取る読み取り制御手段５と、前記読み取り制御手段５に
より読み込まれた情報を各チャネル毎に蓄積する複数の
チャネルバッファ６と、前記チャネルバッファ６からセ
ル単位に情報を読み出す読み出し制御手段７とを備える
ことを特徴とする多重ＡＴＭ／ＳＴＭ変換方式とした。
別を行い、且つ前記セルの情報フィールドの情報を読み
取る読み取り制御手段５と、前記読み取り制御手段５に
より読み込まれた情報を各チャネル毎に蓄積する複数の
チャネルバッファ６と、前記チャネルバッファ６からセ
ル単位に情報を読み出す読み出し制御手段７とを備える
ことを特徴とする多重ＡＴＭ／ＳＴＭ変換方式とした。
【００２２】ここで、前記読み出し制御手段７は、前記
複数のチャネルバッファ６の中からどのバッファから読
み出しを開始するかを判別する判別部８と、前記判別部
８からの読み出し順序を記憶するメモリ部９と、前記メ
モリ部９からセル周期毎に多重すべきチャネル番号を検
出してそれに対応するチャネルバッファから情報を１セ
ル分読みだしそのチャネルに対応したタイムスロットへ
情報をマッピングするマッピング部１０とを備えてい
る。
複数のチャネルバッファ６の中からどのバッファから読
み出しを開始するかを判別する判別部８と、前記判別部
８からの読み出し順序を記憶するメモリ部９と、前記メ
モリ部９からセル周期毎に多重すべきチャネル番号を検
出してそれに対応するチャネルバッファから情報を１セ
ル分読みだしそのチャネルに対応したタイムスロットへ
情報をマッピングするマッピング部１０とを備えてい
る。
【００２３】
【作用】本発明の多重ＳＴＭ／ＡＴＭ変換方式と、多重
ＡＴＭ／ＳＴＭ変換方式における変換回路の動作過程に
ついて各々説明する。
ＡＴＭ／ＳＴＭ変換方式における変換回路の動作過程に
ついて各々説明する。
【００２４】ＳＴＭ信号からＡＴＭ信号への変換を行う
多重ＳＴＭ／ＡＴＭ変換回路の場合は、ＳＴＭ網からの
情報は、フレーム単位でマッピング制御手段に入力さ
れ、前記マッピング制御手段は、先ず制御部に前記情報
を入力する。
多重ＳＴＭ／ＡＴＭ変換回路の場合は、ＳＴＭ網からの
情報は、フレーム単位でマッピング制御手段に入力さ
れ、前記マッピング制御手段は、先ず制御部に前記情報
を入力する。
【００２５】前記制御部は、入力されたフレーム単位の
情報をタイムスロット番号（チャネル）毎に識別する。
そして、各チャネルに対応したチャネルバッファへタイ
ムスロット毎に情報を書き込む。このとき、前記制御部
は、隣接するチャネル間でバイト番号を段階的にずらし
て書き込んでいく。
情報をタイムスロット番号（チャネル）毎に識別する。
そして、各チャネルに対応したチャネルバッファへタイ
ムスロット毎に情報を書き込む。このとき、前記制御部
は、隣接するチャネル間でバイト番号を段階的にずらし
て書き込んでいく。
【００２６】そして、マッピング手段は、ＡＴＭセルの
情報フィールド分蓄積されたチャネルバッファからＡＴ
Ｍセル化を行う。また、ＡＴＭ信号からＳＴＭ信号への
変換を行う多重ＡＴＭ／ＳＴＭ変換回路の場合は、ＡＴ
Ｍ網からセル単位に転送された情報は、読み取り制御手
段に入力される。前記読み取り制御手段は、入力された
セルの所属するチャネルを識別し、且つ前記セルの情報
フィールドの情報を前記チャネルに対応したチャネルバ
ッファへ蓄積する。
情報フィールド分蓄積されたチャネルバッファからＡＴ
Ｍセル化を行う。また、ＡＴＭ信号からＳＴＭ信号への
変換を行う多重ＡＴＭ／ＳＴＭ変換回路の場合は、ＡＴ
Ｍ網からセル単位に転送された情報は、読み取り制御手
段に入力される。前記読み取り制御手段は、入力された
セルの所属するチャネルを識別し、且つ前記セルの情報
フィールドの情報を前記チャネルに対応したチャネルバ
ッファへ蓄積する。
【００２７】ここで、読み出し制御手段では、判別部が
前記チャネルバッファの中からどのチャネルバッファか
ら読みだしを行うか判別し、その判別結果をメモリ部に
記憶させる。
前記チャネルバッファの中からどのチャネルバッファか
ら読みだしを行うか判別し、その判別結果をメモリ部に
記憶させる。
【００２８】マッピング部は、前記メモリ部のメモリ情
報に基いてチャネルバッファから情報を読み出して、該
情報の所属するチャネルに割り振られたタイムスロット
へ１バイトずつマッピングしていく。
報に基いてチャネルバッファから情報を読み出して、該
情報の所属するチャネルに割り振られたタイムスロット
へ１バイトずつマッピングしていく。
【００２９】
【実施例】本発明の実施例を、図に基いて説明する。図
３は、本実施例における多重ＳＴＭ／ＡＴＭ変換回路の
構成ブロック図である。
３は、本実施例における多重ＳＴＭ／ＡＴＭ変換回路の
構成ブロック図である。
【００３０】本実施例は、３チャネルを収容する通信網
において行った。本多重ＳＴＭ／ＡＴＭ変換回路は、マ
ッピング制御装置１１と、マッピング装置１２とを備え
る。さらに、前記マッピング制御装置１１には、制御部
１３とチャネル１〜３毎にそれに対応したチャネルバッ
ファ１４〜１５を備える。
において行った。本多重ＳＴＭ／ＡＴＭ変換回路は、マ
ッピング制御装置１１と、マッピング装置１２とを備え
る。さらに、前記マッピング制御装置１１には、制御部
１３とチャネル１〜３毎にそれに対応したチャネルバッ
ファ１４〜１５を備える。
【００３１】以下に前記各構成要素の機能を説明する。
前記マッピング制御装置１１は、ＳＴＭ網からフレーム
単位で転送される情報を入力してチャネル間におけるマ
ッピングの順位を制御する。
前記マッピング制御装置１１は、ＳＴＭ網からフレーム
単位で転送される情報を入力してチャネル間におけるマ
ッピングの順位を制御する。
【００３２】ここで、前記制御部１３は、フレーム単位
で入力されたＳＴＭ情報をチャネル毎（タイムスロット
番号毎）に識別してチャネル１とチャネル２のバイト番
号をずらし、且つチャネル２とチャネル３のバイト番号
をずらして前記チャネルバッファ１４〜１５に蓄積させ
ていく。
で入力されたＳＴＭ情報をチャネル毎（タイムスロット
番号毎）に識別してチャネル１とチャネル２のバイト番
号をずらし、且つチャネル２とチャネル３のバイト番号
をずらして前記チャネルバッファ１４〜１５に蓄積させ
ていく。
【００３３】前記マッピング装置１２は、前記３つのチ
ャネルバッファ１４〜１５の中で、ＡＴＭセルの情報フ
ィールド分の情報を蓄積したチャネルバッファを識別
し、これを読み出してＡＴＭセル化を行う装置である。
ャネルバッファ１４〜１５の中で、ＡＴＭセルの情報フ
ィールド分の情報を蓄積したチャネルバッファを識別
し、これを読み出してＡＴＭセル化を行う装置である。
【００３４】次に、本実施例における原理イメージを図
５に示した。本原理イメージ図は、制御部１３が入力し
たＳＴＭフレーム情報をチャネルバッファ１４〜１５に
蓄積させる処理過程のイメージ図である。
５に示した。本原理イメージ図は、制御部１３が入力し
たＳＴＭフレーム情報をチャネルバッファ１４〜１５に
蓄積させる処理過程のイメージ図である。
【００３５】ここでは、遅延時間の最小化を図るために
チャネル１（タイムスロット＃１）とチャネル２（タイ
ムスロット＃２）とのバイト番号を２４ずらした。以上
から、チャネル２のセルが送出されるまでの遅延時間
は、４８＋４８＋ヘッダ長バイトの遅延時間に短縮され
る。
チャネル１（タイムスロット＃１）とチャネル２（タイ
ムスロット＃２）とのバイト番号を２４ずらした。以上
から、チャネル２のセルが送出されるまでの遅延時間
は、４８＋４８＋ヘッダ長バイトの遅延時間に短縮され
る。
【００３６】また、図６は、制御部の内部処理過程を示
すブロック図である。チャネルカウンタ（図中チャネル
ＣＮＴ）２３は、ＳＴＭ網からのフレーム内でのタイム
スロット番号（チャネル番号）の識別を行うカウンタで
あり、フレームカウンタ（図中フレームＣＮＴ）２４
は、フレーム単位のカウントを行う。ここで、前記フレ
ームカウンタ２４は、本実施例においてＡＴＭセルの情
報フィールドは４８バイトとしてあるので４８進カウン
タとした。また、加算機２５、２６は、各々のカウンタ
情報の集計機である。
すブロック図である。チャネルカウンタ（図中チャネル
ＣＮＴ）２３は、ＳＴＭ網からのフレーム内でのタイム
スロット番号（チャネル番号）の識別を行うカウンタで
あり、フレームカウンタ（図中フレームＣＮＴ）２４
は、フレーム単位のカウントを行う。ここで、前記フレ
ームカウンタ２４は、本実施例においてＡＴＭセルの情
報フィールドは４８バイトとしてあるので４８進カウン
タとした。また、加算機２５、２６は、各々のカウンタ
情報の集計機である。
【００３７】また、バイアステーブル２７は、上記した
バイト番号のずらし情報の半固定テーブルであり、前記
バイアステーブル２７には通信中を示すイネーブルビッ
トを持ち、制御系からの通信開始の指示によりチャネル
バッファへの蓄積を開始する。
バイト番号のずらし情報の半固定テーブルであり、前記
バイアステーブル２７には通信中を示すイネーブルビッ
トを持ち、制御系からの通信開始の指示によりチャネル
バッファへの蓄積を開始する。
【００３８】さらに、１フレームで複数のタイムスロッ
トを用いる多元呼を対象とした変換においては、セルを
送出中に複数の回線でセル化要求が発生する場合があ
り、この場合には低速呼を優先させてセル化することに
よりセル化遅延時間の短縮を図るようにしてもよい。
トを用いる多元呼を対象とした変換においては、セルを
送出中に複数の回線でセル化要求が発生する場合があ
り、この場合には低速呼を優先させてセル化することに
よりセル化遅延時間の短縮を図るようにしてもよい。
【００３９】従って、本発明によれば、情報蓄積時にお
いて蓄積する情報のバイト番号を隣接するチャネル間に
おいてずらすことによりセル化遅延時間の短縮を図るこ
とが可能となる。
いて蓄積する情報のバイト番号を隣接するチャネル間に
おいてずらすことによりセル化遅延時間の短縮を図るこ
とが可能となる。
【００４０】次に、図５にＡＴＭ信号からＳＴＭ信号へ
の変換を行う多重ＡＴＭ／ＳＴＭ変換回路の構成を示し
た。本多重ＡＴＭ／ＳＴＭ変換回路は、読み取り制御装
置１６と、チャネルバッファ１８、１９と、読み出し制
御装置１７とを備える。
の変換を行う多重ＡＴＭ／ＳＴＭ変換回路の構成を示し
た。本多重ＡＴＭ／ＳＴＭ変換回路は、読み取り制御装
置１６と、チャネルバッファ１８、１９と、読み出し制
御装置１７とを備える。
【００４１】さらに、前記読み出し制御装置１７は、判
別部２０と、メモリ部２１と、マッピング部２２とを有
している。以下に、前記構成要素の機能を説明する。
別部２０と、メモリ部２１と、マッピング部２２とを有
している。以下に、前記構成要素の機能を説明する。
【００４２】前記読み取り制御装置１６は、ＡＴＭ網か
らセル単位で転送される情報からそのセルの所属するチ
ャネルを識別し、且つ前記セルの情報フィールドから情
報を読み取る装置である。
らセル単位で転送される情報からそのセルの所属するチ
ャネルを識別し、且つ前記セルの情報フィールドから情
報を読み取る装置である。
【００４３】前記チャネルバッファ１８、１９は、チャ
ネル毎に設置され、前記読み取り制御装置１６が読み取
った情報を蓄積するバッファである。前記判別部２０
は、前記チャネル１バッファ１８とチャネル２バッファ
１９のどちらから先に情報を読み出すかを判別する。
ネル毎に設置され、前記読み取り制御装置１６が読み取
った情報を蓄積するバッファである。前記判別部２０
は、前記チャネル１バッファ１８とチャネル２バッファ
１９のどちらから先に情報を読み出すかを判別する。
【００４４】前記メモリ部２１は、前記判別部２０の判
別結果をメモリする。前記マッピング部２２は、前記メ
モリ部２１のメモリ情報に基いてチャネル１バッファ１
８又はチャネル２バッファ１９から情報を読み出してＳ
ＴＭフレーム内の前記チャネル番号のタイムスロットへ
前記情報をマッピングする。
別結果をメモリする。前記マッピング部２２は、前記メ
モリ部２１のメモリ情報に基いてチャネル１バッファ１
８又はチャネル２バッファ１９から情報を読み出してＳ
ＴＭフレーム内の前記チャネル番号のタイムスロットへ
前記情報をマッピングする。
【００４５】前記多重ＡＴＭ／ＳＴＭ変換回路の変換過
程を以下に示す。前記チャネルバッファ１８、１９のう
ちＡＴＭセルの情報フィールド分の情報が蓄積されたチ
ャネルバッファは、そのチャネル番号を読み出し制御装
置１７に通知する。このとき、読み出し要求は同時に発
生しないので、読み出し制御装置１７では判別部２０に
より各バッファからの要求線のオアをとり、読み出し要
求に応ずべきチャネルバッファの番号をファーストイン
・ファーストアウト型のメモリであるメモリ部２１に蓄
積する。
程を以下に示す。前記チャネルバッファ１８、１９のう
ちＡＴＭセルの情報フィールド分の情報が蓄積されたチ
ャネルバッファは、そのチャネル番号を読み出し制御装
置１７に通知する。このとき、読み出し要求は同時に発
生しないので、読み出し制御装置１７では判別部２０に
より各バッファからの要求線のオアをとり、読み出し要
求に応ずべきチャネルバッファの番号をファーストイン
・ファーストアウト型のメモリであるメモリ部２１に蓄
積する。
【００４６】前記マッピング部２２はセル周期毎に前記
メモリ部２１から次に多重すべきチャネル番号を読み出
して、それに対応するバッファから情報の１セル分をＳ
ＴＭフレーム内の前記チャネル番号のタイムスロットへ
マッピングする。チャネルバッファ１８、１９は、通信
開始時において、第１セルを蓄積した時点で読み出し制
御装置１７に対して読み出し要求を通知する。
メモリ部２１から次に多重すべきチャネル番号を読み出
して、それに対応するバッファから情報の１セル分をＳ
ＴＭフレーム内の前記チャネル番号のタイムスロットへ
マッピングする。チャネルバッファ１８、１９は、通信
開始時において、第１セルを蓄積した時点で読み出し制
御装置１７に対して読み出し要求を通知する。
【００４７】従って、本多重ＡＴＭ／ＳＴＭ変換回路に
よれば、通信開始から第１番目のセル受信の時刻から網
での最大揺らぎ時間を加えた時刻を蓄積するメモリ部を
各回線（チャネル）に共通に設置したことにより多重処
理が可能となる。
よれば、通信開始から第１番目のセル受信の時刻から網
での最大揺らぎ時間を加えた時刻を蓄積するメモリ部を
各回線（チャネル）に共通に設置したことにより多重処
理が可能となる。
【００４８】
【発明の効果】従って、本発明によれば、多重されたＳ
ＴＭ回線を収容するセル化装置において、セル化遅延時
間を最小できる。さらに、セル揺らぎ吸収に関して多重
処理の実現が可能となる。
ＴＭ回線を収容するセル化装置において、セル化遅延時
間を最小できる。さらに、セル揺らぎ吸収に関して多重
処理の実現が可能となる。
【図１】多重ＳＴＭ／ＡＴＭ変換方式の原理図
【図２】多重ＡＴＭ／ＳＴＭ変換方式の原理図
【図３】本実施例における多重ＳＴＭ／ＡＴＭ変換回路
の構成ブロック図
の構成ブロック図
【図４】本実施例における原理イメージ図
【図５】本実施例における多重ＡＴＭ／ＳＴＭ変換回路
の構成ブロック図
の構成ブロック図
【図６】本実施例における制御部の内部処理過程を示し
たブロック図
たブロック図
【図７】従来の１つのＳＴＭ回線を収容するＳＴＭ／Ａ
ＴＭ変換方式の原理イメージ図
ＴＭ変換方式の原理イメージ図
【図８】従来の多重ＳＴＭ／ＡＴＭ変換方式の原理イメ
ージ図
ージ図
１・・マッピング制御手段 ２・・マッピング手段 ３・・制御部 ４・・チャネルバッファ ５・・読み取り制御制御部 ６・・チャネルバッファ ７・・読み出し制御手段 ８・・判別部 ９・・メモリ部 １０・・マッピング部 １１・・マッピング制御装置 １２・・マッピング装置 １３・・制御部 １４・・チャネルバッファ １５・・チャネルバッファ １６・・読み取り制御装置 １７・・読み出し制御装置 １８・・チャネル１バッファ １９・・チャネル２バッファ ２０・・判別部 ２１・・メモリ部 ２２・・マッピング部 ２３・・チャネルカウンタ ２４・・フレームカウンタ ２５・・加算機 ２６・・加算機 ２７・・バイアステーブル
───────────────────────────────────────────────────── フロントページの続き (72)発明者 江崎 裕 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 朝永 博 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 平１−148000（ＪＰ，Ａ)
Claims (5)
- 【請求項１】 複数のチャネルがフレーム上のタイムス
ロット毎に時分割多重されたＳＴＭ回線と、チャネル毎
にＡＴＭセルフォーマットに変換されたＡＴＭ回線とを
収容するＡＴＭ信号からＳＴＭ信号への変換方式におい
て、 ＳＴＭ網からフレーム単位で送信される情報をチャネル
毎にセルの情報フィールドへマッピングするマッピング
手段（２）と、前記マッピング手段（２）に前記情報を
セルの情報フィールドのどの位置へマッピングするかを
指示制御するマッピング制御手段（１）とを備えたこと
を特徴とする多重ＳＴＭ／ＡＴＭ変換方式。 - 【請求項２】 前記マッピング制御手段（１）は、ＳＴ
Ｍ網からのフレーム単位の情報をチャネル毎にタイムス
ロット単位で蓄積するチャネル数に対応したチャネルバ
ッファ（４）と、前記チャネルバッファ（４）への情報
の書き込みを制御する制御部（３）とを備え、 前記制御部（３）は、ＳＴＭ網から入力されたフレーム
情報を、チャネルに対応したタイムスロットのバイト番
号を隣接するチャネル毎に段階的にずらして書き込むこ
とを特徴とする請求項１記載の多重ＳＴＭ／ＡＴＭ変換
方式。 - 【請求項３】 前記マッピング手段（２）は、前記チャ
ネルバッファ（４）に蓄積されたタイムスロット情報か
ら、タイムスロット番号の低い順に読み出してＡＴＭセ
ルの情報フィールドへマッピングすることを特徴とする
請求項１記載の多重ＳＴＭ／ＡＴＭ変換方式。 - 【請求項４】 複数のチャネルの情報をチャネル毎にセ
ルフォーマットで転送するＡＴＭ回線と、前記複数のチ
ャネル情報をフレーム上でタイムスロット単位に時分割
多重して転送するＳＴＭ回線とを収容したＡＴＭ信号か
らＳＴＭ信号への変換方式において、 ＡＴＭセルフォーマットから所属チャネルを識別し、且
つ前記セルの情報フィールドの情報を読み取る読み取り
制御手段（５）と、前記読み取り制御手段（５）により
読み込まれた情報を各チャネル毎に蓄積する複数のチャ
ネルバッファ（６）と、前記チャネルバッファ（６）か
らセル単位に情報を読み出す読み出し制御手段（７）と
を備えることを特徴とする多重ＡＴＭ／ＳＴＭ変換方
式。 - 【請求項５】 前記読み出し制御手段（７）は、前記複
数のチャネルバッファ（６）の中からどのバッファから
読み出しを開始するかを判別する判別部（８）と、前記
判別部（８）からの読み出し順序を記憶するメモリ部
（９）と、前記メモリ部（９）からセル周期毎に多重す
べきチャネル番号を検出してそれに対応するチャネルバ
ッファ（６）から情報を１セル分読みだしそのチャネル
に対応したタイムスロットへ情報をマッピングするマッ
ピング部（１０）とを備えることを特徴とする請求項４
記載の多重ＡＴＭ／ＳＴＭ変換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19415791A JP2580412B2 (ja) | 1991-08-02 | 1991-08-02 | 多重ｓｔｍ／ａｔｍ変換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19415791A JP2580412B2 (ja) | 1991-08-02 | 1991-08-02 | 多重ｓｔｍ／ａｔｍ変換方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0537548A JPH0537548A (ja) | 1993-02-12 |
| JP2580412B2 true JP2580412B2 (ja) | 1997-02-12 |
Family
ID=16319871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19415791A Expired - Fee Related JP2580412B2 (ja) | 1991-08-02 | 1991-08-02 | 多重ｓｔｍ／ａｔｍ変換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2580412B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2770786B2 (ja) * | 1995-06-05 | 1998-07-02 | 日本電気株式会社 | 構造化データの多重ａｔｍ／ｓｔｍ変換装置 |
| DE69735415T2 (de) | 1996-05-07 | 2006-09-28 | Yamaha Corp., Hamamatsu | Verfahren und System zur Übertragung von Audiodaten mit Zeitstempel |
| JPH10178451A (ja) | 1996-10-17 | 1998-06-30 | Fujitsu Ltd | ハイブリッド交換機、交換機、及びこれらの交換機におけるｓｔｍデータ再配置方法 |
-
1991
- 1991-08-02 JP JP19415791A patent/JP2580412B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0537548A (ja) | 1993-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0942621B1 (en) | Multiprocessing system and method for assembly of asynchronous transfer mode cells | |
| EP0351818B1 (en) | ATM switching system | |
| US5838677A (en) | Switching system having means for congestion control by monitoring packets in a shared buffer and by suppressing the reading of packets from input buffers | |
| US5719865A (en) | Traffic shaping method and apparatus for ATM switching unit | |
| US5303236A (en) | Signalling apparatus for use in an ATM switching system | |
| JPH07202835A (ja) | 通信ネットワーク・ノード | |
| EP0355797B1 (en) | Signalling apparatus for use in an ATM switching system | |
| JP2580412B2 (ja) | 多重ｓｔｍ／ａｔｍ変換方式 | |
| JP2950231B2 (ja) | セル化転送データのリアセンブルバッファ制御装置及び制御方法 | |
| JP3881102B2 (ja) | 混在網における変換回路 | |
| JP3184964B2 (ja) | 交換システムのａｔｍセル変換方法 | |
| US5910953A (en) | ATM interface apparatus for time-division multiplex highways | |
| US6185223B1 (en) | Apparatus and method for providing fire wall protection for systems in communication with an a synchronous transfer mode system | |
| JPH0290834A (ja) | Ａｔｍ通話路装置及びａｔｍ回線終端装置 | |
| JPH03109841A (ja) | 時分割多重データ―パケット変換回路 | |
| JPH11252110A (ja) | デセル化装置 | |
| KR200258690Y1 (ko) | 패킷 데이터 처리를 위한 메모리 버스 장치 | |
| JP3117133B2 (ja) | フレーム組み立て回路及びフレーム組み立て方法 | |
| JP2937750B2 (ja) | ポインタ挿入装置 | |
| JPS62266946A (ja) | 多チヤンネルパケツト受信方式 | |
| JP2917891B2 (ja) | 損失セル補完方式 | |
| JP2718067B2 (ja) | データ交換方法 | |
| JP3655775B2 (ja) | Ａｔｍセル出力制御方式 | |
| KR0169906B1 (ko) | Atm망에서 셀 분해기의 다중 프레임 판독방법 | |
| JP2956604B2 (ja) | Ａｔｍシステムにおけるバッファ配備装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960820 |
|
| LAPS | Cancellation because of no payment of annual fees |