JPS62266946A - 多チヤンネルパケツト受信方式 - Google Patents

多チヤンネルパケツト受信方式

Info

Publication number
JPS62266946A
JPS62266946A JP61110402A JP11040286A JPS62266946A JP S62266946 A JPS62266946 A JP S62266946A JP 61110402 A JP61110402 A JP 61110402A JP 11040286 A JP11040286 A JP 11040286A JP S62266946 A JPS62266946 A JP S62266946A
Authority
JP
Japan
Prior art keywords
channel
memory
write
packet
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61110402A
Other languages
English (en)
Inventor
Kazuo Sakakawa
坂川 和男
Junichi Kanochi
叶内 順一
Hidekazu Tsutsui
英一 筒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61110402A priority Critical patent/JPS62266946A/ja
Publication of JPS62266946A publication Critical patent/JPS62266946A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術(第5図〜第7図) 発明が解決しようとする問題点 問題点を解決するための手段(第1図)作用 実施例(第2図〜第4図) 発明の効果 〔概要〕 受信パケットデータをチャンネル対応にゆらぎ吸収メモ
リに蓄積し、このメモリの読み出しアドレスに対する書
き込みアドレスの制御することによって、パケットの到
着時間ゆらぎを吸収してパケットデータを時分割多重伝
送路へ伝送する際に、オフセット量をチャンネルごとに
適応的に設定することによってゆらぎ吸収メモリのバッ
ファ遅延時間を最適化する。
〔産業上の利用分野〕
本発明はパケット交換機の加入者インタフェース装置に
係勺、特にパケット形式で到着する音声データを時分割
多重通信路とインタフェースする場合の、各チャンネル
ごとのパケット到着遅延ゆらぎを吸収する、多チャンネ
ルパケット受信方式%式% パケット交換機の加入者インタフェース装置が、時分割
多重伝送路とインタフェースし、音声等の実時間性を要
求されるデータを受信する場合には、パケット交換網内
の伝送遅延時間の変動等によって生じる各パケットの到
着時刻の変動(以下これをゆらぎと称する)を吸収して
、時分割多重伝送路に伝達する必要がある。
このような多チャンネルのパケット到着遅延ゆらぎ吸収
の処理は、極力0済的に実現されるとともに、これに必
要な時間遅れができるだけ短いものであることが望まれ
る。
〔従来の技術〕
パケット到着ゆらぎを吸収する多チャンネA・パケット
受信方式の一例として、従来、第5図をτ゛宍すような
もOが知られている。
第5図において1−1+ 1−2.・・・、1−ni!
、、それぞれ図示されないチャンネル1.チャンネル2
8・・・。
チャンネル外に対応して設けられた先入れ先出し7(F
IFO)バッファであって、それぞれのチャンネルにお
ける到着パケットは対応する先入れ先出I、5バッフ7
に蓄積され、所定周期で先に到着したものから抽出され
て、時分割多重伝送路2の対応−Jるチャンネルに送出
される。従って、各チャンネルのパケットの到着時刻に
ゆらぎがおっても、抽出周期が一定に維持されている限
)、送出デ〜りにおいてはゆらぎは吸収されている。
第6図は同様な多チャンネルパケット受信方式%式% 第6図において、3はパケット送信側における送口プロ
セッサを示し、4はパケット受口側における受信プロセ
ッサを示している。送口プロセッサ5は時刻情報付加部
5を有し、時刻情報付加部5は実時間性を要求されるデ
ータを含む各パケットに、その送出の時刻を示す時刻情
報を付加して、パケット交換網に送出する。一方、受信
プロセッサ4はゆらぎ吸収部6″f、有し、ゆらぎ吸収
部6はパケット交換網から到着するパケットに付加され
ている時刻情報を識別して、時分割多重伝送路2に送出
する時刻を制御する。従って送出データは、各パケット
の送出時刻の相互関係を忠実に維持して加入者に伝達さ
れ、ゆらぎが吸収されている。
このよ5な従来方式のうち第5図に示すもOに2いては
、時分割多重伝送路のチャンネル多重度が増加するのに
伴って、先入れ先出しバッフ1の数が増加し、経済的で
ないという問題がある。
また第6図に示すものにおいては、時分割多重伝送路の
チャンネル多重度が増加すると、受信プロセッサにおけ
る送出時刻制御のための処理量が増大してその処理能力
を圧迫し、従って時分割多重伝送路のチャンネル多重度
が、受信プロセッサの処理能力によって制限されるとい
う問題があった。
これに対してこのような問題点を有しないものとして、
多チャンネルパケット受信方式が提案されている。
第7図は、多チャンネルパケット受信方式において、パ
ケット交換網と時分割多重伝送路とのインタフェース部
に設けられるパケット受信装置の原理的構成を示し、1
1は書き込み読み出しメモリ、12は読み出しポインタ
発生手段、15は書き込みポインタ発生手段、14は蓄
積状態監視手段でしる。
書き込み読み出しメモリ11は、それぞれ等しい記憶容
Rk有するチャンネル対応領域を各チャンネルごとに有
し、到着データを各チャンネル対応に蓄積する。
読み出しポインタ発生手段12は、書き込み読み出しメ
モリ11の各チャンネル対応領域に蓄積されているデー
タを、時分割多重伝送路2の各チャンネルに所定周期で
抽出するための、読み出しアドレスを発生する。
書き込みポインタ発生手段13は、到着データを書き込
み読み出しメモリ11のチャンネル対応領域に蓄積する
ための書き込みアドレスを発生する。
蓄積状態監視手段14は、書き込み読み出しメモリ11
の各チャンネル対応領域に蓄積されているデータ量を監
視して、書き込みポインタ発生手段13が発生する書き
込みアドレスを制御する。
従って第7図に示された多チャンネルパケット受信方式
では、各チャンネルに送口されるデータを、書き込み読
み出しメモリ11の各チャンネル対応領域に蓄積し、そ
れぞれの領域ごとの先入れ先出しの制御を、ポインタ制
御によって一元的に処理するので、第5図に示されたよ
うに先入れ先出しバック7を各チャンネルごとに設ける
場合に比べて、経済性が大幅に向上する。
またパケットの到着時刻のゆらぎは、書き込み読み出し
メモリ11内のデータの蓄積量が皆無にならないよって
、蓄積状態監視手段14が書き込みポインタ発生手段1
3が発生する書き込みアドレスを制御することによって
吸収される。すなわち蓄積状態監視手段14は、書き込
みポインタ発生手段13の発生する書き込みアドレスを
、その時点の読み出しアドレスよシ一定のオフセット値
だけ歩進させる。従って書き込み読み出しメモリ11に
おける、チャンネル対応領域の読み出しアドレスに対応
する位置から、オフセット値だけ進んだ位置から書き込
みが行われる。このオフセット値は、読み出しアドレス
がオフセット値だけ歩進するに要する時間(オフセット
時間)が、例えば通常生じ得るゆらぎ時間よ)も大きく
なるように選ばれる。
このようにして、読み出しポインタ発生手段12が周期
的に発生する、オフセット値を加算した読み出しアドレ
スによってデータが読み出されて、時分割多重伝送路2
へ送出される。これらの処理はハードウェアロジックに
よって行われるので、受信プロセッサ4を必要とせずに
ゆらぎ吸収の処理が行われ、時分割多重伝送路における
チャンネル多重度に対する制限が解除される。
〔発明が解決しようとする問題点〕
従来の多チャンネルパケット受信方式においては、第5
図に示すように各チャンネル対応に先入れ先出しバッフ
ァを設ける場合は、時分割多重伝送路のチャンネル多重
度が増加するのに伴りてノ1−ドウエア規模が膨大にな
って、経済的でないという問題があった。
また第6図に示すように送受信側にそれぞれプロセッサ
を設けて、ソフトウェアによって処理を行う場合には、
時分割多重伝送路のチャンネル多重度が増加すると、到
着パケットに付加されている時刻情報に基づいて加入者
へのデータ送信時刻を制御する受信プロセッサの処理量
が増大するため、インタフェース可能なチャンネル多重
度がプロセッサの処理能力によって制限されるという問
題があった。
さらに第7図に示すように、書き込み読み出しメモリに
チャンネル対応領域を設けて、読み出しアドレスに一定
のオフセット値を付加した書き込みアドレスによって書
き込みを行う方式では、各チャンネル対応領域の容量は
、その通信におけるパケットの最大遅延時間+オフセッ
ト時間に相当する容量が必要でアシ、このオフセット値
は通信の内容に拘らず一定である。従って隣接ノード間
の通信のように、最大遅延時間の小さい痛信の場合には
、最大遅延時間に比べてオフセット時間が大きくなシ、
必要以上に大きなバッファを設定したことになって不経
済であるという問題がおった。
〔問題点を解決するための手段〕
本発明はこのような従来技術の問題点を解決しようとす
るものであって、第1図にその原理的構成を示すように
、書き込みポインタ発生手段(101)。
書き込み読み出しメモリ(102) 、ポインタ制御手
段(103)を有するパケット受信装置において、オフ
セットレジスタ(104)を設けたものでおる。
書き込みポインタ発生手段(101)は、到着したパケ
ットブータラ書キ込み読み出しメモリ(102)のチャ
ンネル対応領域に蓄積する書き込みアドレスを発生する
書き込み読み出しメモリ(102)は、各チャンネルご
とにチャンネル対応領域を設定され、各チャンネルごと
に到着データを蓄積する。
ポインタ制御手段(103)は、書き込みポインタ発生
手段(101)の発生する書き込みアドレスが読み出し
アドレスに対してオフセットレジスタ(104)が保持
するチャンネルごとのオフセット量だけオフセッH−有
するように、誉き込みポインタ発生手段(1oi)を制
御する。
オフセットレジスタ(104)は、呼制御時中央処理装
置から通信距離(経由ノード数)に応じたオフセット値
をチャンネルごとに設定される。
〔作用〕
本発明の方式では、オフセットレジスタ(104)に通
信距離すなわちパケットが経由するノード数の数に応じ
て設定されたオフセット量をチャンネルごとに保持して
おき、設定されたオフセット値に応じて書き込みアドレ
スを制御して書き込み読み出しメモリ(102)に到着
パケットデータを蓄積し、これを一定周期で読み出して
時分割多重伝送路へ伝送することによって、バクット到
着時間の変動すなわちゆらぎを有効に吸収する。
この際、オフセットレジスタに設定されるオフセット量
は、呼制御時、ソフトウェア処理によって受信した制御
パケットの発呼アドレスから通信距離すなわち経由する
ノード数を調べることによって、通信距離の大きい場合
は大きい値を、小さい場合は小さい値を設定される。
そして呼制御によ少リンクが確立したとき、オフセット
レジスタに設定されたオフセット値に基づき、ハードロ
ジックによるポインタ制御を行って書き込みアドレスを
定めることによって各チャンネル対応領域の大きさが決
定される。
従って本発明によればオフセット量がチャンネルごとに
適応的に定められ、従ってゆらぎ吸収のための書き込み
読み出しメモリ■バッフ1遅延時間が最適化される。
〔実施例〕
第2図は本発明の一実施例であって、本発明方式をEC
M 50方式とのイ/り7エースに適用した場合の構成
を示している。同図において、21はパケット交換機、
22はCPU部、23はオフセットレジスタ、24はヘ
ッダ分離回路、25はチャンネル番号レジスタ、26は
セレクタ、27はゆらぎ吸収メモリ、2日は誉き込みポ
インタ格納メモリ、29はポインタ制御部、50は書き
込み制御部、31は読み出し制御部、32はチャンネル
カウンタ、35はフレームカウンタ、34はセレクタ、
35は直並列変換回路、36はPBX−ECM 30イ
ンタフ工−ス部でらる。
また第6図はゆらぎ吸収メモ!J271Cおけるポイン
タ制御を説明する図でらる。
第2図において、パケット交換機21から呼制御パケッ
トe受信すると、 CPU部22は発呼元アドレスから
通信距離?調べ、その距離に応じた値のオフセラトラオ
フセットレジスタ23における所定のチャンネルに書き
込む。データリンクが確立し、データパケットを受信す
ると、ヘッダ分離回路24において分離されたヘッダ5
.6から時分割多重伝送路2におけるどのチャンネルを
使用するかが決定され、そのチャンネル番号がチャンネ
ル番号レジスタ25に格納される。チャンネル番号レジ
スタ25に格納されたチャンネル番号に応じて、オフセ
ットレジスタ23からオフセット値が読み出される。
またこのチャンネル番号はセレクタ26を介してゆらぎ
吸収メモリ27に与えられて、データをどのチャンネル
に書き込むべきかを指示するとともに、書き込みポイン
タ格納メモリ28をアクセスして、該当するチャンネル
の書き込みポインタを読み出す。この場合に読み出され
る書き込みポインタは、ゆらぎ吸収メモリ27の状態監
視を行っているポインタ制御部29の制御に基づいて、
次のように決定される。
(1)  ゆらぎ吸収メモリ27が初期状態の場合この
場合は第6図0)に示すよって、書き込みフインクは読
み出しポインタ値+オフセット値として定められる。こ
れはバッファ量が初期バケット遅延時間子オフセット値
に設定されたことを意味している。オフセットに相当す
る部分にはダミーデータが書き込まれる。受信したパケ
ットデータは書き込みポインタよシ先の、図中斜線を施
して示す部分に書き込まれ、読み出しポインタは同じ方
向に等速度で進む。
(2)  ゆらぎ吸収メモリ27が定常状態の場合この
場合は第3図(6)に示すように、読み出しポインタが
それ以前に受信したデータを読み出すのに応じて、書き
込みポインタをインクリメントする。これによって以前
書き込んだデータに続けて、図中斜線を施して示す部分
に受信したデータが書き込まれ、バッファ容量を変化さ
せる必要がない。
データを読み終った部分には“FF”が書き込まれる。
(3)  ゆらぎ吸収メモリ27がアンダー70−状態
の場合 この場合は第3図(6)に示すように、アンダーフロー
状態すなわち読み出しボイ/りが書き込みポインタを追
い越した状態になったので、書き込みポインタは直ちに
読み出しポインタ値+オフセット値に更新される。これ
によってバッフ1容量は、更新される以前に生じた最大
遅延時間+オフセット時間に更新されたことになる。
このようにして書き込むべき先頭アドレスが決定される
と、ゆらぎ吸収メモリ27に、ヘッダ分離回路24にお
いてヘッダ部を除去されたパケットデータを先頭バイト
から順次書き込み、1バイト書き終るごとに書き込みポ
インタをインクリメントする。1パケット分のデータを
すべて書き終えると、書き込みボイ/りは書き込みポイ
ンタ格納メモリ28に格納され、次のパケットを受信し
たとき、同様の動作を繰シ返、す。
一方、読み出し制御部31はチャ/ネルカラ/り32、
フレームカウンタ33によって、ゆらぎ吸収メモリ27
に書き込まれている各チャンネルのデータに対する、読
み出しボイ/りを制御する。ここでチャンネルカウンタ
32は、時分割多重伝送路2の各チャンネルの周期に同
期して歩進し、ゆらぎ吸収メモリにおける各チャンネル
1〜30のアドレスを循環的に出力し、セレクタ26を
経てゆらぎ吸収メモリ27に入力する。またフレームカ
ラ/り53は、時分割多重伝送路のフレーム周期に同期
して歩進し、各チャンネル対応領域内の読み出しアドレ
スを記憶容量の範囲内で循環的に出力し、セレクタ34
を経てゆらぎ吸収メモリ27に入力する。
第4図はゆらぎ吸収メモリ27の読み出し動作を説明し
たものである。ゆらぎ吸収メモリ27は第4図(、)に
示すように例えば64キロバイトからなシ、時分割多重
伝送路2の32個のチャンネルに対応して、それぞれ等
しい記憶容量(2キロバイト)を割フ当てられている。
このうち0番目と16番目にはデータが制御信号用に割
シ当てられているため、格納されないので、タイムスロ
ット0とタイムスロット16を除いて、チャンネル1〜
チヤンネル30にデータが格納される。
読み出しポインタは、第4図伝)においてタイムスロッ
ト0.チャンネル1.チャンネル2.・・・。
チャンネル30のそれぞれの最初のアドレスを順次し、
読み出されたデータは第4図(&)に示すように並直列
変換回路55を経て、AI、B1.CI、・・・・・・
、AAの順に配列されて1つのフレームに組み立てられ
る。次に読み出しポインタは次のアドレスを順次(0’
) −(1’)→(2’) −(3す→・・・・・・(
31つのようにアクセスし、読み出され友データはA2
. B2. C2,・・・・・・、BBの顆に配列され
て、次のフレームに組み立てられ。
る。
このようにして組み立てられたフレームデータは、PB
X−PCM 30インタフ工−ス回路36を経て、PC
M−50方式の伝送路信号を作成される。
以上の実施例においてはPCM−50方式に適用する場
合について説明したが、本発明はこれに限るものでなく
、本実施例におけるゆらぎ吸収メモリの容量、アドレス
空間の割り当て方法環’tK更するだけで、ハードウェ
ア規模に変更を加えることなく、PCM24方式、 P
CM120方式等に対しても適用することができる。
〔発明の効果〕
以上説明したように本発明によれば、ゆらぎ吸収メモリ
を具えて多チャンネルの受信パケットデータの到着時間
のゆらぎを吸収するようにしたパケット受信装置におい
て、パケット到着遅延時間の大小に対応してゆらぎ吸収
メモリにおけるチャンネル対応領域の大きさが設定され
るので、ゆらぎ吸収メモリのバラフッ遅延時間が最適化
される。
かつ本発明の方式はハードウェア構成も単純て゛らシ、
拡張性もめる点で有利である。
【図面の簡単な説明】
第1図は本発明の原理的構成を示す図、第2図は本発明
の一実施例の構成を示す図、第3図はゆらぎ吸収メモリ
におけるポインタ制御を説明する図、 第4図はゆらぎ吸収メモリにおける読み出し動作を説明
する図、 第5図は従来の多チャンネルパケット受信方式の一例を
示す図、 第6図は従来の他の多チャンネルパケット受信方式の他
の例を示す図、 第7図は従来のさらに他の多チャンネルパケット受信方
式におけるパケット受信装置を示す図でめる。 101・・・書き込みポインタ発生手段102・・・書
き込み読み出しメモリ 103・・・ポインタ制御手段 104・・・オフセットレジスタ 21・・・パケット交換機 22・・・CPU部 26・・・オフセットレジスタ 24・・・ヘッダ分離回路 25・・・チャンネル番号レジスタ 26・・・セレクタ 27・・・ゆらぎ吸収メモリ 28・・・誉き込みポインタ格納メモリ29・・・ポイ
ンタ制御部 30・・・書き込み制御部 61・・・読み出し制御部 62・・・チャンネルカクンタ 35・・・フレームカウンタ 34・・・セレクタ 35・・・直並列変換回路

Claims (1)

  1. 【特許請求の範囲】 書き込みポインタ発生手段(101)の発生する書き込
    みアドレスに応じて受信パケットデータを書き込み読み
    出しメモリ(102)のチャンネル対応領域に蓄積し、
    各チャンネルのデータを一定周期で読み出して時分割多
    重伝送路へ伝送するとともに、ポインタ制御手段(10
    3)を設けて読み出しアドレスに対する前記書き込みア
    ドレスを制御することによってパケット到着時間のゆら
    ぎを吸収するパケット受信装置において、 呼制御時通信距離に応じて設定されるオフセット量をチ
    ャンネル対応に保持するオフセットレジスタ(104)
    を設け、 受信パケットデータに付与されたチャンネル番号に応じ
    て該オフセットレジスタ(104)から読み出されたオ
    フセット値によって前記ポインタ制御手段(103)に
    おけるオフセット量の制御を行うことを特徴とする多チ
    ャンネルパケット受信方式。
JP61110402A 1986-05-14 1986-05-14 多チヤンネルパケツト受信方式 Pending JPS62266946A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61110402A JPS62266946A (ja) 1986-05-14 1986-05-14 多チヤンネルパケツト受信方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61110402A JPS62266946A (ja) 1986-05-14 1986-05-14 多チヤンネルパケツト受信方式

Publications (1)

Publication Number Publication Date
JPS62266946A true JPS62266946A (ja) 1987-11-19

Family

ID=14534890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61110402A Pending JPS62266946A (ja) 1986-05-14 1986-05-14 多チヤンネルパケツト受信方式

Country Status (1)

Country Link
JP (1) JPS62266946A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02234544A (ja) * 1989-03-08 1990-09-17 Fujitsu Ltd 時分割多重データ―パケット変換回路
JP2008103921A (ja) * 2006-10-18 2008-05-01 Oki Electric Ind Co Ltd ジッタバッファ回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02234544A (ja) * 1989-03-08 1990-09-17 Fujitsu Ltd 時分割多重データ―パケット変換回路
JP2008103921A (ja) * 2006-10-18 2008-05-01 Oki Electric Ind Co Ltd ジッタバッファ回路

Similar Documents

Publication Publication Date Title
US4603416A (en) (Time division multiplex) switching system for routing trains of constant length data packets
US5495482A (en) Packet transmission system and method utilizing both a data bus and dedicated control lines
EP0809381B1 (en) ATM switching system
US7031330B1 (en) Very wide memory TDM switching system
JPH024054A (ja) ハイブリッドパケット交換方法および装置
EP1192753A2 (en) Method and apparatus for shared buffer packet switching
US3732548A (en) Switching center for a data network
US5519708A (en) System for converting synchronous time-division signals into asynchronous time-division data packets
JPS62266946A (ja) 多チヤンネルパケツト受信方式
US6529510B1 (en) ATM switching apparatus and method thereof
JPH01180156A (ja) パケットスイッチング回路
US5910953A (en) ATM interface apparatus for time-division multiplex highways
US6914901B1 (en) System and method for communicating using multiple memory banks
JPH03109841A (ja) 時分割多重データ―パケット変換回路
JP2580412B2 (ja) 多重stm/atm変換方式
JPH0290834A (ja) Atm通話路装置及びatm回線終端装置
JPH02280439A (ja) 先き入れ先だしメモリを用いた時分割方式よりパケット方式へのデータ変換回路
JP4074069B2 (ja) 伝送装置
JP2550032B2 (ja) 回線/パケツト統合交換システム
JP2933653B2 (ja) パケットスイッチング交換装置の入力変換装置
JP2553638B2 (ja) パケット交換自己ルーチングモジュール
JPH06164641A (ja) Fifoメモリ・パケットスイッチ
JPH04369139A (ja) Atmトラヒック制御方式
JP2770375B2 (ja) 伝送遅延位相補償回路
KR200258690Y1 (ko) 패킷 데이터 처리를 위한 메모리 버스 장치