JP2956604B2 - Ａｔｍシステムにおけるバッファ配備装置 - Google Patents
Ａｔｍシステムにおけるバッファ配備装置Info
- Publication number
- JP2956604B2 JP2956604B2 JP8227132A JP22713296A JP2956604B2 JP 2956604 B2 JP2956604 B2 JP 2956604B2 JP 8227132 A JP8227132 A JP 8227132A JP 22713296 A JP22713296 A JP 22713296A JP 2956604 B2 JP2956604 B2 JP 2956604B2
- Authority
- JP
- Japan
- Prior art keywords
- atm
- cell
- buffer
- cells
- dummy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、現用系と予備系に
おける送信ＡＴＭセル順序列を一致させるフォーマット
変換バッファの配備を行うＡＴＭシステムにおけるバッ
ファ配備装置に関する。
おける送信ＡＴＭセル順序列を一致させるフォーマット
変換バッファの配備を行うＡＴＭシステムにおけるバッ
ファ配備装置に関する。
【０００２】
【従来の技術】従来、ＡＴＭ(Asynchronous Transfer m
ode:非同期転送モード）通信システムでは、装置内でＳ
ＤＨ（Synchronous Digital Hierarchy:同期転送）フレ
ームのオーバヘッド部及びペイロード部にＡＴＭセルが
挿入されたフォーマット（フルスペックＡＴＭ構成）か
ら、ＳＤＨフレームのペイロード部のみにＡＴＭセルが
挿入されたフォーマット（ＳＤＨフレーム構成）に変換
して伝送路に送出している。
ode:非同期転送モード）通信システムでは、装置内でＳ
ＤＨ（Synchronous Digital Hierarchy:同期転送）フレ
ームのオーバヘッド部及びペイロード部にＡＴＭセルが
挿入されたフォーマット（フルスペックＡＴＭ構成）か
ら、ＳＤＨフレームのペイロード部のみにＡＴＭセルが
挿入されたフォーマット（ＳＤＨフレーム構成）に変換
して伝送路に送出している。
【０００３】図２は、このＳＤＨフレーム構成のフォー
マット（ＣＣＩＴ勧告、Ｇ．７０８に準拠）を示す図で
ある。図２のフォーマットは、セクションオーバヘッド
部ＳＯＨ及びパスオーバーヘッド部ＰＯＨを有してい
る。残余部分はペイロード部、有効データ部である。
マット（ＣＣＩＴ勧告、Ｇ．７０８に準拠）を示す図で
ある。図２のフォーマットは、セクションオーバヘッド
部ＳＯＨ及びパスオーバーヘッド部ＰＯＨを有してい
る。残余部分はペイロード部、有効データ部である。
【０００４】このフォーマット例では、１ローに入るセ
ル数が５セルであり、１ローのバイト数は２６０バイト
である。また、１セルのバイト数は５３バイトとなって
いる。そのため、各ローのオーバヘッドからＡＴＭセル
の先頭までのバイト数がａ，ｂに示すように各ローで異
なっている。
ル数が５セルであり、１ローのバイト数は２６０バイト
である。また、１セルのバイト数は５３バイトとなって
いる。そのため、各ローのオーバヘッドからＡＴＭセル
の先頭までのバイト数がａ，ｂに示すように各ローで異
なっている。
【０００５】図３はＡＴＭ通信装置の送信側の要部構成
を示すブロック図である。図３のＡＴＭ通信装置の送信
側は、ＡＴＭセルのクロスコネクトを行うためのスイッ
チ（ＳＷ）部４０及び装置内ＡＴＭセルフォーマットか
ら伝送路ＡＴＭフォーマットに変換するフォーマット変
換部４１からなる。このＳＷ部４０のＳＷバッファ４０
ａ、かつ、フォーマット変換バッファ４１ａによって、
ＡＴＭセルのクロスコネクトを行い、かつ、装置内ＡＴ
Ｍセルフォーマットから伝送路ＡＴＭフォーマットに変
換している。
を示すブロック図である。図３のＡＴＭ通信装置の送信
側は、ＡＴＭセルのクロスコネクトを行うためのスイッ
チ（ＳＷ）部４０及び装置内ＡＴＭセルフォーマットか
ら伝送路ＡＴＭフォーマットに変換するフォーマット変
換部４１からなる。このＳＷ部４０のＳＷバッファ４０
ａ、かつ、フォーマット変換バッファ４１ａによって、
ＡＴＭセルのクロスコネクトを行い、かつ、装置内ＡＴ
Ｍセルフォーマットから伝送路ＡＴＭフォーマットに変
換している。
【０００６】この二つのＳＷバッファ４０ａ及びフォー
マット変換バッファ４１ａによって、伝送路利用率０．
９５のランダムトラヒックで１０-10 の単位時間でのシ
ステム処理量であるスループット特性を確保するように
している。さらに、フォーマット変換バッファ４１ａ
で、伝送路上におけるＳＤＨフレームのオーバヘッド部
でのＡＴＭセルデータの読み出しが行われないようにバ
ッファリングされるデータを吸収している。
マット変換バッファ４１ａによって、伝送路利用率０．
９５のランダムトラヒックで１０-10 の単位時間でのシ
ステム処理量であるスループット特性を確保するように
している。さらに、フォーマット変換バッファ４１ａ
で、伝送路上におけるＳＤＨフレームのオーバヘッド部
でのＡＴＭセルデータの読み出しが行われないようにバ
ッファリングされるデータを吸収している。
【０００７】このようなＡＴＭ通信装置では、ＳＷバッ
ファ４０ａにバッファリングされる有効データが少な
く、ＳＷバッファ４０ａの読み出し側で有効データを含
まない空きセルを挿入する場合、フォーマット変換バッ
ファ４１ａの書き込み側で一度、空きセルを廃棄し、フ
ォーマット変換バッファ４１ａのアンダフロー時に再
度、読み出し側で空きセルを挿入することによって、フ
ォーマット変換バッファ４１ａの容量の低減が可能であ
る。
ファ４０ａにバッファリングされる有効データが少な
く、ＳＷバッファ４０ａの読み出し側で有効データを含
まない空きセルを挿入する場合、フォーマット変換バッ
ファ４１ａの書き込み側で一度、空きセルを廃棄し、フ
ォーマット変換バッファ４１ａのアンダフロー時に再
度、読み出し側で空きセルを挿入することによって、フ
ォーマット変換バッファ４１ａの容量の低減が可能であ
る。
【０００８】しかし、ＳＷバッファ４０ａに多数の有効
セルがバッファリングされて連続的に読み出され、フォ
ーマット変換バッファ４１ａに有効セルが連続的に書き
込まれるようなピークレート時には、書き込み側で空き
セルを廃棄できないため、同様のスループット特性を確
保するためには、２００セル以上の大容量のＳＷバッフ
ァ４０ａ及びフォーマット変換バッファ４１ａが必要に
なる。
セルがバッファリングされて連続的に読み出され、フォ
ーマット変換バッファ４１ａに有効セルが連続的に書き
込まれるようなピークレート時には、書き込み側で空き
セルを廃棄できないため、同様のスループット特性を確
保するためには、２００セル以上の大容量のＳＷバッフ
ァ４０ａ及びフォーマット変換バッファ４１ａが必要に
なる。
【０００９】また、ＡＴＭ通信装置では伝送路での無瞬
断切り替えを行う必要がある。図４は、このような伝送
路無瞬断切り替えを行うＡＴＭ通信装置の送信側におけ
る現用系及び予備系の一例を示すブロック図である。
断切り替えを行う必要がある。図４は、このような伝送
路無瞬断切り替えを行うＡＴＭ通信装置の送信側におけ
る現用系及び予備系の一例を示すブロック図である。
【００１０】このようなＡＴＭ通信装置の送信側では、
伝送路上での無瞬断切り替えを行うために現用系と予備
系との送信ＡＴＭセルの順序列を一致させる必要があ
る。このため、フォーマット変換部バッファの書き込み
側で一度、空きセルを廃棄してフォーマット変換部バッ
ファでのアンダフロー時に再度、読み出し側で空きセル
を挿入している。
伝送路上での無瞬断切り替えを行うために現用系と予備
系との送信ＡＴＭセルの順序列を一致させる必要があ
る。このため、フォーマット変換部バッファの書き込み
側で一度、空きセルを廃棄してフォーマット変換部バッ
ファでのアンダフロー時に再度、読み出し側で空きセル
を挿入している。
【００１１】この場合、ＳＤＨフレームのオーバヘッド
部と読み出すＡＴＭセルとの位相関係及びバッファセル
量が現用系と予備系とで異なると、空きセルの挿入位置
が両系間で相違するため、両系の送信ＡＴＭセル（有効
セルと空きセル）の順序列を一致させる処理が必要にな
る。この順序列を一致させる処理として、フォーマット
変換部バッファの書き込み側で装置内の空きセルを選別
して廃棄する空きセル廃棄処理と、このフォーマット変
換部バッファのアンダフロー時の読み出し側で伝送路空
きセルを挿入する処理を行っている。
部と読み出すＡＴＭセルとの位相関係及びバッファセル
量が現用系と予備系とで異なると、空きセルの挿入位置
が両系間で相違するため、両系の送信ＡＴＭセル（有効
セルと空きセル）の順序列を一致させる処理が必要にな
る。この順序列を一致させる処理として、フォーマット
変換部バッファの書き込み側で装置内の空きセルを選別
して廃棄する空きセル廃棄処理と、このフォーマット変
換部バッファのアンダフロー時の読み出し側で伝送路空
きセルを挿入する処理を行っている。
【００１２】さらに、このアンダフロー時の現用系から
予備系にリセット信号を送出して、バッファ動作の同時
初期化を行うための同時初期化処理と、現用系から予備
系に対してＳＤＨフレームのオーバヘッド部に対するＡ
ＴＭセルの先頭位置をフレームごとに通知し、その位相
関係を一致させる位相関係一致処理を行っている。
予備系にリセット信号を送出して、バッファ動作の同時
初期化を行うための同時初期化処理と、現用系から予備
系に対してＳＤＨフレームのオーバヘッド部に対するＡ
ＴＭセルの先頭位置をフレームごとに通知し、その位相
関係を一致させる位相関係一致処理を行っている。
【００１３】また、このようなＡＴＭ通信システムに関
する従来例としては、特開平４ー１５７８４４号公報、
特開平５ー２４０３５６号公報に開示されている技術が
知られている。
する従来例としては、特開平４ー１５７８４４号公報、
特開平５ー２４０３５６号公報に開示されている技術が
知られている。
【００１４】
【発明が解決しようとする課題】このように、上記従来
例では、スループット特性を確保し、かつ、フォーマッ
ト変換バッファを数セル程度の小容量に低減することが
困難である。また、ＳＤＨフレームのオーバヘッド部と
読み出すＡＴＭセルとの位相関係及びバッファセル量が
現用系と予備系で異なる際に、空きセル廃棄処理、伝送
路空きセル挿入処理、同時初期化処理及び位相関係一致
処理を行う、それぞれの回路が必要となる。
例では、スループット特性を確保し、かつ、フォーマッ
ト変換バッファを数セル程度の小容量に低減することが
困難である。また、ＳＤＨフレームのオーバヘッド部と
読み出すＡＴＭセルとの位相関係及びバッファセル量が
現用系と予備系で異なる際に、空きセル廃棄処理、伝送
路空きセル挿入処理、同時初期化処理及び位相関係一致
処理を行う、それぞれの回路が必要となる。
【００１５】すなわち、現用系と予備系における送信Ａ
ＴＭセル順序列を一致させるフォーマット変換バッファ
周辺の回路構成が複雑化する。したがって、信号処理規
模及び装置規模が増大化するという欠点があった。
ＴＭセル順序列を一致させるフォーマット変換バッファ
周辺の回路構成が複雑化する。したがって、信号処理規
模及び装置規模が増大化するという欠点があった。
【００１６】本発明は、このような従来の技術における
課題を解決するものであり、伝送路利用率０．９５のラ
ンダムトラヒックで１０-10 のスループット特性を確保
し、かつ、フォーマット変換バッファの容量を数セル程
度に低減できるとともに、現用系及び予備系における送
信ＡＴＭセル順序列を一致させるフォーマット変換バッ
ファの周辺回路が簡素化され、その信号処理規模及び装
置規模を縮小できるＡＴＭシステムにおけるバッファ配
備装置の提供を目的とする。
課題を解決するものであり、伝送路利用率０．９５のラ
ンダムトラヒックで１０-10 のスループット特性を確保
し、かつ、フォーマット変換バッファの容量を数セル程
度に低減できるとともに、現用系及び予備系における送
信ＡＴＭセル順序列を一致させるフォーマット変換バッ
ファの周辺回路が簡素化され、その信号処理規模及び装
置規模を縮小できるＡＴＭシステムにおけるバッファ配
備装置の提供を目的とする。
【００１７】
【課題を解決するための手段】上記課題を達成するため
に、請求項１記載の発明は、ＡＴＭセルのクロスコネク
ト及び装置内用のＡＴＭセルフォーマットを伝送路用Ａ
ＴＭセルフォーマットへ変換し、所定伝送路利用率での
ランダムトラヒックで所定スループット特性を確保し、
かつ、伝送路上のＳＤＨフレームのオーバヘッド時にＡ
ＴＭセルデータの読み出しを行わずにバッファリングで
のデータを吸収する際のＡＴＭシステムにおけるバッフ
ァ配備装置にあって、読み出し側ではＳＤＨフレームの
オーバヘッド時にＡＴＭセルデータを読み出さずに、一
定速度でＡＴＭセルデータをバッファリングし、かつ、
書き込み側でダミーセルを廃棄し、ダミーセル以外の全
てのセルの読み込み及び読み出しを連続して行うフォー
マット変換部と、読み出し側で一定速度に相当するダミ
ーセルを生成するスイッチ部とを備える構成としてあ
る。
に、請求項１記載の発明は、ＡＴＭセルのクロスコネク
ト及び装置内用のＡＴＭセルフォーマットを伝送路用Ａ
ＴＭセルフォーマットへ変換し、所定伝送路利用率での
ランダムトラヒックで所定スループット特性を確保し、
かつ、伝送路上のＳＤＨフレームのオーバヘッド時にＡ
ＴＭセルデータの読み出しを行わずにバッファリングで
のデータを吸収する際のＡＴＭシステムにおけるバッフ
ァ配備装置にあって、読み出し側ではＳＤＨフレームの
オーバヘッド時にＡＴＭセルデータを読み出さずに、一
定速度でＡＴＭセルデータをバッファリングし、かつ、
書き込み側でダミーセルを廃棄し、ダミーセル以外の全
てのセルの読み込み及び読み出しを連続して行うフォー
マット変換部と、読み出し側で一定速度に相当するダミ
ーセルを生成するスイッチ部とを備える構成としてあ
る。
【００１８】請求項２記載のＡＴＭシステムにおけるバ
ッファ配備装置は、ＡＴＭセルデータのバッファリング
量が増加しないように、予め生成したスイッチ部の読み
出し側で一定速度のダミーセルを、スイッチ部で吸収す
ることによって、所定伝送路利用率でのランダムトラヒ
ックで所定スループット特性を確保し、かつ、フォーマ
ット変換部の書き込み側で、ダミーセルを検出して非書
き込みに制御する構成としてある。
ッファ配備装置は、ＡＴＭセルデータのバッファリング
量が増加しないように、予め生成したスイッチ部の読み
出し側で一定速度のダミーセルを、スイッチ部で吸収す
ることによって、所定伝送路利用率でのランダムトラヒ
ックで所定スループット特性を確保し、かつ、フォーマ
ット変換部の書き込み側で、ダミーセルを検出して非書
き込みに制御する構成としてある。
【００１９】請求項３記載のＡＴＭシステムにおけるバ
ッファ配備装置は、ＡＴＭ通信装置における受信側での
伝送路無瞬断切り替えを行うために、送信側で送信デー
タのＡＴＭセル順序列を現用系と予備系とで一致させる
場合、ダミーセルを検出した際の非書き込み制御による
フォーマット変換部でアンダーフロー及びオーバフロー
が発生しない特性を利用し、主信号のＡＴＭセルに対し
て、ダミーセル以外の全ての有効セル及び空きセルを書
き込み、この書き込んだ全セルを読み出す構成としてあ
る。
ッファ配備装置は、ＡＴＭ通信装置における受信側での
伝送路無瞬断切り替えを行うために、送信側で送信デー
タのＡＴＭセル順序列を現用系と予備系とで一致させる
場合、ダミーセルを検出した際の非書き込み制御による
フォーマット変換部でアンダーフロー及びオーバフロー
が発生しない特性を利用し、主信号のＡＴＭセルに対し
て、ダミーセル以外の全ての有効セル及び空きセルを書
き込み、この書き込んだ全セルを読み出す構成としてあ
る。
【００２０】請求項４記載のＡＴＭシステムにおけるバ
ッファ配備装置は、前記フォーマット変換部として、装
置内用のＡＴＭセルフォーマットを伝送路用ＡＴＭセル
フォーマットへ変換し、小容量のフォーマット変換バッ
ファと、フォーマット変換バッファの書き込み側でダミ
ーセルを廃棄するための判定を行うダミーセル廃棄手段
とを有し、前記スイッチ部として、ＡＴＭセルのクロス
コネクトを処理する大容量のスイッチバッファと、スイ
ッチバッファの書き込み側で装置内空きセルを廃棄する
空きセル判定手段と、スイッチバッファの読み出し側で
ダミーセルを生成して挿入するためのダミーセル生成手
段と、ダミーセル生成手段でのダミーセルの挿入タイミ
ングを制御するダミーセル挿入タイミング生成手段とを
備える構成としてある。
ッファ配備装置は、前記フォーマット変換部として、装
置内用のＡＴＭセルフォーマットを伝送路用ＡＴＭセル
フォーマットへ変換し、小容量のフォーマット変換バッ
ファと、フォーマット変換バッファの書き込み側でダミ
ーセルを廃棄するための判定を行うダミーセル廃棄手段
とを有し、前記スイッチ部として、ＡＴＭセルのクロス
コネクトを処理する大容量のスイッチバッファと、スイ
ッチバッファの書き込み側で装置内空きセルを廃棄する
空きセル判定手段と、スイッチバッファの読み出し側で
ダミーセルを生成して挿入するためのダミーセル生成手
段と、ダミーセル生成手段でのダミーセルの挿入タイミ
ングを制御するダミーセル挿入タイミング生成手段とを
備える構成としてある。
【００２１】請求項５記載のＡＴＭシステムにおけるバ
ッファ配備装置は、伝送路利用率０．９５のランダムト
ラヒックで１０-10 の単位時間のシステム処理量である
スループット特性を確保する構成としてある。
ッファ配備装置は、伝送路利用率０．９５のランダムト
ラヒックで１０-10 の単位時間のシステム処理量である
スループット特性を確保する構成としてある。
【００２２】このような構成からなる発明のＡＴＭシス
テムにおけるバッファ配備装置は、ＡＴＭセルのクロス
コネクト及び装置内用のＡＴＭセルフォーマットを伝送
路用ＡＴＭセルフォーマットへ変換し、伝送路利用率
０．９５のランダムトラヒックで１０-10 の単位時間の
システム処理量を確保するスループット特性を確保し、
かつ、伝送路上のＳＤＨフレームのオーバヘッド時にＡ
ＴＭセルデータの読み出しを行わずにバッファリングで
のデータを吸収している。
テムにおけるバッファ配備装置は、ＡＴＭセルのクロス
コネクト及び装置内用のＡＴＭセルフォーマットを伝送
路用ＡＴＭセルフォーマットへ変換し、伝送路利用率
０．９５のランダムトラヒックで１０-10 の単位時間の
システム処理量を確保するスループット特性を確保し、
かつ、伝送路上のＳＤＨフレームのオーバヘッド時にＡ
ＴＭセルデータの読み出しを行わずにバッファリングで
のデータを吸収している。
【００２３】この際、ＡＴＭセルデータのバッファリン
グ量が増加しないように予め生成したスイッチ部の読み
出し部で一定速度に相当するダミーセルを、スイッチ部
で吸収することによって、所定伝送路利用率でのランダ
ムトラヒックで所定スループット特性を確保し、フォー
マット変換部の書き込み側で、ダミーセルを検出して非
書き込みに制御している。
グ量が増加しないように予め生成したスイッチ部の読み
出し部で一定速度に相当するダミーセルを、スイッチ部
で吸収することによって、所定伝送路利用率でのランダ
ムトラヒックで所定スループット特性を確保し、フォー
マット変換部の書き込み側で、ダミーセルを検出して非
書き込みに制御している。
【００２４】この場合、書き込むＡＴＭセルデータ及び
ＳＤＨフレームのオーバヘッドの長さは予め定まってお
り、フォーマット変換部のバッファがオーバーフロー及
びアンダーフローが発生しないためのダミーセルの生成
タイミングが決定できる。フォーマット変換部では、書
き込み側でダミーセルを廃棄するため、フォーマット変
換バッファの容量を、例えば、数セル程度に低減できる
ようになり、その装置規模が縮小される。
ＳＤＨフレームのオーバヘッドの長さは予め定まってお
り、フォーマット変換部のバッファがオーバーフロー及
びアンダーフローが発生しないためのダミーセルの生成
タイミングが決定できる。フォーマット変換部では、書
き込み側でダミーセルを廃棄するため、フォーマット変
換バッファの容量を、例えば、数セル程度に低減できる
ようになり、その装置規模が縮小される。
【００２５】本発明のＡＴＭシステムにおけるバッファ
配備装置は、ＡＴＭ通信装置における受信側での伝送路
無瞬断切り替えを行うために、送信側で送信データのＡ
ＴＭセル順序列を現用系と予備系とで一致させている。
すなわち、ダミーセルを検出した際の非書き込み制御に
よりフォーマット変換部でアンダーフロー及びオーバフ
ローが発生しない特性を利用し、主信号のＡＴＭセルに
対して、ダミーセル以外の全ての有効セル及び空きセル
を書き込み、この書き込んだ全セルを読み出している。
配備装置は、ＡＴＭ通信装置における受信側での伝送路
無瞬断切り替えを行うために、送信側で送信データのＡ
ＴＭセル順序列を現用系と予備系とで一致させている。
すなわち、ダミーセルを検出した際の非書き込み制御に
よりフォーマット変換部でアンダーフロー及びオーバフ
ローが発生しない特性を利用し、主信号のＡＴＭセルに
対して、ダミーセル以外の全ての有効セル及び空きセル
を書き込み、この書き込んだ全セルを読み出している。
【００２６】このように、ＡＴＭ通信装置で伝送路無瞬
断切り替えを行うために送信側で送信データのＡＴＭセ
ル順序列を現用系と予備系とで一致させている。この結
果、現用系及び予備系における送信ＡＴＭセル順序列を
一致させるフォーマット変換バッファの周辺回路が簡素
化され、その信号処理規模及び装置規模が縮小されるこ
とになる。
断切り替えを行うために送信側で送信データのＡＴＭセ
ル順序列を現用系と予備系とで一致させている。この結
果、現用系及び予備系における送信ＡＴＭセル順序列を
一致させるフォーマット変換バッファの周辺回路が簡素
化され、その信号処理規模及び装置規模が縮小されるこ
とになる。
【００２７】
【発明の実施の形態】次に、本発明のＡＴＭシステムに
おけるバッファ配備装置の実施の形態を図面を参照して
詳細に説明する。図１は本発明のＡＴＭシステムにおけ
るバッファ配備装置の実施形態における構成を示すブロ
ック図である。図１の実施形態は、ＡＴＭセルのクロス
コネクトを行うための現用系スイッチ（ＳＷ）部Ａ１
と、装置内ＡＴＭセルフォーマットから伝送路ＡＴＭフ
ォーマットに変換する現用系フォーマット変換部Ａ２と
を有している。さらに、同一構成の予備系スイッチ（Ｓ
Ｗ）部Ｂ１及び予備系フォーマット変換部Ｂ２を有して
いる。
おけるバッファ配備装置の実施の形態を図面を参照して
詳細に説明する。図１は本発明のＡＴＭシステムにおけ
るバッファ配備装置の実施形態における構成を示すブロ
ック図である。図１の実施形態は、ＡＴＭセルのクロス
コネクトを行うための現用系スイッチ（ＳＷ）部Ａ１
と、装置内ＡＴＭセルフォーマットから伝送路ＡＴＭフ
ォーマットに変換する現用系フォーマット変換部Ａ２と
を有している。さらに、同一構成の予備系スイッチ（Ｓ
Ｗ）部Ｂ１及び予備系フォーマット変換部Ｂ２を有して
いる。
【００２８】現用系ＳＷ部Ａ１（予備系ＳＷ部Ｂ１、以
下、括弧内は予備系）は、入力データＳ１（Ｓ２１）が
供給され、ＳＷバッファのデータ書き込み側で、装置内
空きセルを廃棄するための判定を行う空きセル判定回路
１（２１）と、この空きセル判定回路１（２１）からの
空きセル指示信号Ｓ２（Ｓ２２）に基づいて生成したラ
イト側制御信号Ｓ３（Ｓ２３）を出力するライト側制御
回路２（２２）と、ライト側制御回路２（２２）からの
ライト側制御信号Ｓ３に基づいて生成したライトアドレ
スカウント値信号Ｓ４（Ｓ２４）を送出するライト側ア
ドレスカウンタ３（２３）とを有している。
下、括弧内は予備系）は、入力データＳ１（Ｓ２１）が
供給され、ＳＷバッファのデータ書き込み側で、装置内
空きセルを廃棄するための判定を行う空きセル判定回路
１（２１）と、この空きセル判定回路１（２１）からの
空きセル指示信号Ｓ２（Ｓ２２）に基づいて生成したラ
イト側制御信号Ｓ３（Ｓ２３）を出力するライト側制御
回路２（２２）と、ライト側制御回路２（２２）からの
ライト側制御信号Ｓ３に基づいて生成したライトアドレ
スカウント値信号Ｓ４（Ｓ２４）を送出するライト側ア
ドレスカウンタ３（２３）とを有している。
【００２９】また、入力データＳ１（Ｓ２１）が供給さ
れ、要求されるスループット特性を確保するための大容
量のスイッチ（ＳＷ）バッファ４（２４）と、このＳＷ
バッファ４（２４）のデータ読み出し側でダミーセルを
挿入するためのダミーセル生成回路５（２５）とが設け
られている。また、ＳＷバッファ４（２４）からの転送
データＳ５（Ｓ２５）又はダミーセル生成回路５（２
５）からのダミーセルデータＳ６（Ｓ２６）をリード側
制御信号Ｓ８（Ｓ２８）で選択した転送データＳ１１，
Ｓ１２を出力する選択回路６（２６）と、リード側制御
信号Ｓ８（Ｓ２８）に基づいて生成したリードアドレス
カウント値信号Ｓ７（Ｓ２７）をＳＷバッファ４（２
４）へ出力するリード側アドレスカウンタ７（２７）と
を有している。
れ、要求されるスループット特性を確保するための大容
量のスイッチ（ＳＷ）バッファ４（２４）と、このＳＷ
バッファ４（２４）のデータ読み出し側でダミーセルを
挿入するためのダミーセル生成回路５（２５）とが設け
られている。また、ＳＷバッファ４（２４）からの転送
データＳ５（Ｓ２５）又はダミーセル生成回路５（２
５）からのダミーセルデータＳ６（Ｓ２６）をリード側
制御信号Ｓ８（Ｓ２８）で選択した転送データＳ１１，
Ｓ１２を出力する選択回路６（２６）と、リード側制御
信号Ｓ８（Ｓ２８）に基づいて生成したリードアドレス
カウント値信号Ｓ７（Ｓ２７）をＳＷバッファ４（２
４）へ出力するリード側アドレスカウンタ７（２７）と
を有している。
【００３０】さらに、読出セルパルスＳ９（Ｓ２９）に
基づいて生成したダミーセル挿入タイミング信号Ｓ１０
（Ｓ３０）を出力するダミーセル挿入タイミング生成回
路８（２８）と、ダミーセル挿入タイミング生成回路８
（２８）からのダミーセル挿入タイミング信号Ｓ１０
（Ｓ３０）に基づいて生成したリード側制御信号Ｓ８
（Ｓ２８）を送出するリード側制御回路９（２９）とを
有している。
基づいて生成したダミーセル挿入タイミング信号Ｓ１０
（Ｓ３０）を出力するダミーセル挿入タイミング生成回
路８（２８）と、ダミーセル挿入タイミング生成回路８
（２８）からのダミーセル挿入タイミング信号Ｓ１０
（Ｓ３０）に基づいて生成したリード側制御信号Ｓ８
（Ｓ２８）を送出するリード側制御回路９（２９）とを
有している。
【００３１】現用系フォーマット変換部Ａ２（予備系フ
ォーマット変換部Ｂ２）は、選択回路１０（３０）から
の転送データＳ１３（Ｓ３３）が入力され、フォーマッ
ト変換バッファ１４（３４）の書き込み側でダミーセル
を廃棄するための判定を行ったダミーセル指示信号Ｓ１
４（Ｓ３４）を出力するダミーセル判定回路１１（３
１）と、ダミーセル指示信号Ｓ１４（Ｓ３４）に基づい
て生成したライト側制御信号Ｓ１５（Ｓ３５）を出力す
るライト側制御回路１２（３２）と、ライト側制御信号
Ｓ１５（Ｓ３５）に基づいて生成したライトアドレスカ
ウント値信号Ｓ１６（Ｓ３６）を出力するライト側アド
レスカウンタ１３（３３）とが設けられている。
ォーマット変換部Ｂ２）は、選択回路１０（３０）から
の転送データＳ１３（Ｓ３３）が入力され、フォーマッ
ト変換バッファ１４（３４）の書き込み側でダミーセル
を廃棄するための判定を行ったダミーセル指示信号Ｓ１
４（Ｓ３４）を出力するダミーセル判定回路１１（３
１）と、ダミーセル指示信号Ｓ１４（Ｓ３４）に基づい
て生成したライト側制御信号Ｓ１５（Ｓ３５）を出力す
るライト側制御回路１２（３２）と、ライト側制御信号
Ｓ１５（Ｓ３５）に基づいて生成したライトアドレスカ
ウント値信号Ｓ１６（Ｓ３６）を出力するライト側アド
レスカウンタ１３（３３）とが設けられている。
【００３２】また、ライト側アドレスカウンタ１３（３
３）からのライトアドレスカウント値信号Ｓ１６（Ｓ３
６）又はリードアドレスカウント値信号Ｓ１８（Ｓ３
８）に基づいて読み出し又は書き込みが行われる数セル
分程度の小容量のバッファであるフォーマット変換バッ
ファ１４（３４）と、リードアドレスカウント値信号Ｓ
１８（Ｓ３８）をフォーマット変換バッファ１４（３
４）に出力するリード側アドレスカウンタ１５（３５）
とを有している。
３）からのライトアドレスカウント値信号Ｓ１６（Ｓ３
６）又はリードアドレスカウント値信号Ｓ１８（Ｓ３
８）に基づいて読み出し又は書き込みが行われる数セル
分程度の小容量のバッファであるフォーマット変換バッ
ファ１４（３４）と、リードアドレスカウント値信号Ｓ
１８（Ｓ３８）をフォーマット変換バッファ１４（３
４）に出力するリード側アドレスカウンタ１５（３５）
とを有している。
【００３３】次に、この実施形態の動作について説明す
る。現用系ＳＷ部Ａ１及び現用系フォーマット変換部Ａ
２の動作について説明する。予備系ＳＷ部Ｂ１及び予備
系フォーマット変換部Ｂ２も同様に動作する。まず、現
用系ＳＷ部Ａ１では、入力データＳ１に対して空きセル
判定回路１で空きセルを判定する。ここから装置内空き
セルを検出した際の空きセル指示信号Ｓ２をライト側制
御回路２に入力する。ライト側制御回路２からのライト
側制御信号Ｓ３をライト側アドレスカウンタ３に入力
し、ここからのライトアドレスカウント値信号Ｓ４をＳ
Ｗバッファ４に送出して、書き込み側（入力側）での装
置内空きセルのＳＷバッファ４への非書き込みの制御を
行う。
る。現用系ＳＷ部Ａ１及び現用系フォーマット変換部Ａ
２の動作について説明する。予備系ＳＷ部Ｂ１及び予備
系フォーマット変換部Ｂ２も同様に動作する。まず、現
用系ＳＷ部Ａ１では、入力データＳ１に対して空きセル
判定回路１で空きセルを判定する。ここから装置内空き
セルを検出した際の空きセル指示信号Ｓ２をライト側制
御回路２に入力する。ライト側制御回路２からのライト
側制御信号Ｓ３をライト側アドレスカウンタ３に入力
し、ここからのライトアドレスカウント値信号Ｓ４をＳ
Ｗバッファ４に送出して、書き込み側（入力側）での装
置内空きセルのＳＷバッファ４への非書き込みの制御を
行う。
【００３４】ＳＷバッファ４は伝送路利用率０．９５の
ランダムトラヒックで１０-10 のスループット特性を確
保するために約２００セル程度の大容量のバッファを用
いている。このＳＷバッファ４の読み出し側では、スイ
ッチング制御に基づいて各ポートごとにＡＴＭセルデー
タを出力する。この際、各ポートごとに読み出すべき有
効セルがバッファリングされている場合、この有効セル
を出力し、有効セルがバッファリングされていない場
合、空きセルを出力する。
ランダムトラヒックで１０-10 のスループット特性を確
保するために約２００セル程度の大容量のバッファを用
いている。このＳＷバッファ４の読み出し側では、スイ
ッチング制御に基づいて各ポートごとにＡＴＭセルデー
タを出力する。この際、各ポートごとに読み出すべき有
効セルがバッファリングされている場合、この有効セル
を出力し、有効セルがバッファリングされていない場
合、空きセルを出力する。
【００３５】また、ＳＤＨフレームのオーバヘッド（Ｏ
Ｈ）部にはＡＴＭセルデータを読み出さないため、現用
系フォーマット変換部Ａ２のフォーマット変換バッファ
１４では、一定速度でＡＴＭセルデータがバッファリン
グされる。このバッファリング量が増加しないように、
ＳＷバッファ４の読み出し側では、前記の二種類のセル
（有効セル、空きセル）の他に、その一定速度に相当す
るダミーセルを生成する。
Ｈ）部にはＡＴＭセルデータを読み出さないため、現用
系フォーマット変換部Ａ２のフォーマット変換バッファ
１４では、一定速度でＡＴＭセルデータがバッファリン
グされる。このバッファリング量が増加しないように、
ＳＷバッファ４の読み出し側では、前記の二種類のセル
（有効セル、空きセル）の他に、その一定速度に相当す
るダミーセルを生成する。
【００３６】ここで書き込むＡＴＭセルデータの長さ
は、例えば、５４バイトである。すなわち、５３バイト
のＡＴＭセルデータと装置内冗長１バイトが加算された
ものであり、ＳＤＨフレームのオーバヘッドの長さは２
７０バイトごとに１０バイトである。したがって、ダミ
ーセルを挿入すべき一定速度は、この２点から計算でき
ることになる。具体的には５３セル中１セルの割合でダ
ミーセルを挿入する。以上のダミーセルをダミーセル生
成回路５で生成し、この生成したダミーセルデータＳ６
を選択回路６で切り替えて転送データＳ１１，Ｓ１２と
して送出する。
は、例えば、５４バイトである。すなわち、５３バイト
のＡＴＭセルデータと装置内冗長１バイトが加算された
ものであり、ＳＤＨフレームのオーバヘッドの長さは２
７０バイトごとに１０バイトである。したがって、ダミ
ーセルを挿入すべき一定速度は、この２点から計算でき
ることになる。具体的には５３セル中１セルの割合でダ
ミーセルを挿入する。以上のダミーセルをダミーセル生
成回路５で生成し、この生成したダミーセルデータＳ６
を選択回路６で切り替えて転送データＳ１１，Ｓ１２と
して送出する。
【００３７】次に、現用系フォーマット変換部Ａ２で
は、その書き込み側のダミーセル判定回路１１で転送デ
ータＳ１３からダミーセルの検出を判定する。この判定
で検出したダミーセル指示信号Ｓ１４をライト側制御回
路１２へ出力する。ライト側制御回路１２は、ダミーセ
ルを検出したダミーセル指示信号Ｓ１４によって、ライ
ト側制御信号Ｓ１５をライト側アドレスカウンタ１３へ
送出する。ここからのライトアドレスカウント値信号Ｓ
１６をフォーマット変換バッファ１４へ送出する。この
ダミーセルを検出した場合は、フォーマット変換バッフ
ァ１４で転送データＳ１３の書き込みを行わない。
は、その書き込み側のダミーセル判定回路１１で転送デ
ータＳ１３からダミーセルの検出を判定する。この判定
で検出したダミーセル指示信号Ｓ１４をライト側制御回
路１２へ出力する。ライト側制御回路１２は、ダミーセ
ルを検出したダミーセル指示信号Ｓ１４によって、ライ
ト側制御信号Ｓ１５をライト側アドレスカウンタ１３へ
送出する。ここからのライトアドレスカウント値信号Ｓ
１６をフォーマット変換バッファ１４へ送出する。この
ダミーセルを検出した場合は、フォーマット変換バッフ
ァ１４で転送データＳ１３の書き込みを行わない。
【００３８】ここで適切なダミーセル量は、すでに現用
系ＳＷ部Ａ１におけるＳＷバッファ４の読み出し側で制
御されている。したがって、現用系フォーマット変換部
Ａ２におけるフォーマット変換バッファ１４で、ダミー
セル以外の全ての有効セル、空きセルの書き込み及び読
み出しを行うことによって、セルのバッファリング量が
極めて少ない範囲での変動となり、数セル程度の小容量
のフォーマット変換バッファ１４でもオーバフロー及び
アンダフローが発生しなくなる。
系ＳＷ部Ａ１におけるＳＷバッファ４の読み出し側で制
御されている。したがって、現用系フォーマット変換部
Ａ２におけるフォーマット変換バッファ１４で、ダミー
セル以外の全ての有効セル、空きセルの書き込み及び読
み出しを行うことによって、セルのバッファリング量が
極めて少ない範囲での変動となり、数セル程度の小容量
のフォーマット変換バッファ１４でもオーバフロー及び
アンダフローが発生しなくなる。
【００３９】このようなダミーセルの生成、廃棄を行わ
ない場合は、現用系ＳＷ部Ａ１におけるＳＷバッファ４
で多数の有効セルがバッファリングされて、連続的に読
み出され、また、現用系フォーマット変換部Ａ２におけ
るフォーマット変換バッファ１４に有効セルが連続的に
書き込まれるようなピークレート時は、書き込み側で空
きセルを廃棄できない。このため、伝送路利用率０．９
５のランダムトラヒックで１０-10 のスループット特性
を確保するために約２００セル程度の大容量のバッファ
が必要になってしまうが、この実施形態では、この点が
改善されることになる。
ない場合は、現用系ＳＷ部Ａ１におけるＳＷバッファ４
で多数の有効セルがバッファリングされて、連続的に読
み出され、また、現用系フォーマット変換部Ａ２におけ
るフォーマット変換バッファ１４に有効セルが連続的に
書き込まれるようなピークレート時は、書き込み側で空
きセルを廃棄できない。このため、伝送路利用率０．９
５のランダムトラヒックで１０-10 のスループット特性
を確保するために約２００セル程度の大容量のバッファ
が必要になってしまうが、この実施形態では、この点が
改善されることになる。
【００４０】次に、現用系（現用系ＳＷ部Ａ１、現用系
フォーマット変換部Ａ２）及び予備系（予備系ＳＷ部Ｂ
１、予備系フォーマット変換部Ｂ２）における送信ＡＴ
Ｍセルの順序列の一致について説明する。前記のように
ダミーセルの生成、廃棄を行わない場合、フォーマット
変換バッファ１４におけるオーバーフローを回避するた
め、書き込み側で空きセルの検出及び廃棄を行い、か
つ、バッファリングされたＡＴＭセルがない場合は、読
み出し側で空きセルの生成及び挿入を行う必要がある。
この場合、一般的にはＳＤＨフレームのオーバヘッド部
と、読み出すＡＴＭセルの位相関係及びバッファリング
セル量が現用系及び予備系で異なる。
フォーマット変換部Ａ２）及び予備系（予備系ＳＷ部Ｂ
１、予備系フォーマット変換部Ｂ２）における送信ＡＴ
Ｍセルの順序列の一致について説明する。前記のように
ダミーセルの生成、廃棄を行わない場合、フォーマット
変換バッファ１４におけるオーバーフローを回避するた
め、書き込み側で空きセルの検出及び廃棄を行い、か
つ、バッファリングされたＡＴＭセルがない場合は、読
み出し側で空きセルの生成及び挿入を行う必要がある。
この場合、一般的にはＳＤＨフレームのオーバヘッド部
と、読み出すＡＴＭセルの位相関係及びバッファリング
セル量が現用系及び予備系で異なる。
【００４１】このため、空きセルの挿入位置も、この両
系間で異なり、送信ＡＴＭセル順序列が一致しない。こ
の一致を行わせるためには、図２、図４に示す従来例の
ように、ＳＤＨフレームのオーバヘッド部と、読み出す
ＡＴＭセルのセル位置の関係を、現用系から予備系へ通
知するためのセル位置バイト係数回路と、両系のバッフ
ァリング量を同一にするため、現用系のバッファのアン
ダーフロー時に予備系へリセット信号を通知し、バッフ
ァ動作の同時初期化を行うための回路が必要になる。
系間で異なり、送信ＡＴＭセル順序列が一致しない。こ
の一致を行わせるためには、図２、図４に示す従来例の
ように、ＳＤＨフレームのオーバヘッド部と、読み出す
ＡＴＭセルのセル位置の関係を、現用系から予備系へ通
知するためのセル位置バイト係数回路と、両系のバッフ
ァリング量を同一にするため、現用系のバッファのアン
ダーフロー時に予備系へリセット信号を通知し、バッフ
ァ動作の同時初期化を行うための回路が必要になる。
【００４２】しかし、この実施形態のように、ダミーセ
ル以外の有効セルと空きセルを、フォーマット変換バッ
ファ１４（３４）で全てのセルの書き込み、読み出しを
行い、かつ、フォーマット変換バッファ１４（３４）で
は、オーバーフロー、アンダーフローが発生しないよう
にしているため、両系間における送信ＡＴＭセル順序列
を一致させるためのフォーマット変換バッファ１４（３
４）の周辺回路が簡素化される。すなわち、構成が簡素
化されることになる。
ル以外の有効セルと空きセルを、フォーマット変換バッ
ファ１４（３４）で全てのセルの書き込み、読み出しを
行い、かつ、フォーマット変換バッファ１４（３４）で
は、オーバーフロー、アンダーフローが発生しないよう
にしているため、両系間における送信ＡＴＭセル順序列
を一致させるためのフォーマット変換バッファ１４（３
４）の周辺回路が簡素化される。すなわち、構成が簡素
化されることになる。
【００４３】
【発明の効果】以上の説明から明らかなように、請求項
１，２，４，５記載のＡＴＭシステムにおけるバッファ
配備装置によれば、ＡＴＭセルデータのバッファリング
量が増加しないように予め生成したスイッチ部の読み出
し部で一定速度に相当するダミーセルを、スイッチ部で
吸収することによって、所定伝送路利用率でのランダム
トラヒックで所定スループット特性を確保し、フォーマ
ット変換部の書き込み側で、ダミーセルを検出して非書
き込みに制御している。
１，２，４，５記載のＡＴＭシステムにおけるバッファ
配備装置によれば、ＡＴＭセルデータのバッファリング
量が増加しないように予め生成したスイッチ部の読み出
し部で一定速度に相当するダミーセルを、スイッチ部で
吸収することによって、所定伝送路利用率でのランダム
トラヒックで所定スループット特性を確保し、フォーマ
ット変換部の書き込み側で、ダミーセルを検出して非書
き込みに制御している。
【００４４】この結果、フォーマット変換部のバッファ
がオーバーフロー及びアンダーフローが発生しないため
のダミーセルの生成タイミングが決定され、また、フォ
ーマット変換部では、書き込み側でダミーセルを廃棄す
るため、フォーマット変換バッファの容量を、例えば、
数セル程度に低減できるようになり、その装置規模を縮
小できるようになる。
がオーバーフロー及びアンダーフローが発生しないため
のダミーセルの生成タイミングが決定され、また、フォ
ーマット変換部では、書き込み側でダミーセルを廃棄す
るため、フォーマット変換バッファの容量を、例えば、
数セル程度に低減できるようになり、その装置規模を縮
小できるようになる。
【００４５】請求項１，３，４，５記載のＡＴＭシステ
ムにおけるバッファ配備装置によれば、ダミーセルを検
出した際の非書き込み制御によりフォーマット変換部で
アンダーフロー及びオーバフローが発生しない特性を利
用し、主信号のＡＴＭセルに対して、ダミーセル以外の
全ての有効セル及び空きセルを書き込み、この書き込ん
だ全セルを読み出して、送信側で送信データのＡＴＭセ
ル順序列を現用系と予備系とで一致させ、ＡＴＭ通信装
置における受信側での伝送路無瞬断切り替えを行ってい
る。
ムにおけるバッファ配備装置によれば、ダミーセルを検
出した際の非書き込み制御によりフォーマット変換部で
アンダーフロー及びオーバフローが発生しない特性を利
用し、主信号のＡＴＭセルに対して、ダミーセル以外の
全ての有効セル及び空きセルを書き込み、この書き込ん
だ全セルを読み出して、送信側で送信データのＡＴＭセ
ル順序列を現用系と予備系とで一致させ、ＡＴＭ通信装
置における受信側での伝送路無瞬断切り替えを行ってい
る。
【００４６】この結果、現用系及び予備系における送信
ＡＴＭセル順序列を一致させるフォーマット変換バッフ
ァの周辺回路が簡素化され、その信号処理規模及び装置
規模を縮小できるようになる。
ＡＴＭセル順序列を一致させるフォーマット変換バッフ
ァの周辺回路が簡素化され、その信号処理規模及び装置
規模を縮小できるようになる。
【図１】本発明のＡＴＭシステムにおけるバッファ配備
装置の実施形態における構成を示すブロック図である。
装置の実施形態における構成を示すブロック図である。
【図２】従来例にあってＳＤＨフレーム構成のフォーマ
ットを示す図である。
ットを示す図である。
【図３】従来例にあってＡＴＭ通信装置の送信側の要部
構成を示すブロック図である。
構成を示すブロック図である。
【図４】従来例にあって伝送路無瞬断切り替えを行うＡ
ＴＭ通信装置の送信側における現用系及び予備系の構成
を示すブロック図である。
ＴＭ通信装置の送信側における現用系及び予備系の構成
を示すブロック図である。
Ａ１ 現用系ＳＷ部 Ａ２ 現用系フォーマット変換部 Ｂ１ 予備系ＳＷ部 Ｂ２ 予備系フォーマット変換部 １，２１ 空きセル判定回路 ２，２２ ライト側制御回路 ３，２３ ライト側アドレスカウンタ ４，２４ ＳＷバッファ ５，２５ ダミーセル生成回路 ６，２６ 選択回路 ７，２７ リード側アドレスカウンタ ８，２８ ダミーセル挿入タイミング生成回路 ９，２９ リード側制御回路 １０，３０ 選択回路 １１，３１ ダミーセル判定回路 １２，３２ ライト側制御回路 １３，３３ ライト側アドレスカウンタ １４，３４ フォーマット変換バッファ １５，３５ リード側アドレスカウンタ
Claims (5)
- 【請求項１】 ＡＴＭセルのクロスコネクト及び装置内
用のＡＴＭセルフォーマットを伝送路用ＡＴＭセルフォ
ーマットへ変換し、所定伝送路利用率でのランダムトラ
ヒックで所定スループット特性を確保し、かつ、伝送路
上のＳＤＨフレームのオーバヘッド時にＡＴＭセルデー
タの読み出しを行わずにバッファリングでのデータを吸
収する際のＡＴＭシステムにおけるバッファ配備装置に
あって、読み出し側ではＳＤＨフレームのオーバヘッド
時にＡＴＭセルデータを読み出さずに、一定速度でＡＴ
Ｍセルデータをバッファリングし、かつ、書き込み側で
ダミーセルを廃棄し、ダミーセル以外の全てのセルの読
み込み及び読み出しを連続して行うフォーマット変換部
と、 読み出し側で前記一定速度に相当するダミーセルを生成
するスイッチ部と、 を備えることを特徴とするＡＴＭシステムにおけるバッ
ファ配備装置。 - 【請求項２】 前記請求項１記載のＡＴＭシステムにお
けるバッファ配備装置において、 ＡＴＭセルデータのバッファリング量が増加しないよう
に予め生成したスイッチ部の読み出し側で一定速度のダ
ミーセルを、前記スイッチ部で吸収することによって、
所定伝送路利用率でのランダムトラヒックで所定スルー
プット特性を確保し、かつ、フォーマット変換部の書き
込み側で、前記ダミーセルを検出して非書き込みに制御
することを特徴とするＡＴＭシステムにおけるバッファ
配備装置。 - 【請求項３】 前記請求項１記載のＡＴＭシステムにお
けるバッファ配備装置において、 ＡＴＭ通信装置における受信側での伝送路無瞬断切り替
えを行うために、送信側で送信データのＡＴＭセル順序
列を現用系と予備系とで一致させる場合、ダミーセルを
検出した際の非書き込み制御によるフォーマット変換部
でアンダーフロー及びオーバフローが発生しない特性を
利用し、主信号のＡＴＭセルに対して、ダミーセル以外
の全ての有効セル及び空きセルを書き込み、この書き込
んだ全セルを読み出すことを特徴とするＡＴＭシステム
におけるバッファ配備装置。 - 【請求項４】 前記請求項１記載のＡＴＭシステムにお
けるバッファ配備装置において、 前記フォーマット変換部として、 装置内用のＡＴＭセルフォーマットを伝送路用ＡＴＭセ
ルフォーマットへ変換し、小容量のフォーマット変換バ
ッファと、 前記フォーマット変換バッファの書き込み側でダミーセ
ルを廃棄するためのダミーセル廃棄手段とを有し、 前記スイッチ部として、 ＡＴＭセルのクロスコネクトを処理する大容量のスイッ
チバッファと、 前記スイッチバッファの書き込み側で装置内空きセルを
廃棄するための判定を行う空きセル判定手段と、 前記スイッチバッファの読み出し側でダミーセルを生成
して挿入するためのダミーセル生成手段と、 前記ダミーセル生成手段でのダミーセルの挿入タイミン
グを制御するダミーセル挿入タイミング生成手段と、 を備えることを特徴とするＡＴＭシステムにおけるバッ
ファ配備装置。 - 【請求項５】 前記請求項１記載のＡＴＭシステムにお
けるバッファ配備装置において、伝送路利用率０．９５
のランダムトラヒックで１０-10 の単位時間のシステム
処理量であるスループット特性を確保することを特徴と
するＡＴＭシステムにおけるバッファ配備装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8227132A JP2956604B2 (ja) | 1996-08-28 | 1996-08-28 | Ａｔｍシステムにおけるバッファ配備装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8227132A JP2956604B2 (ja) | 1996-08-28 | 1996-08-28 | Ａｔｍシステムにおけるバッファ配備装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1070550A JPH1070550A (ja) | 1998-03-10 |
| JP2956604B2 true JP2956604B2 (ja) | 1999-10-04 |
Family
ID=16855987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8227132A Expired - Fee Related JP2956604B2 (ja) | 1996-08-28 | 1996-08-28 | Ａｔｍシステムにおけるバッファ配備装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2956604B2 (ja) |
-
1996
- 1996-08-28 JP JP8227132A patent/JP2956604B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1070550A (ja) | 1998-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6038232A (en) | MPEG-2 multiplexer for ATM network adaptation | |
| US6717960B1 (en) | Method for reconstructing an aggregate ATM cell stream and related device | |
| AU661378B2 (en) | An access control arrangement for communication channel | |
| JPH1084358A (ja) | Ａｔｍ網における信号の同期および非同期回復 | |
| JP2950231B2 (ja) | セル化転送データのリアセンブルバッファ制御装置及び制御方法 | |
| US6823137B2 (en) | Optical line protection device and optical line protection method | |
| RU2134024C1 (ru) | Устройство и способ обработки элементов данных режима асинхронной передачи в системе коммутации режима асинхронной передачи | |
| JP2956604B2 (ja) | Ａｔｍシステムにおけるバッファ配備装置 | |
| US6754743B2 (en) | Virtual insertion of cells from a secondary source into a FIFO | |
| US6529510B1 (en) | ATM switching apparatus and method thereof | |
| CA2185411C (en) | Atm cell flow control apparatus | |
| US5910953A (en) | ATM interface apparatus for time-division multiplex highways | |
| JP3134702B2 (ja) | 通信制御装置及びその制御方法 | |
| JP3055530B2 (ja) | Ａｔｍをｓｔｍデータに変換するａａｌ１終端装置の２重化方法及びその構成 | |
| JP2580412B2 (ja) | 多重ｓｔｍ／ａｔｍ変換方式 | |
| JP4231598B2 (ja) | Ｖｃパス無瞬断切替方法とその装置 | |
| US20020031129A1 (en) | Method of managing voice buffers in dynamic bandwidth circuit emulation services | |
| JP3570967B2 (ja) | ２重化ａａｌ１変換装置及びそれに用いる同期化方法 | |
| JP2768586B2 (ja) | 伝送データ変換方式 | |
| JP3548946B2 (ja) | Ａｔｍ通信装置 | |
| GB2366933A (en) | Method of managing circular buffers in dynamic bandwidth circuit emulation services | |
| JP4190972B2 (ja) | Ｓｄｈ伝送装置 | |
| KR200258690Y1 (ko) | 패킷 데이터 처리를 위한 메모리 버스 장치 | |
| JPH09224039A (ja) | 遅延優先制御バッファの無瞬断切替装置及び切替方法 | |
| JP2947687B2 (ja) | バッファ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |