JP3067368B2 - Ａｔｍ伝送用インタフェース回路 - Google Patents
Ａｔｍ伝送用インタフェース回路Info
- Publication number
- JP3067368B2 JP3067368B2 JP5005692A JP5005692A JP3067368B2 JP 3067368 B2 JP3067368 B2 JP 3067368B2 JP 5005692 A JP5005692 A JP 5005692A JP 5005692 A JP5005692 A JP 5005692A JP 3067368 B2 JP3067368 B2 JP 3067368B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- empty
- information
- cells
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は非同期転送モ−ド（Asyn
chronous Transfer Mode：以下ＡＴＭと略す）により通
信ネットワ−クを構成する交換システムおよび伝送シス
テムに係り、特に、システム内部で使用するセルの構成
方法および利用方法に関するものである。
chronous Transfer Mode：以下ＡＴＭと略す）により通
信ネットワ−クを構成する交換システムおよび伝送シス
テムに係り、特に、システム内部で使用するセルの構成
方法および利用方法に関するものである。
【０００２】
【従来の技術】ＡＴＭは、音声・データ・画像などのデ
ィジタル情報をヘッダつきの固定長ブロック（セルとい
う）に分割し、セル単位に伝送する。セル長は、３２〜
１２８バイトで任意に定めることができ、例えば、５３
バイトとすることができる。シリアルのビットストリ−
ム信号を受信する場合に、ＡＴＭ通信装置では、ＡＴＭ
伝送路から受信した信号から抽出したタイミング信号
（以下、”伝送路抽出タイミング信号”という）を用い
て、シリアルのビットストリ−ム信号に対してセル同期
をとらなければならない。また、ＡＴＭ通信装置は、こ
の伝送路抽出タイミング信号に同期したセルを、ＡＴＭ
通信装置全体を駆動する装置内タイミング信号に乗せ換
える操作を行うとともに、ＡＴＭ通信装置内部で処理し
やすいように、セルフォ−マットの変換を行なってい
る。以上のセル同期機能およびタイミング乗せ換え機能
の実現方法についての従来例としては、公知文献「永
野，他：”ＡＴＭスイッチ用高速ＣＭＯＳ ＬＳＩ群の
実用化”， 信学技報，SSE90-36，pp.31-36 （平
2）．」に記載されている方法がある。
ィジタル情報をヘッダつきの固定長ブロック（セルとい
う）に分割し、セル単位に伝送する。セル長は、３２〜
１２８バイトで任意に定めることができ、例えば、５３
バイトとすることができる。シリアルのビットストリ−
ム信号を受信する場合に、ＡＴＭ通信装置では、ＡＴＭ
伝送路から受信した信号から抽出したタイミング信号
（以下、”伝送路抽出タイミング信号”という）を用い
て、シリアルのビットストリ−ム信号に対してセル同期
をとらなければならない。また、ＡＴＭ通信装置は、こ
の伝送路抽出タイミング信号に同期したセルを、ＡＴＭ
通信装置全体を駆動する装置内タイミング信号に乗せ換
える操作を行うとともに、ＡＴＭ通信装置内部で処理し
やすいように、セルフォ−マットの変換を行なってい
る。以上のセル同期機能およびタイミング乗せ換え機能
の実現方法についての従来例としては、公知文献「永
野，他：”ＡＴＭスイッチ用高速ＣＭＯＳ ＬＳＩ群の
実用化”， 信学技報，SSE90-36，pp.31-36 （平
2）．」に記載されている方法がある。
【０００３】
【発明が解決しようとする課題】上記公知文献に記載さ
れているセル同期機能およびタイミング乗せ換え機能を
実現するセル変換回路は、セルの情報を一時蓄積するた
めに、ＦＩＦＯ（FirstIn First Out）メモリに代表さ
れるバッファメモリを有し、バッファメモリの書き込み
と読み込みとのタイミングを制御することにより実現し
ている。シリアルのビットストリ−ム信号は、連続的に
セルを送出するため情報がない場合には空きセルとな
る。この時、バッファメモリの前段においてＡＴＭ伝送
路から受信した空きセル（以下、第１の空きセルとい
う）を廃棄し、バッファメモリの後段において、バッフ
ァメモリが空きになったときに新規の空きセル（以下、
第２の空きセルという）を付加している。そのため、該
回路の後段においては、ＡＴＭ伝送路上のセル流に含ま
れる第１の空きセルと、タイミング信号の乗せ換え過程
で生成した第２の空きセルとを区別できず、単一種の空
きセルとして取り扱わざるを得ない。つまり、第１の空
きセルは廃棄されるため、第２の空きセルが配置される
位置は必ずしも第１の空きセルがあった位置と同じでな
く、また、ＡＴＭ伝送路上のセルのスループットと装置
内のセルのスループットとが異なるため第２の空きセル
数と第１の空きセル数とは同じにならない。
れているセル同期機能およびタイミング乗せ換え機能を
実現するセル変換回路は、セルの情報を一時蓄積するた
めに、ＦＩＦＯ（FirstIn First Out）メモリに代表さ
れるバッファメモリを有し、バッファメモリの書き込み
と読み込みとのタイミングを制御することにより実現し
ている。シリアルのビットストリ−ム信号は、連続的に
セルを送出するため情報がない場合には空きセルとな
る。この時、バッファメモリの前段においてＡＴＭ伝送
路から受信した空きセル（以下、第１の空きセルとい
う）を廃棄し、バッファメモリの後段において、バッフ
ァメモリが空きになったときに新規の空きセル（以下、
第２の空きセルという）を付加している。そのため、該
回路の後段においては、ＡＴＭ伝送路上のセル流に含ま
れる第１の空きセルと、タイミング信号の乗せ換え過程
で生成した第２の空きセルとを区別できず、単一種の空
きセルとして取り扱わざるを得ない。つまり、第１の空
きセルは廃棄されるため、第２の空きセルが配置される
位置は必ずしも第１の空きセルがあった位置と同じでな
く、また、ＡＴＭ伝送路上のセルのスループットと装置
内のセルのスループットとが異なるため第２の空きセル
数と第１の空きセル数とは同じにならない。
【０００４】このことは、バッファメモリの後段、すな
わち、ＡＴＭ通信装置の内部において、ＡＴＭ伝送路上
の空きセル（第１の空きセル）の位置を特定できないと
いう問題点がある。この結果として、ＡＴＭ伝送路上の
セルの配置情報を取り扱うような機能を、ＡＴＭ通信装
置の内部において実現できくなる。セルの配置情報を取
り扱う機能の一例としては、ユ−ザセルの占有帯域を監
視し、違反時のセル廃棄を制御するポリシング機能があ
げられる。ポリシング機能とは、セルの配置情報を監視
し、一定期間の使用セルと空きセルとから占有帯域を求
め、ユーザが予め契約した占有帯域より大きい場合にセ
ル廃棄をする機能である。
わち、ＡＴＭ通信装置の内部において、ＡＴＭ伝送路上
の空きセル（第１の空きセル）の位置を特定できないと
いう問題点がある。この結果として、ＡＴＭ伝送路上の
セルの配置情報を取り扱うような機能を、ＡＴＭ通信装
置の内部において実現できくなる。セルの配置情報を取
り扱う機能の一例としては、ユ−ザセルの占有帯域を監
視し、違反時のセル廃棄を制御するポリシング機能があ
げられる。ポリシング機能とは、セルの配置情報を監視
し、一定期間の使用セルと空きセルとから占有帯域を求
め、ユーザが予め契約した占有帯域より大きい場合にセ
ル廃棄をする機能である。
【０００５】本発明の目的は、上記課題を解決すべく、
装置内生成空きセルとそれ以外のセルとが区別可能とな
る手段を提供することにある。
装置内生成空きセルとそれ以外のセルとが区別可能とな
る手段を提供することにある。
【０００６】
【課題を解決するための手段】上記の問題を解決するた
め、非同期転送モ−ドで固定長ブロックであるセルを転
送するＡＴＭ伝送路が接続され、伝送路上のタイミング
を自装置内のタイミングに乗せ換えるＡＴＭ伝送用イン
タフェース回路において、上記タイミングの乗せ換え時
に、新たに空きセルを生成する空きセル生成手段と、該
生成した空きセルとそれ以外のセルとを区別する情報を
出力する監視手段とを有する。
め、非同期転送モ−ドで固定長ブロックであるセルを転
送するＡＴＭ伝送路が接続され、伝送路上のタイミング
を自装置内のタイミングに乗せ換えるＡＴＭ伝送用イン
タフェース回路において、上記タイミングの乗せ換え時
に、新たに空きセルを生成する空きセル生成手段と、該
生成した空きセルとそれ以外のセルとを区別する情報を
出力する監視手段とを有する。
【０００７】前記監視手段は、セルを区別する情報とし
て、該生成した空きセルであることを示す情報を出力
し、また、それ以外のセルであることを示す情報を出力
することができる。
て、該生成した空きセルであることを示す情報を出力
し、また、それ以外のセルであることを示す情報を出力
することができる。
【０００８】前記監視手段は、空きセル生成手段が新た
に空きセルを生成したときに、セルを区別する情報を出
力することができる。
に空きセルを生成したときに、セルを区別する情報を出
力することができる。
【０００９】さらに、前記監視手段は、ＡＴＭ伝送路か
ら受信したセルが空きセルであることを検出し、セルを
区別する情報として、ＡＴＭ伝送路から受信した空きセ
ルであることを示す情報を出力することができ、該生成
した空きセルであることと、ＡＴＭ伝送路から受信した
空きセルであることとを示す情報を出力してもよい。ま
た、前記監視手段は、ＡＴＭ伝送路から受信したセルが
空きセルであることを検出し、セルを区別する情報とし
て、該生成した空きセルであることと、ＡＴＭ伝送路か
ら受信した空きセルであることと、それ以外のセルであ
ることとを示す情報を出力してもよい。
ら受信したセルが空きセルであることを検出し、セルを
区別する情報として、ＡＴＭ伝送路から受信した空きセ
ルであることを示す情報を出力することができ、該生成
した空きセルであることと、ＡＴＭ伝送路から受信した
空きセルであることとを示す情報を出力してもよい。ま
た、前記監視手段は、ＡＴＭ伝送路から受信したセルが
空きセルであることを検出し、セルを区別する情報とし
て、該生成した空きセルであることと、ＡＴＭ伝送路か
ら受信した空きセルであることと、それ以外のセルであ
ることとを示す情報を出力してもよい。
【００１０】また、前記監視手段は、セルを区別する情
報を該セルに付加して出力する付加手段を有する。
報を該セルに付加して出力する付加手段を有する。
【００１１】前記監視手段は、セルを区別する情報をコ
ード情報として該セルに付加して出力する付加手段を有
する。
ード情報として該セルに付加して出力する付加手段を有
する。
【００１２】また、前記監視手段は、セルを区別する情
報を制御線を介して出力することができる。
報を制御線を介して出力することができる。
【００１３】前記ＡＴＭ伝送路から受信した空きセル
は、国際電信電話諮問委員会（ＣＣＩＴＴ）勧告Ｉ．３
６１で規定されているアイドルセルである。
は、国際電信電話諮問委員会（ＣＣＩＴＴ）勧告Ｉ．３
６１で規定されているアイドルセルである。
【００１４】上記手段を実現する回路として、非同期転
送モ−ドで固定長ブロックであるセルを転送するＡＴＭ
伝送路が接続され、伝送路上のタイミングを自装置内の
タイミングに乗せ換えるセル変換回路において、ＡＴＭ
伝送路からのセルを蓄積するセルバッファと、伝送路上
のタイミングでセルバッファの書き込みアドレスを指示
する書き込みアドレス制御回路と、自装置内のタイミン
グでセルバッファの読出しアドレスを指示する読出しア
ドレス制御回路と、書き込みアドレスと読出しアドレス
とを比較するアドレス比較回路と、該アドレス比較回路
からの比較結果に基づいて、空きセルの指示を出力する
空きセル指示回路と、該空きセル指示回路からの指示に
より生成した空きセルとそれ以外のセルとを区別する情
報をセルに付加する付加回路とを有し、前記読出しアド
レス制御回路は、該空きセル指示回路からの指示により
セルの読出しを停止することができる。
送モ−ドで固定長ブロックであるセルを転送するＡＴＭ
伝送路が接続され、伝送路上のタイミングを自装置内の
タイミングに乗せ換えるセル変換回路において、ＡＴＭ
伝送路からのセルを蓄積するセルバッファと、伝送路上
のタイミングでセルバッファの書き込みアドレスを指示
する書き込みアドレス制御回路と、自装置内のタイミン
グでセルバッファの読出しアドレスを指示する読出しア
ドレス制御回路と、書き込みアドレスと読出しアドレス
とを比較するアドレス比較回路と、該アドレス比較回路
からの比較結果に基づいて、空きセルの指示を出力する
空きセル指示回路と、該空きセル指示回路からの指示に
より生成した空きセルとそれ以外のセルとを区別する情
報をセルに付加する付加回路とを有し、前記読出しアド
レス制御回路は、該空きセル指示回路からの指示により
セルの読出しを停止することができる。
【００１５】
【作用】以下、解決手段の作用について説明する。
【００１６】ＡＴＭ伝送用インタフェース回路におい
て、空きセル生成手段は、新たに空きセルを生成する。
監視手段は、該生成した空きセルとそれ以外のセルとを
区別する情報を出力することにより、生成した空きセル
とそれ以外のセルとを区別して利用することができる。
て、空きセル生成手段は、新たに空きセルを生成する。
監視手段は、該生成した空きセルとそれ以外のセルとを
区別する情報を出力することにより、生成した空きセル
とそれ以外のセルとを区別して利用することができる。
【００１７】また、監視手段が、ＡＴＭ伝送路から受信
したセルが空きセルであることを検出することにより、
生成した空きセルとＡＴＭ伝送路から受信したセルとを
区別することができる。
したセルが空きセルであることを検出することにより、
生成した空きセルとＡＴＭ伝送路から受信したセルとを
区別することができる。
【００１８】監視手段の付加手段は、セルを区別する情
報を、ビットアサインやコード情報として該セルに付加
して出力する。もしくは、監視手段はセルを区別する情
報を制御線を介して出力する。
報を、ビットアサインやコード情報として該セルに付加
して出力する。もしくは、監視手段はセルを区別する情
報を制御線を介して出力する。
【００１９】上記手段を実現する回路において、セルバ
ッファはＡＴＭ伝送路からのセルを蓄積し、書き込みア
ドレス制御回路は、伝送路上のタイミングでセルバッフ
ァの書き込みアドレスを指示し、読出しアドレス制御回
路は、自装置内のタイミングでセルバッファの読出しア
ドレスを指示する。アドレス比較回路は、書き込みアド
レスと読出しアドレスとを比較し、空きセル指示回路
は、比較結果に基づいて、空きセルの指示を付加回路と
読出しアドレス制御回路とに出力する。空きセル指示回
路からの指示により、付加回路は、生成した空きセルと
それ以外のセルとを区別する情報をセルに付加し、読出
しアドレス制御回路は、セルの読出しを停止する。
ッファはＡＴＭ伝送路からのセルを蓄積し、書き込みア
ドレス制御回路は、伝送路上のタイミングでセルバッフ
ァの書き込みアドレスを指示し、読出しアドレス制御回
路は、自装置内のタイミングでセルバッファの読出しア
ドレスを指示する。アドレス比較回路は、書き込みアド
レスと読出しアドレスとを比較し、空きセル指示回路
は、比較結果に基づいて、空きセルの指示を付加回路と
読出しアドレス制御回路とに出力する。空きセル指示回
路からの指示により、付加回路は、生成した空きセルと
それ以外のセルとを区別する情報をセルに付加し、読出
しアドレス制御回路は、セルの読出しを停止する。
【００２０】
【実施例】以下、本発明の実施例を図面を用いて説明す
る。
る。
【００２１】図１は、本発明の第１の実施例を示すイン
タフェース部の回路構成図を示している。本実施例にお
いては、空きセルの種別を区別する手段として、セル内
に搭載された空きセル種別情報を用いる場合について説
明する。図１においては、ＡＴＭ伝送路とＡＴＭ通信装
置とのインタフェース部の構成を示している。
タフェース部の回路構成図を示している。本実施例にお
いては、空きセルの種別を区別する手段として、セル内
に搭載された空きセル種別情報を用いる場合について説
明する。図１においては、ＡＴＭ伝送路とＡＴＭ通信装
置とのインタフェース部の構成を示している。
【００２２】図１において、インタフェース部は、本発
明のＡＴＭ通信装置内のセル構成への変換機能を具備し
たものであり、伝送路上のタイミングを自装置内のタイ
ミングに乗せ換えるインタフェース回路である。インタ
フェース部は、ＳＤＨ（Synchronous Digital Hierarch
y）終端回路１０、セル同期回路１１およびセル構成変
換回路１８を有している。ＳＤＨ終端回路１０には、Ａ
ＴＭ伝送路１が接続され、ＡＴＭ伝送路の形式に従っ
た、シリアルのビットストリーム信号であるセル流が入
力する。セル同期回路１１は、連続的に流れているセル
流を受信してセルと同期をとる。セル構成変換回路１８
では、ＡＴＭ通信装置内ハイウェイ２が接続され、空き
セル識別情報を搭載したセル流が出力される。このＡＴ
Ｍ通信装置内ハイウェイ２の出力端は、ポリシング回路
２０に接続される。さらに、セル構成変換回路１８は、
セルバッファ１２、空きマーカ付加回路１３、読出アド
レス制御回路１５、書込アドレス制御回路１６および位
相監視制御回路１７を有している。セルバッファ１２
は、セル同期回路１１において同期したセルを、有効セ
ルおよび空きセルも含めて書き込み指示により記憶し、
読みだし指示によりセルを出力する。書き込みタイミン
グと読みだしタイミングを別にすることにより乗せ換え
ることができる。書込アドレス制御回路１６は、伝送路
抽出タイミング信号３を入力し、ＡＴＭ伝送路の受信信
号から抽出したクロックに基づいて、セルバッファ１２
にセルを書き込むための動作を制御する。また、読出ア
ドレス制御回路１５は、装置内タイミング信号４を入力
し、ＡＴＭ通信装置の内部の共通クロックに基づいて、
セルバッファ１２からセルを読み出す動作を制御する。
位相監視制御回路１７は、書き込みと読みだしとのタイ
ミングの位相を監視し、セルバッファ１２に記憶したセ
ルがなくなったとき、もしくは、セルバッファ数が予め
定めた数値以下になったときに空きセルを挿入する空き
セル生成手段を有している。空きマーカ付加回路１３
は、位相監視制御回路１７が新たに空きセルを生成した
場合は、前記生成した空きセルであることを示す情報を
出力する。位相監視制御回路１７および空きマーカ付加
回路１３は、新たに空きセル（以下、装置内生成空きセ
ルという）を生成する空きセル生成手段と、該装置内生
成空きセルとそれ以外のセルとを区別する情報を出力す
る監視手段とを有している。装置内生成空きセルとは、
セル構成変換回路１８の出力側のセルの収容部分のスル
ープットが入力側に対して高いために、セル構成変換回
路１８においてダミーとして挿入するセルである。例え
ば、ＡＴＭ通信装置の内部の共通クロックと伝送路上の
クロックとの周波数を同じとし、装置内セル長を５４バ
イトで、伝送路上のセル長を５３バイトとした場合であ
って、伝送路管理用のヘッダであるＳＯＨをセル変換後
に消去する場合の伝送路、装置内のセルスループット
（セル／秒）比を例にする。ＳＯＨは、１セル中に占め
る割合は１／２７であるので、それ以外の情報の１セル
中に占める割合は２６／２７となる。これらから、伝送
路、装置内のセルスループット（セル／秒）比は、（２
６／２７）・（５４／５３）＝５２／５３となる。この
結果、５３セルあたり１セルの空きセルを挿入すること
になる。
明のＡＴＭ通信装置内のセル構成への変換機能を具備し
たものであり、伝送路上のタイミングを自装置内のタイ
ミングに乗せ換えるインタフェース回路である。インタ
フェース部は、ＳＤＨ（Synchronous Digital Hierarch
y）終端回路１０、セル同期回路１１およびセル構成変
換回路１８を有している。ＳＤＨ終端回路１０には、Ａ
ＴＭ伝送路１が接続され、ＡＴＭ伝送路の形式に従っ
た、シリアルのビットストリーム信号であるセル流が入
力する。セル同期回路１１は、連続的に流れているセル
流を受信してセルと同期をとる。セル構成変換回路１８
では、ＡＴＭ通信装置内ハイウェイ２が接続され、空き
セル識別情報を搭載したセル流が出力される。このＡＴ
Ｍ通信装置内ハイウェイ２の出力端は、ポリシング回路
２０に接続される。さらに、セル構成変換回路１８は、
セルバッファ１２、空きマーカ付加回路１３、読出アド
レス制御回路１５、書込アドレス制御回路１６および位
相監視制御回路１７を有している。セルバッファ１２
は、セル同期回路１１において同期したセルを、有効セ
ルおよび空きセルも含めて書き込み指示により記憶し、
読みだし指示によりセルを出力する。書き込みタイミン
グと読みだしタイミングを別にすることにより乗せ換え
ることができる。書込アドレス制御回路１６は、伝送路
抽出タイミング信号３を入力し、ＡＴＭ伝送路の受信信
号から抽出したクロックに基づいて、セルバッファ１２
にセルを書き込むための動作を制御する。また、読出ア
ドレス制御回路１５は、装置内タイミング信号４を入力
し、ＡＴＭ通信装置の内部の共通クロックに基づいて、
セルバッファ１２からセルを読み出す動作を制御する。
位相監視制御回路１７は、書き込みと読みだしとのタイ
ミングの位相を監視し、セルバッファ１２に記憶したセ
ルがなくなったとき、もしくは、セルバッファ数が予め
定めた数値以下になったときに空きセルを挿入する空き
セル生成手段を有している。空きマーカ付加回路１３
は、位相監視制御回路１７が新たに空きセルを生成した
場合は、前記生成した空きセルであることを示す情報を
出力する。位相監視制御回路１７および空きマーカ付加
回路１３は、新たに空きセル（以下、装置内生成空きセ
ルという）を生成する空きセル生成手段と、該装置内生
成空きセルとそれ以外のセルとを区別する情報を出力す
る監視手段とを有している。装置内生成空きセルとは、
セル構成変換回路１８の出力側のセルの収容部分のスル
ープットが入力側に対して高いために、セル構成変換回
路１８においてダミーとして挿入するセルである。例え
ば、ＡＴＭ通信装置の内部の共通クロックと伝送路上の
クロックとの周波数を同じとし、装置内セル長を５４バ
イトで、伝送路上のセル長を５３バイトとした場合であ
って、伝送路管理用のヘッダであるＳＯＨをセル変換後
に消去する場合の伝送路、装置内のセルスループット
（セル／秒）比を例にする。ＳＯＨは、１セル中に占め
る割合は１／２７であるので、それ以外の情報の１セル
中に占める割合は２６／２７となる。これらから、伝送
路、装置内のセルスループット（セル／秒）比は、（２
６／２７）・（５４／５３）＝５２／５３となる。この
結果、５３セルあたり１セルの空きセルを挿入すること
になる。
【００２３】つぎに、本発明の実施にあたって中心的な
役割を果たすセル構成変換回路１８の動作を、図２から
図６を用いて説明する。
役割を果たすセル構成変換回路１８の動作を、図２から
図６を用いて説明する。
【００２４】まず、最初に、図１に示すセル構成変換回
路１８の入出力における信号のフォーマットについて述
べる。図２は、セル構成変換回路１８の入力および出力
におけるフレーム構成を示したものである。本実施例に
おいては、ＣＣＩＴＴ勧告Ｉ．４３２で規定されている
ＳＤＨ（Synchronous Digital Hierarchy）をベースと
したＡＴＭ伝送路を収容する場合を例にしている。
路１８の入出力における信号のフォーマットについて述
べる。図２は、セル構成変換回路１８の入力および出力
におけるフレーム構成を示したものである。本実施例に
おいては、ＣＣＩＴＴ勧告Ｉ．４３２で規定されている
ＳＤＨ（Synchronous Digital Hierarchy）をベースと
したＡＴＭ伝送路を収容する場合を例にしている。
【００２５】図２において、外側の実線の大枠がフレー
ムの単位を示しており、その内部の小型の長方形が、フ
レームの中に収容しているＡＴＭセルである。セル中に
記述された英文字はセルの種別（Ｕ：有効セル、Ｖ：伝
送路受信空きセル）を、また、数字は各々のセル種別に
おける通番を意味している。本実施例で取り扱うＡＴＭ
セルでは、有効セル（ユーザセルおよびネットワーク
ＯＡＭ(Operation andMaintenance)セルを含む）、伝
送路搭載空きセル（斜線で示す）、および、装置内生
成空きセル（波線で示す）の計３種類を区別して扱って
いる。図２（ａ）は、セル構成変換回路１８へ入力する
時点、すなわち、セル構成変換前におけるフレーム構成
を示したものである。伝送路管理用のフレームの先頭領
域のＳＯＨを除いた部分にセルが収容される。本フレー
ム構成においては、セル流の中に有効セルおよび伝
送路搭載空きセルが含まれる。図２の（ｂ）は、セル構
成変換回路１８から出力される時点、すなわち、セル構
成変換後におけるフレーム構成であり、フレーム全体に
セルが収容される。本フレーム構成においては、セル流
の中に（ａ）の２種類に加えて装置内生成空きセルが
含まれる。この図２（ｂ）の有効セル、伝送路搭載
空きセルについては、図２（ａ）に示したＡＴＭ伝送路
上のものが全て保存される。従って、後述のように装
置内生成空きセルの存在を識別できるならば、ＡＴＭ伝
送路上の有効セルおよび伝送路搭載空きセルの配置
を後段において再現できることがわかる。
ムの単位を示しており、その内部の小型の長方形が、フ
レームの中に収容しているＡＴＭセルである。セル中に
記述された英文字はセルの種別（Ｕ：有効セル、Ｖ：伝
送路受信空きセル）を、また、数字は各々のセル種別に
おける通番を意味している。本実施例で取り扱うＡＴＭ
セルでは、有効セル（ユーザセルおよびネットワーク
ＯＡＭ(Operation andMaintenance)セルを含む）、伝
送路搭載空きセル（斜線で示す）、および、装置内生
成空きセル（波線で示す）の計３種類を区別して扱って
いる。図２（ａ）は、セル構成変換回路１８へ入力する
時点、すなわち、セル構成変換前におけるフレーム構成
を示したものである。伝送路管理用のフレームの先頭領
域のＳＯＨを除いた部分にセルが収容される。本フレー
ム構成においては、セル流の中に有効セルおよび伝
送路搭載空きセルが含まれる。図２の（ｂ）は、セル構
成変換回路１８から出力される時点、すなわち、セル構
成変換後におけるフレーム構成であり、フレーム全体に
セルが収容される。本フレーム構成においては、セル流
の中に（ａ）の２種類に加えて装置内生成空きセルが
含まれる。この図２（ｂ）の有効セル、伝送路搭載
空きセルについては、図２（ａ）に示したＡＴＭ伝送路
上のものが全て保存される。従って、後述のように装
置内生成空きセルの存在を識別できるならば、ＡＴＭ伝
送路上の有効セルおよび伝送路搭載空きセルの配置
を後段において再現できることがわかる。
【００２６】図３は、セル構成変換回路１８に入力する
時点におけるセルの構成を示したものであり、前記の図
２（ａ）に示されたフレームに収容される１セルに対応
する。図３に示すセル構成は、ＣＣＩＴＴ勧告Ｉ．３６
１で規定されているＡＴＭ伝送路上のセル構成を例にし
たものである。図３に示すセル構成は、ＶＰＩ（Virtua
l Path Identifier）搭載領域１００、ＶＣＩ（Virtual
Channel Identifier）搭載領域１０１、制御情報搭載
領域１０２、ＨＥＣ（Header Error Control）搭載領域
１０３およびユーザ情報搭載領域１０４を有している。
時点におけるセルの構成を示したものであり、前記の図
２（ａ）に示されたフレームに収容される１セルに対応
する。図３に示すセル構成は、ＣＣＩＴＴ勧告Ｉ．３６
１で規定されているＡＴＭ伝送路上のセル構成を例にし
たものである。図３に示すセル構成は、ＶＰＩ（Virtua
l Path Identifier）搭載領域１００、ＶＣＩ（Virtual
Channel Identifier）搭載領域１０１、制御情報搭載
領域１０２、ＨＥＣ（Header Error Control）搭載領域
１０３およびユーザ情報搭載領域１０４を有している。
【００２７】それに対し、図４は、セル構成変換回路１
８に出力する時点におけるセル構成を示しており、図３
に示すセル構成からＨＥＣ搭載領域１０３を削除し、新
たに、装置内制御情報搭載領域１０５を付加した構成と
なっている。前述の３種類のセル、すなわち、有効セ
ル、伝送路搭載空きセルおよび装置内生成空きセル
を識別するための情報は、この装置内制御情報搭載領域
１０５に搭載される。これら図３のセル構成から図４の
セル構成の変換は、図２に示したフレーム構成の変換と
ともに、セル構成変換回路１８で実行される。
８に出力する時点におけるセル構成を示しており、図３
に示すセル構成からＨＥＣ搭載領域１０３を削除し、新
たに、装置内制御情報搭載領域１０５を付加した構成と
なっている。前述の３種類のセル、すなわち、有効セ
ル、伝送路搭載空きセルおよび装置内生成空きセル
を識別するための情報は、この装置内制御情報搭載領域
１０５に搭載される。これら図３のセル構成から図４の
セル構成の変換は、図２に示したフレーム構成の変換と
ともに、セル構成変換回路１８で実行される。
【００２８】図５は、装置内制御情報１０５の基本構成
の一例を示したものである。本例においては、１バイト
の装置内制御情報１０５は、１ビットの識別ビットの搭
載領域２００と、７ビットのルーチング情報／制御コー
ドの搭載領域２０１を有している。識別ビットの搭載領
域２００は、ルーチング情報か制御コードかの識別をす
るためのビットを割り当てる。ルーチング情報／制御コ
ードの搭載領域２０１は、例えば、識別ビットが１の時
に、出力ハイウェイ番号を示すルーチング情報を割当
て、識別ビットが０の時に、制御コードとしてそれぞれ
のセルの種別を付す。
の一例を示したものである。本例においては、１バイト
の装置内制御情報１０５は、１ビットの識別ビットの搭
載領域２００と、７ビットのルーチング情報／制御コー
ドの搭載領域２０１を有している。識別ビットの搭載領
域２００は、ルーチング情報か制御コードかの識別をす
るためのビットを割り当てる。ルーチング情報／制御コ
ードの搭載領域２０１は、例えば、識別ビットが１の時
に、出力ハイウェイ番号を示すルーチング情報を割当
て、識別ビットが０の時に、制御コードとしてそれぞれ
のセルの種別を付す。
【００２９】図６は、識別ビットの搭載領域２００、お
よび、ルーチング情報／制御コードの搭載領域２０１の
コーディングの一例を示したものである。本例において
は、装置内制御情報１０５の下位７ビットを、ルーチン
グ情報（出力ハイウェイ番号）と制御コードとで共有し
ており、装置内制御情報１０５の上位１ビット、すなわ
ち、識別ビットの論理値によってそれらを識別してい
る。このコーディング法によれば、有効セルは識別ビッ
トの論理値のみで識別でき、また、伝送路受信空きセ
ル、および、装置内生成空きセルについては、識別ビッ
トと制御コードの論理値とによって識別できる。加え
て、上記３種以外のセル、例えば、ＡＴＭ通信装置の内
部で閉じて装置の監視制御のために使用する装置内監視
制御セルの識別も可能である。ルーチング情報は、ＡＴ
Ｍ通信装置の内部の該セル構成変換回路１８の後段にお
いて、付加される情報である。
よび、ルーチング情報／制御コードの搭載領域２０１の
コーディングの一例を示したものである。本例において
は、装置内制御情報１０５の下位７ビットを、ルーチン
グ情報（出力ハイウェイ番号）と制御コードとで共有し
ており、装置内制御情報１０５の上位１ビット、すなわ
ち、識別ビットの論理値によってそれらを識別してい
る。このコーディング法によれば、有効セルは識別ビッ
トの論理値のみで識別でき、また、伝送路受信空きセ
ル、および、装置内生成空きセルについては、識別ビッ
トと制御コードの論理値とによって識別できる。加え
て、上記３種以外のセル、例えば、ＡＴＭ通信装置の内
部で閉じて装置の監視制御のために使用する装置内監視
制御セルの識別も可能である。ルーチング情報は、ＡＴ
Ｍ通信装置の内部の該セル構成変換回路１８の後段にお
いて、付加される情報である。
【００３０】また、ルーチング情報／制御コードの搭載
領域２０１以外の他の領域に、セル情報について、予め
定めた所定のビット列であるコード情報を付して示すよ
うにしてもよい。また、装置内生成空きセルと伝送路搭
載空きセルとの区別をする場合は、１ビットのビット情
報（ビットアサイン）として示すようにしてもよい。
領域２０１以外の他の領域に、セル情報について、予め
定めた所定のビット列であるコード情報を付して示すよ
うにしてもよい。また、装置内生成空きセルと伝送路搭
載空きセルとの区別をする場合は、１ビットのビット情
報（ビットアサイン）として示すようにしてもよい。
【００３１】このように、セルを区別する情報として、
装置内生成空きセルであることを示す情報を出力し、ま
た、それ以外のセルであることを示す情報を出力するこ
とができる。さらに、伝送路搭載空きセルが空きセルで
あることを検出し、セルを区別する情報として、伝送路
搭載空きセルであることを示す情報を出力することがで
き、装置内生成空きセルであることと、伝送路搭載空き
セルであることとを示す情報を出力してもよい。また、
前記監視手段は、ＡＴＭ伝送路から受信したセルが空き
セルであることを検出し、セルを区別する情報として、
装置内生成空きセルであることと、伝送路搭載空きセル
であることと、それ以外のセルであることとを示す情報
を出力してもよい。
装置内生成空きセルであることを示す情報を出力し、ま
た、それ以外のセルであることを示す情報を出力するこ
とができる。さらに、伝送路搭載空きセルが空きセルで
あることを検出し、セルを区別する情報として、伝送路
搭載空きセルであることを示す情報を出力することがで
き、装置内生成空きセルであることと、伝送路搭載空き
セルであることとを示す情報を出力してもよい。また、
前記監視手段は、ＡＴＭ伝送路から受信したセルが空き
セルであることを検出し、セルを区別する情報として、
装置内生成空きセルであることと、伝送路搭載空きセル
であることと、それ以外のセルであることとを示す情報
を出力してもよい。
【００３２】以上の内容を踏まえて、図１に示すセル構
成変換回路１８の内部の動作について説明する。セルバ
ッファ１２は、ＡＴＭ伝送路から受信したセル情報を蓄
積する機能を有する。これに接続する書込アドレス制御
回路１６は、セルバッファ１２に対するセル情報書き込
みを制御する機能を有し、また、読出アドレス制御回路
１５は、セル情報読み出しを制御する機能を有する。こ
こで、有効セル、伝送路搭載空きセルの両者を対象
として、セル情報の書き込み、および、読み出しを行
う。位相制御回路１７は、書込アドレスと読出アドレス
との位相関係を監視する機能を有し、セルバッファ１２
からの読み出しをアドレス位相関係に応じて停止するこ
とにより、装置内生成空きセルを新たに挿入する。装置
内生成空きセルにセル情報を付加するに際しては、位相
制御回路１７から空きマーカ付加回路１３に制御信号を
送り、空きマーカ付加回路１３が装置内生成空きセルを
識別するコードを該当セルに付加する。また、伝送路搭
載空きセルに対しては、空きマーカ付加回路１３でヘッ
ダ部分のＶＰＩ、ＶＣＩのプリアサイン値（通常、全て
０の値）を検出して、伝送路搭載空きセル識別するコー
ドを該当セルに付加する。
成変換回路１８の内部の動作について説明する。セルバ
ッファ１２は、ＡＴＭ伝送路から受信したセル情報を蓄
積する機能を有する。これに接続する書込アドレス制御
回路１６は、セルバッファ１２に対するセル情報書き込
みを制御する機能を有し、また、読出アドレス制御回路
１５は、セル情報読み出しを制御する機能を有する。こ
こで、有効セル、伝送路搭載空きセルの両者を対象
として、セル情報の書き込み、および、読み出しを行
う。位相制御回路１７は、書込アドレスと読出アドレス
との位相関係を監視する機能を有し、セルバッファ１２
からの読み出しをアドレス位相関係に応じて停止するこ
とにより、装置内生成空きセルを新たに挿入する。装置
内生成空きセルにセル情報を付加するに際しては、位相
制御回路１７から空きマーカ付加回路１３に制御信号を
送り、空きマーカ付加回路１３が装置内生成空きセルを
識別するコードを該当セルに付加する。また、伝送路搭
載空きセルに対しては、空きマーカ付加回路１３でヘッ
ダ部分のＶＰＩ、ＶＣＩのプリアサイン値（通常、全て
０の値）を検出して、伝送路搭載空きセル識別するコー
ドを該当セルに付加する。
【００３３】図１に示すセル構成変換回路１８の内部の
詳細なブロック図を図８に示す。図８を参照して動作を
詳細に説明する。
詳細なブロック図を図８に示す。図８を参照して動作を
詳細に説明する。
【００３４】セルバッファ１２は、例えば、ＦＩＦＯ
（First In First Out）メモリ３０４などで構成し、先
に書き込まれたセルから読みだされる。ＦＩＦＯメモリ
３０４の書き込みアドレスは、書き込みアドレス制御回
路１６である、書き込みアドレスカウンタ３０２により
指示される。書き込みアドレスカウンタ３０２は、伝送
路上のクロックにより動作し、ＦＩＦＯメモリ３０４が
書き込みをすると１インクリメントし、読みだされると
１デクリメントすることにより書き込みアドレスを指示
できる。ＦＩＦＯメモリ３０４の読出しアドレスは、読
出しアドレス制御回路１５である、読出しアドレスカウ
ンタ３０３により指示される。読出しアドレスカウンタ
３０３は、ＡＴＭ通信装置の内部のクロックにより動作
し、ＦＩＦＯメモリの場合には、常に先頭のアドレスを
指示する。また、読出しアドレスカウンタ３０３は、位
相監視回路１７からの空きセルの指示により、読みだし
を停止することができる。位相監視回路１７は、アドレ
ス比較手段３００と空きセル指示手段３０１とを有す
る。アドレス比較手段３００は、書き込みアドレスカウ
ンタ３０２と読出しアドレスカウンタ３０３とのアドレ
スを比較し、アドレスの差を出力する。空きセル指示手
段３０１は、アドレス比較手段３００からのアドレスの
差が、予め定めた数値以下になったときに空きセルにす
るように読出しアドレスカウンタ３０３に指示し、空き
マーカ付加回路１３に装置内空きセルであることを示す
情報を付加するように指示する。例えば、空きセル指示
手段３０１は、アドレスの差を２セルと予め定めておく
ことにより、書き込みアドレスカウンタ３０２と読出し
アドレスカウンタ３０３とのアドレスの差が２セルにな
ったときに、空きセルにするように読出しアドレスカウ
ンタ３０３に１セル分の読出しの停止を指示する。これ
により、装置内において空きセルを生成することができ
る。空きマーカ付加回路１３は、位相監視回路１７の空
きセル指示手段３０１から指示があったときに、前述の
図５および図６に示す定められた領域に装置内生成空き
セルであることを示す情報を空きセルに付加して送出す
る。また、空きマーカ付加回路１３は、伝送路搭載空き
セルに対しても、ヘッダ部分のＶＰＩ、ＶＣＩのプリア
サイン値を検出し、伝送路搭載空きセル識別するコード
を該当セルに付加してもよい。この場合は、伝送路搭載
空きセルを検出することができるので、伝送路搭載空き
セルであることを示す情報を該伝送路搭載空きセルに付
加することにより、装置内生成空きセルと区別すること
ができるので、装置内生成空きセルには、情報を付加し
ないとしてもよい。さらに、装置内生成空きセルでな
く、伝送路搭載空きセルでないときには有効セルである
として、すべてのセルについて予め定めたコード情報を
付加してもよい。
（First In First Out）メモリ３０４などで構成し、先
に書き込まれたセルから読みだされる。ＦＩＦＯメモリ
３０４の書き込みアドレスは、書き込みアドレス制御回
路１６である、書き込みアドレスカウンタ３０２により
指示される。書き込みアドレスカウンタ３０２は、伝送
路上のクロックにより動作し、ＦＩＦＯメモリ３０４が
書き込みをすると１インクリメントし、読みだされると
１デクリメントすることにより書き込みアドレスを指示
できる。ＦＩＦＯメモリ３０４の読出しアドレスは、読
出しアドレス制御回路１５である、読出しアドレスカウ
ンタ３０３により指示される。読出しアドレスカウンタ
３０３は、ＡＴＭ通信装置の内部のクロックにより動作
し、ＦＩＦＯメモリの場合には、常に先頭のアドレスを
指示する。また、読出しアドレスカウンタ３０３は、位
相監視回路１７からの空きセルの指示により、読みだし
を停止することができる。位相監視回路１７は、アドレ
ス比較手段３００と空きセル指示手段３０１とを有す
る。アドレス比較手段３００は、書き込みアドレスカウ
ンタ３０２と読出しアドレスカウンタ３０３とのアドレ
スを比較し、アドレスの差を出力する。空きセル指示手
段３０１は、アドレス比較手段３００からのアドレスの
差が、予め定めた数値以下になったときに空きセルにす
るように読出しアドレスカウンタ３０３に指示し、空き
マーカ付加回路１３に装置内空きセルであることを示す
情報を付加するように指示する。例えば、空きセル指示
手段３０１は、アドレスの差を２セルと予め定めておく
ことにより、書き込みアドレスカウンタ３０２と読出し
アドレスカウンタ３０３とのアドレスの差が２セルにな
ったときに、空きセルにするように読出しアドレスカウ
ンタ３０３に１セル分の読出しの停止を指示する。これ
により、装置内において空きセルを生成することができ
る。空きマーカ付加回路１３は、位相監視回路１７の空
きセル指示手段３０１から指示があったときに、前述の
図５および図６に示す定められた領域に装置内生成空き
セルであることを示す情報を空きセルに付加して送出す
る。また、空きマーカ付加回路１３は、伝送路搭載空き
セルに対しても、ヘッダ部分のＶＰＩ、ＶＣＩのプリア
サイン値を検出し、伝送路搭載空きセル識別するコード
を該当セルに付加してもよい。この場合は、伝送路搭載
空きセルを検出することができるので、伝送路搭載空き
セルであることを示す情報を該伝送路搭載空きセルに付
加することにより、装置内生成空きセルと区別すること
ができるので、装置内生成空きセルには、情報を付加し
ないとしてもよい。さらに、装置内生成空きセルでな
く、伝送路搭載空きセルでないときには有効セルである
として、すべてのセルについて予め定めたコード情報を
付加してもよい。
【００３５】以上述べたように、セル構成変換回路１８
は、図４に示すセル構成のように装置内生成セルを区別
する情報を付して出力される。図１に示すポリシング回
路２０は、セル構成変換回路１８と接続された装置内ハ
イウェイ２から図４に示す構成のセルを受信する。従っ
て、ポリシング回路２０では、図４に示すセル構成の装
置内制御情報１０５を解読し、装置内生成空きセルの
識別によってＡＴＭ伝送路上のセル配置を再現できるた
めに、セル構成変換回路１８の後段でポリシング処理を
行なうことが可能となる。
は、図４に示すセル構成のように装置内生成セルを区別
する情報を付して出力される。図１に示すポリシング回
路２０は、セル構成変換回路１８と接続された装置内ハ
イウェイ２から図４に示す構成のセルを受信する。従っ
て、ポリシング回路２０では、図４に示すセル構成の装
置内制御情報１０５を解読し、装置内生成空きセルの
識別によってＡＴＭ伝送路上のセル配置を再現できるた
めに、セル構成変換回路１８の後段でポリシング処理を
行なうことが可能となる。
【００３６】図７は、本発明の第２の実施例を示すイン
タフェース部の構成図である。本実施例では空きセル識
別用の信号線を別線で設ける場合について説明する。
タフェース部の構成図である。本実施例では空きセル識
別用の信号線を別線で設ける場合について説明する。
【００３７】図７において、インタフェース部は、ＳＤ
Ｈ終端回路１０、セル同期回路１１およびセル構成変換
回路１９を有する。ＳＤＨ終端回路１０には、ＡＴＭ伝
送路１が接続され、ＡＴＭ伝送路の形式に従った、シリ
アルのビットストリーム信号であるセル流が入力する。
セル同期回路１１は、連続的に流れているセル流を受信
してセルと同期をとる。セル構成変換回路１９には、Ａ
ＴＭ通信装置内ハイウェイ２が接続され、ＡＴＭ通信装
置内のセル構成に変換されたセル流が出力される。この
ＡＴＭ通信装置内ハイウェイ２の出力端は、ポリシング
回路２０に接続される。さらに、セル構成変換回路１９
は、セルバッファ１２、読出アドレス制御回路１５、書
込アドレス制御回路１６および位相監視制御回路１７を
有する。位相監視監視回路１７からは、空きセル識別信
号５が出力され、ポリシング回路２０に接続される。
Ｈ終端回路１０、セル同期回路１１およびセル構成変換
回路１９を有する。ＳＤＨ終端回路１０には、ＡＴＭ伝
送路１が接続され、ＡＴＭ伝送路の形式に従った、シリ
アルのビットストリーム信号であるセル流が入力する。
セル同期回路１１は、連続的に流れているセル流を受信
してセルと同期をとる。セル構成変換回路１９には、Ａ
ＴＭ通信装置内ハイウェイ２が接続され、ＡＴＭ通信装
置内のセル構成に変換されたセル流が出力される。この
ＡＴＭ通信装置内ハイウェイ２の出力端は、ポリシング
回路２０に接続される。さらに、セル構成変換回路１９
は、セルバッファ１２、読出アドレス制御回路１５、書
込アドレス制御回路１６および位相監視制御回路１７を
有する。位相監視監視回路１７からは、空きセル識別信
号５が出力され、ポリシング回路２０に接続される。
【００３８】つぎに、図７に示す第２の実施例の動作に
ついて説明する。本実施例のセルバッファ１２の書き込
み動作および読み出し動作は、第１の実施例の場合と同
じである。第１の実施例と異なる点は、空きセルの種別
を後段に通知するための信号、すなわち、空きセル識別
信号５を、セルバッファ１２からの出力と別線としてポ
リシング回路２０に接続した点である。ポリシング回路
２０では、空きセル識別信号５の内容を参照して、装置
内ハイウェイ２の中の装置内生成空きセルを識別し、Ａ
ＴＭ伝送路上のセル配置を再現した後に、ポリシング処
理を行なう。位相監視回路１７は、前述の空きセル指示
手段３０１から装置内において空きセルを生成するとき
に、空きセル識別信号５として出力することができる。
すなわち、空きマーカ付加回路１３に指示する代わり
に、読出しアドレスカウンタ３０３に１セル分の読出し
停止指示と同時に空きセル識別信号５を出力することが
できる。 本発明のセルの利用方法によれば、ポリシン
グ機能のように、ＡＴＭ伝送路上のセル配置情報を取り
扱う機能を、ＡＴＭ通信装置の内部で実現することが可
能となる。
ついて説明する。本実施例のセルバッファ１２の書き込
み動作および読み出し動作は、第１の実施例の場合と同
じである。第１の実施例と異なる点は、空きセルの種別
を後段に通知するための信号、すなわち、空きセル識別
信号５を、セルバッファ１２からの出力と別線としてポ
リシング回路２０に接続した点である。ポリシング回路
２０では、空きセル識別信号５の内容を参照して、装置
内ハイウェイ２の中の装置内生成空きセルを識別し、Ａ
ＴＭ伝送路上のセル配置を再現した後に、ポリシング処
理を行なう。位相監視回路１７は、前述の空きセル指示
手段３０１から装置内において空きセルを生成するとき
に、空きセル識別信号５として出力することができる。
すなわち、空きマーカ付加回路１３に指示する代わり
に、読出しアドレスカウンタ３０３に１セル分の読出し
停止指示と同時に空きセル識別信号５を出力することが
できる。 本発明のセルの利用方法によれば、ポリシン
グ機能のように、ＡＴＭ伝送路上のセル配置情報を取り
扱う機能を、ＡＴＭ通信装置の内部で実現することが可
能となる。
【００３９】以上、本発明によれば、装置内生成空きセ
ルであることを認識でき、装置内生成空きセルと伝送路
搭載空きセルとを区別することができる。
ルであることを認識でき、装置内生成空きセルと伝送路
搭載空きセルとを区別することができる。
【００４０】また、ＡＴＭ通信装置の内部のセル流に含
まれるセルは、基本的に下記の３種類のセルに大別する
ことができる。
まれるセルは、基本的に下記の３種類のセルに大別する
ことができる。
【００４１】 有効セル（ユーザセル、および、ネッ
トワークＯＡＭセルを含む）。 伝送路搭載空きセル。 装置内生成空きセル。
トワークＯＡＭセルを含む）。 伝送路搭載空きセル。 装置内生成空きセル。
【００４２】ポリシングの対象となるのは、このうち、
有効セルおよび伝送路搭載空きセルであり、それら
は、セル内に搭載された空きセル識別情報、または、別
線で伝送される空きセル識別信号を参照することにより
識別可能である。
有効セルおよび伝送路搭載空きセルであり、それら
は、セル内に搭載された空きセル識別情報、または、別
線で伝送される空きセル識別信号を参照することにより
識別可能である。
【００４３】また、ＡＴＭ通信装置の実現の上で、上記
の３種に加えて新たにセル種別を定義するような場合で
も、追加したセル種別を識別するための識別情報を当該
セルに追加搭載すること、または、セル種別の識別信号
の追加により、前述の場合と等価の効果をあげることが
できる。
の３種に加えて新たにセル種別を定義するような場合で
も、追加したセル種別を識別するための識別情報を当該
セルに追加搭載すること、または、セル種別の識別信号
の追加により、前述の場合と等価の効果をあげることが
できる。
【００４４】
【発明の効果】本発明によれば、セル構成変換後におい
て、装置内生成空きセルとそれ以外のセルとが区別でき
る。
て、装置内生成空きセルとそれ以外のセルとが区別でき
る。
【図１】本発明の第１の実施例を示すインタフェース部
の構成図。
の構成図。
【図２】本発明のセル構成変換回路の動作を説明するフ
レーム構成図。
レーム構成図。
【図３】本発明を適用するＡＴＭ伝送路におけるセル構
成図。
成図。
【図４】本発明の第１の実施例を示す装置内セル構成
図。
図。
【図５】本発明の第１の実施例における装置内制御情報
の基本構成図。
の基本構成図。
【図６】本発明の第１の実施例における装置内制御情報
のコード指定説明図。
のコード指定説明図。
【図７】本発明の第２の実施例を示すインタフェース部
の構成図。
の構成図。
【図８】監視手段のブロック図。
１…受信側伝送路、２…装置内側ハイウェイ、３…伝送
路抽出タイミング信号、４…装置内タイミング信号、１
０…ＳＤＨ終端回路、１１…セル同期回路、１２…セル
バッファ、１３…空きマーカ付加回路、１５…読出アド
レル制御回路、１６…書込アドレス制御回路、１７…位
相監視回路、１８…セル構成変換回路、１９…セル構成
変換回路、２０…ポリシング回路、１００…ＶＰＩ搭載
領域、１０１…ＶＣＩ搭載領域、１０２…制御情報搭載
領域、１０３…ＨＥＣ搭載領域、１０４…ユーザ情報搭
載領域、１０５…装置内制御情報搭載領域、２００…識
別ビットの搭載領域、２０１・・ルーチング情報／制御コ
ードの搭載領域、５…空きセル識別信号。
路抽出タイミング信号、４…装置内タイミング信号、１
０…ＳＤＨ終端回路、１１…セル同期回路、１２…セル
バッファ、１３…空きマーカ付加回路、１５…読出アド
レル制御回路、１６…書込アドレス制御回路、１７…位
相監視回路、１８…セル構成変換回路、１９…セル構成
変換回路、２０…ポリシング回路、１００…ＶＰＩ搭載
領域、１０１…ＶＣＩ搭載領域、１０２…制御情報搭載
領域、１０３…ＨＥＣ搭載領域、１０４…ユーザ情報搭
載領域、１０５…装置内制御情報搭載領域、２００…識
別ビットの搭載領域、２０１・・ルーチング情報／制御コ
ードの搭載領域、５…空きセル識別信号。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 芦 賢浩 神奈川県横浜市戸塚区戸塚町216番地 株式会社日立製作所 情報通信事業部内 (72)発明者 高取 正浩 東京都国分寺市東恋ケ窪一丁目280番地 株式会社 日立製作所 中央研究所内 (72)発明者 中野 幸男 東京都国分寺市東恋ケ窪一丁目280番地 株式会社 日立製作所 中央研究所内 (72)発明者 高瀬 晶彦 東京都国分寺市東恋ケ窪一丁目280番地 株式会社 日立製作所 中央研究所内 (72)発明者 上田 裕巳 東京都千代田区内幸町一丁目１番６号 日本電信電話株式会社内 (72)発明者 中島 隆 東京都千代田区内幸町一丁目１番６号 日本電信電話株式会社内 (72)発明者 竹尾 浩 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 河合 正昭 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 谷口 郁夫 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 蔵野 貴紀 東京都港区芝五丁目７番１号 日本電気 株式会社内 (72)発明者 西原 基夫 東京都港区芝五丁目７番１号 日本電気 株式会社内 (56)参考文献 特開 平４−119032（ＪＰ，Ａ) 特開 平２−233040（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 12/28 H04L 12/56 H04L 7/00
Claims (12)
- 【請求項１】非同期転送モード（ＡＴＭ：Asynchronous
Transfer Mode）で固定長ブロックであるセルを転送す
るＡＴＭ伝送路が接続され、伝送路上のタイミングを自
装置内のタイミングに乗せ換えるＡＴＭ伝送用インタフ
ェース回路において、 上記タイミングの乗せ換え時に、新たに空きセルを生成
する空きセル生成手段と、該生成した空きセルとそれ以
外のセルとを区別する情報を出力する監視手段とを有す
ることを特徴とするＡＴＭ伝送用インタフェース回路。 - 【請求項２】請求項１において、監視手段は、セルを区
別する情報として、該生成した空きセルであることを示
す情報を出力することを特徴とするＡＴＭ伝送用インタ
フェース回路。 - 【請求項３】請求項１において、監視手段は、セルを区
別する情報として、該生成した空きセル以外のセルであ
ることを示す情報を出力することを特徴とするＡＴＭ伝
送用インタフェース回路。 - 【請求項４】請求項１において、監視手段は、空きセル
生成手段が新たに空きセルを生成したときに、セルを区
別する情報を出力することを特徴とするＡＴＭ伝送用イ
ンタフェース回路。 - 【請求項５】請求項１において、監視手段は、ＡＴＭ伝
送路から受信したセルが空きセルであることを検出し、
セルを区別する情報として、ＡＴＭ伝送路から受信した
空きセルであることを示す情報を出力することを特徴と
するＡＴＭ伝送用インタフェース回路。 - 【請求項６】請求項１において、監視手段は、ＡＴＭ伝
送路から受信したセルが空きセルであることを検出し、
セルを区別する情報として、該生成した空きセルである
ことと、ＡＴＭ伝送路から受信した空きセルであること
とを示す情報を出力することを特徴とするＡＴＭ伝送用
インタフェース回路。 - 【請求項７】請求項１において、監視手段は、ＡＴＭ伝
送路から受信したセルが空きセルであることを検出し、
セルを区別する情報として、該生成した空きセルである
ことと、ＡＴＭ伝送路から受信した空きセルであること
と、それ以外のセルであることとを示す情報を出力する
ことを特徴とするＡＴＭ伝送用インタフェース回路。 - 【請求項８】請求項１、２、３、４、５または６におい
て、監視手段は、セルを区別する情報を該セルに付加し
て出力する付加手段を有することを特徴とするＡＴＭ伝
送用インタフェース回路。 - 【請求項９】請求項１、２、３、４、５、６または７に
おいて、監視手段は、セルを区別する情報をコード情報
として該セルに付加して出力する付加手段を有すること
を特徴とするＡＴＭ伝送用インタフェース回路。 - 【請求項１０】請求項１、２、３、４、５、６、７、８
または９において、監視手段は、セルを区別する情報を
制御線を介して出力することを特徴とするＡＴＭ伝送用
インタフェース回路。 - 【請求項１１】請求項５、６または７において、ＡＴＭ
伝送路から受信した空きセルが、国際電信電話諮問委員
会（ＣＣＩＴＴ）勧告Ｉ．３６１で規定されているアイ
ドルセルであることを特徴とするＡＴＭ伝送用インタフ
ェース回路。 - 【請求項１２】非同期転送モード（ＡＴＭ：Asynchrono
us Transfer Mode）で固定長ブロックであるセルを転送
するＡＴＭ伝送路が接続され、伝送路上のタイミングを
自装置内のタイミングに乗せ換えるセル変換回路におい
て、 ＡＴＭ伝送路からのセルを蓄積するセルバッファと、伝
送路上のタイミングでセルバッファの書き込みアドレス
を指示する書き込みアドレス制御回路と、自装置内のタ
イミングでセルバッファの読出しアドレスを指示する読
出しアドレス制御回路と、書き込みアドレスと読出しア
ドレスとを比較するアドレス比較回路と、該アドレス比
較回路からの比較結果に基づいて、空きセルの指示を出
力する空きセル指示回路と、該空きセル指示回路からの
指示により生成した空きセルとそれ以外のセルとを区別
する情報をセルに付加する付加回路とを有し、 前記読出しアドレス制御回路は、該空きセル指示回路か
らの指示によりセルの読出しを停止することを特徴とす
るセル変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5005692A JP3067368B2 (ja) | 1992-03-06 | 1992-03-06 | Ａｔｍ伝送用インタフェース回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5005692A JP3067368B2 (ja) | 1992-03-06 | 1992-03-06 | Ａｔｍ伝送用インタフェース回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05252188A JPH05252188A (ja) | 1993-09-28 |
| JP3067368B2 true JP3067368B2 (ja) | 2000-07-17 |
Family
ID=12848347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5005692A Expired - Lifetime JP3067368B2 (ja) | 1992-03-06 | 1992-03-06 | Ａｔｍ伝送用インタフェース回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3067368B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5263986B2 (ja) * | 2010-05-27 | 2013-08-14 | Ｎｅｃシステムテクノロジー株式会社 | シリアル受信装置並びにシリアル受信装置の制御方法及びプログラム |
| JP5673321B2 (ja) * | 2011-04-18 | 2015-02-18 | 富士通株式会社 | 伝送装置およびインタフェースカード |
-
1992
- 1992-03-06 JP JP5005692A patent/JP3067368B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05252188A (ja) | 1993-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7386008B2 (en) | Method and apparatus for converting data packets between a higher bandwidth network and a lower bandwidth network having multiple channels | |
| EP0404078B1 (en) | Communication apparatus for reassembling packets received from a network into a message | |
| US5425022A (en) | Data switching nodes | |
| CA1224556A (en) | System for switching trains of constant length data packets | |
| US6031838A (en) | ATM switching system | |
| JPH0817389B2 (ja) | データ伝送方法およびそれに用いるネットワーク | |
| JP3034631B2 (ja) | 時分割交換システム | |
| JP3172477B2 (ja) | Ａｔｍセルを伝送する方法、ａｔｍセルをａｔｍリンクに送信する方法及びａｔｍリンクからａｔｍセルを受信する方法 | |
| US6934301B2 (en) | Method and apparatus for converting data packets between a higher bandwidth network and a lower bandwidth network | |
| EP0355797B1 (en) | Signalling apparatus for use in an ATM switching system | |
| KR100339463B1 (ko) | 고정길이셀의순차적스트림처리장치,비동기전송방식의스위치어댑터및스위칭유닛 | |
| US6618374B1 (en) | Method for inverse multiplexing of ATM using sample prepends | |
| JP3067368B2 (ja) | Ａｔｍ伝送用インタフェース回路 | |
| JPH0217743A (ja) | 交換モジュール | |
| US5910953A (en) | ATM interface apparatus for time-division multiplex highways | |
| EP0477242B1 (en) | Data switching nodes | |
| JPH0290834A (ja) | Ａｔｍ通話路装置及びａｔｍ回線終端装置 | |
| US7139293B1 (en) | Method and apparatus for changing the data rate of a data signal | |
| JPH0522403A (ja) | Ｓｔｍ−ａｔｍ相互変換制御方式 | |
| JP2785005B2 (ja) | Ｆｃ／ａｔｍ網相互変換装置における多重／分離方式 | |
| EP1407565B1 (en) | Method and apparatus for converting data packets between a higher bandwidth network and lower bandwidth network | |
| EP0208705A1 (en) | Communication system and method | |
| KR100215567B1 (ko) | Atm 셀 다중화장치 | |
| KR100215568B1 (ko) | Atm 셀 역 다중화장치 | |
| KR0169906B1 (ko) | Atm망에서 셀 분해기의 다중 프레임 판독방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000425 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080519 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120519 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120519 Year of fee payment: 12 |