JP2852472B2 - セルトラヒック監視装置 - Google Patents
セルトラヒック監視装置Info
- Publication number
- JP2852472B2 JP2852472B2 JP4268191A JP4268191A JP2852472B2 JP 2852472 B2 JP2852472 B2 JP 2852472B2 JP 4268191 A JP4268191 A JP 4268191A JP 4268191 A JP4268191 A JP 4268191A JP 2852472 B2 JP2852472 B2 JP 2852472B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- circuit
- time
- vpi
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、パケット通信に利用す
る。本発明はパケット通信網の中で転送されるセル（こ
の明細書では固定長のパケットを「セル」という）のト
ラヒックを監視する技術に関する。
る。本発明はパケット通信網の中で転送されるセル（こ
の明細書では固定長のパケットを「セル」という）のト
ラヒックを監視する技術に関する。
【０００２】本発明は、あらかじめ契約されたトラヒッ
クを越えてセルが送信されたときに、契約違反としてそ
のセルを廃棄するポリシング(Policing,警察行為）に利
用する。
クを越えてセルが送信されたときに、契約違反としてそ
のセルを廃棄するポリシング(Policing,警察行為）に利
用する。
【０００３】
【従来の技術】パケット通信網では、一つの中継点に一
時に多数のセルが集中的に到来すると円滑な運用ができ
なくなる。このためパケット通信網を運用する通信業者
は利用者との契約の中で、 利用者は連続するｍセル
時間内にｎ個のセルを越えてセルの送信をしないこと、
通信業者はこれに違反して送信されたセルを廃棄す
ることを利用契約の条件とすることが行われる。たとえ
ばｍ＝５、ｎ＝３とすると、連続する５セル時間内に３
セルまで送信できるが、これを越えてセルを送信すると
そのセルは廃棄されることになる。このための監視およ
び廃棄はポリシングといわれ、パケット通信網の入口で
自動的にかつ継続的に実行される。
時に多数のセルが集中的に到来すると円滑な運用ができ
なくなる。このためパケット通信網を運用する通信業者
は利用者との契約の中で、 利用者は連続するｍセル
時間内にｎ個のセルを越えてセルの送信をしないこと、
通信業者はこれに違反して送信されたセルを廃棄す
ることを利用契約の条件とすることが行われる。たとえ
ばｍ＝５、ｎ＝３とすると、連続する５セル時間内に３
セルまで送信できるが、これを越えてセルを送信すると
そのセルは廃棄されることになる。このための監視およ
び廃棄はポリシングといわれ、パケット通信網の入口で
自動的にかつ継続的に実行される。
【０００４】図４は従来例装置のブロック構成図であ
る。この回路は本願出願人から特許出願（特願平２−１
３０４６４号、本願出願時において未公開）されてい
る。上記図４に示す回路は、連続する５セル時間に３セ
ルまで送信できるが４セル以上は許されないように監視
する回路である。
る。この回路は本願出願人から特許出願（特願平２−１
３０４６４号、本願出願時において未公開）されてい
る。上記図４に示す回路は、連続する５セル時間に３セ
ルまで送信できるが４セル以上は許されないように監視
する回路である。
【０００５】図４では端子１に被監視信号が入力する。
セル検出回路２はこの被監視信号に同期しその信号中に
有効セルがあると検出出力を送出する。遅延回路３はこ
の検出出力を入力とし、この遅延回路３はシフトレジス
タにより構成され、図外のクロック信号により１セル時
間毎に１段ずつ図の右方向にシフトされる。すなわちこ
の遅延回路３はその入力がｍセル時間後に遅延出力に送
出される。アップダウン・カウンタ４の加算入力にはセ
ル検出回路２の検出出力が入力し、その減算入力には前
記遅延回路３の遅延出力が入力する。閾値保持回路５は
契約により設定された閾値ｎを保持する。この閾値ｎと
上記アップダウン・カウンタ４の内容Ｄとを比較し、 Ｄ ＞ ｎ ならば禁止出力を端子７に送出する。この禁止出力によ
り図外の装置でそのセルは廃棄される。
セル検出回路２はこの被監視信号に同期しその信号中に
有効セルがあると検出出力を送出する。遅延回路３はこ
の検出出力を入力とし、この遅延回路３はシフトレジス
タにより構成され、図外のクロック信号により１セル時
間毎に１段ずつ図の右方向にシフトされる。すなわちこ
の遅延回路３はその入力がｍセル時間後に遅延出力に送
出される。アップダウン・カウンタ４の加算入力にはセ
ル検出回路２の検出出力が入力し、その減算入力には前
記遅延回路３の遅延出力が入力する。閾値保持回路５は
契約により設定された閾値ｎを保持する。この閾値ｎと
上記アップダウン・カウンタ４の内容Ｄとを比較し、 Ｄ ＞ ｎ ならば禁止出力を端子７に送出する。この禁止出力によ
り図外の装置でそのセルは廃棄される。
【０００６】このように構成された回路ではアップダウ
ン・カウンタ４には、過去のｍセル時間に検出されたセ
ルの数が記憶されることになり、これが設定された閾値
ｎを越えると禁止出力が端子７に送出される。端子７に
禁止出力が送出されると、図外の回路で伝送路上でいま
検出されたセルは廃棄される。そのセルは廃棄されたの
であるから、遅延回路３の第一段の値は判定出力により
クリアされる。
ン・カウンタ４には、過去のｍセル時間に検出されたセ
ルの数が記憶されることになり、これが設定された閾値
ｎを越えると禁止出力が端子７に送出される。端子７に
禁止出力が送出されると、図外の回路で伝送路上でいま
検出されたセルは廃棄される。そのセルは廃棄されたの
であるから、遅延回路３の第一段の値は判定出力により
クリアされる。
【０００７】上の説明ではわかり易いように例えばｍが
５でｎが３としたが、実用的には例えばｍは数千であり
ｎは数個ないし数十個である。
５でｎが３としたが、実用的には例えばｍは数千であり
ｎは数個ないし数十個である。
【０００８】もっとも図４はこのセルトラヒック監視装
置をわかり易いようにハードウエアの構成で説明した
が、実用的にはこれと同等の回路をマイクロ・プロセッ
サの中に組み込み、プログラム制御により遅延回路３お
よびアップダウン・カウンタ４に相当するメモリ領域の
内容を書き換えて実行できるように構成される。しかも
マイクロ・プロセッサ制御による構成では、一つのチャ
ネルだけでなく、複数のチャネルもしくはバーチャルパ
ス（仮想のパス）について一つのプロセッサを共通に利
用してこのようなセルトラヒック監視装置を構成するこ
とができる。その場合には、時分割多重された多数のセ
ルについてそのバーチャルパス毎にセルのヘッダ（また
はタグ）にバーチャルパス番号（この明細書では、ＶＰ
Ｉ（Virtual Path Identifier)という）が付され、この
ＶＰＩを識別してＶＰＩ毎に監視を行う構成とすること
ができる。さらにこの場合に、そのプログラム制御用の
ソフトウエアを工夫するだけで、ＶＰＩ毎に異なる契約
条件、例えば上述のｍの値ｎの値などを個別の条件に設
定することができる。これも本願出願人の先願（特願平
２−３１９７３５号、本願出願時において未公開）で開
示した。
置をわかり易いようにハードウエアの構成で説明した
が、実用的にはこれと同等の回路をマイクロ・プロセッ
サの中に組み込み、プログラム制御により遅延回路３お
よびアップダウン・カウンタ４に相当するメモリ領域の
内容を書き換えて実行できるように構成される。しかも
マイクロ・プロセッサ制御による構成では、一つのチャ
ネルだけでなく、複数のチャネルもしくはバーチャルパ
ス（仮想のパス）について一つのプロセッサを共通に利
用してこのようなセルトラヒック監視装置を構成するこ
とができる。その場合には、時分割多重された多数のセ
ルについてそのバーチャルパス毎にセルのヘッダ（また
はタグ）にバーチャルパス番号（この明細書では、ＶＰ
Ｉ（Virtual Path Identifier)という）が付され、この
ＶＰＩを識別してＶＰＩ毎に監視を行う構成とすること
ができる。さらにこの場合に、そのプログラム制御用の
ソフトウエアを工夫するだけで、ＶＰＩ毎に異なる契約
条件、例えば上述のｍの値ｎの値などを個別の条件に設
定することができる。これも本願出願人の先願（特願平
２−３１９７３５号、本願出願時において未公開）で開
示した。
【０００９】
【発明が解決しようとする課題】このように多数のＶＰ
Ｉについて時分割多重された多重信号について、一つの
装置でＶＰＩ毎のセルトラヒック監視を実行すると、利
用者の回線毎にセルトラヒック監視装置を設ける必要が
なく、多重化された信号通路に一つだけまとめてセルト
ラヒック監視装置を設置すればよいのできわめて経済的
であるが、ここで発明者らは次のような問題に遭遇し
た。
Ｉについて時分割多重された多重信号について、一つの
装置でＶＰＩ毎のセルトラヒック監視を実行すると、利
用者の回線毎にセルトラヒック監視装置を設ける必要が
なく、多重化された信号通路に一つだけまとめてセルト
ラヒック監視装置を設置すればよいのできわめて経済的
であるが、ここで発明者らは次のような問題に遭遇し
た。
【００１０】すなわち、時分割多重された信号でセルト
ラヒック監視を行うと、各回線利用者はその端末で上述
の契約条件に適合するように正しくセルを送信している
場合にも、複数の回線について時分割多重を行うと多重
化の際に信号の待ち合わせがあるから、契約条件に違反
して送信されたものとしてセルが廃棄されてしまうこと
がある。
ラヒック監視を行うと、各回線利用者はその端末で上述
の契約条件に適合するように正しくセルを送信している
場合にも、複数の回線について時分割多重を行うと多重
化の際に信号の待ち合わせがあるから、契約条件に違反
して送信されたものとしてセルが廃棄されてしまうこと
がある。
【００１１】一般に、複数のディジタル信号の多重には
その多重回路にＦＩＦＯ（first infirst out, 先入れ
先出し）メモリをバッファ回路として用い、多数の低速
度の入力回線から短い時間に一斉にセルが入力しても、
これをバッファ回路に一時蓄積しておき、多重出力側の
高速度のクロック信号にしたがってこのバッファ回路の
内容を読み出して多重を行う。このときに個々のセルは
バッファ内で待ち合わせることが必要である。したがっ
て一つの利用者の回線についてみると、多重された信号
上では必ずしもその利用者のセル時間間隔は送信した時
間間隔になっていない。つまり、多重化された信号から
一つのＶＰＩに着目して、そのセルを検出しその発生に
ついて上述の従来例回路で説明した監視を行うと、利用
者の回線では契約条件に合致していたにもかかわらず、
監視点では合致しない場合が生じることになる。
その多重回路にＦＩＦＯ（first infirst out, 先入れ
先出し）メモリをバッファ回路として用い、多数の低速
度の入力回線から短い時間に一斉にセルが入力しても、
これをバッファ回路に一時蓄積しておき、多重出力側の
高速度のクロック信号にしたがってこのバッファ回路の
内容を読み出して多重を行う。このときに個々のセルは
バッファ内で待ち合わせることが必要である。したがっ
て一つの利用者の回線についてみると、多重された信号
上では必ずしもその利用者のセル時間間隔は送信した時
間間隔になっていない。つまり、多重化された信号から
一つのＶＰＩに着目して、そのセルを検出しその発生に
ついて上述の従来例回路で説明した監視を行うと、利用
者の回線では契約条件に合致していたにもかかわらず、
監視点では合致しない場合が生じることになる。
【００１２】本発明はこの問題を解決するもので、多重
信号の段階でＶＰＩ毎にセルトラヒックの監視を行って
も、回線利用者がその端末回線で契約条件を満足するよ
うにセル送信を行っている場合には、セルが廃棄される
ことがないセルトラヒック監視装置を提供することを目
的とする。
信号の段階でＶＰＩ毎にセルトラヒックの監視を行って
も、回線利用者がその端末回線で契約条件を満足するよ
うにセル送信を行っている場合には、セルが廃棄される
ことがないセルトラヒック監視装置を提供することを目
的とする。
【００１３】
【課題を解決するための手段】本発明は、被監視信号で
ある多重信号の中の空セルを検出する空セル検出回路を
設け、この空セル検出回路の検出出力から当該ＶＰＩま
でのセル数ｍ1 を計数し、この数ｍ1 だけ上記ｍを短縮
することを特徴とする。すなわち当該ＶＰＩについてｍ
セル時間にｎセルを越えないという契約条件であるとき
に、ｍ−ｍ1 セル時間にｎセルを越えないというように
ｍをｍ1 だけ短縮して許容する。つまり、多重信号の中
に空セルがあったということは待ち合わせがなかったこ
とであり、その待ち合わせが零のときを基準にして最初
に当該ＶＰＩのセルが現れるまでの時間ｍ1 が考えられ
る最大待ち合わせ時間である。したがってこれだけ時間
を短縮してセル転送を許容すればよい。
ある多重信号の中の空セルを検出する空セル検出回路を
設け、この空セル検出回路の検出出力から当該ＶＰＩま
でのセル数ｍ1 を計数し、この数ｍ1 だけ上記ｍを短縮
することを特徴とする。すなわち当該ＶＰＩについてｍ
セル時間にｎセルを越えないという契約条件であるとき
に、ｍ−ｍ1 セル時間にｎセルを越えないというように
ｍをｍ1 だけ短縮して許容する。つまり、多重信号の中
に空セルがあったということは待ち合わせがなかったこ
とであり、その待ち合わせが零のときを基準にして最初
に当該ＶＰＩのセルが現れるまでの時間ｍ1 が考えられ
る最大待ち合わせ時間である。したがってこれだけ時間
を短縮してセル転送を許容すればよい。
【００１４】本発明は、複数のＶＰＩの異なるセルが多
重された多重信号を被監視信号として、この多重信号を
入力とするＶＰＩ識別回路を備え、当該ＶＰＩの多重前
の値として設定された条件がｍセル時間内にｎ個を越え
ない（ｍ、ｎは自然数であり、ｍ＞ｎ）であるセルトラ
ヒック監視装置において、前記多重信号の空セルを検出
する空セル検出回路を備え、このＶＰＩ識別回路で識別
されたセル数がｋ×ｍセル時間内にｋ×ｎ個を越えた
（ｋは自然数）ときにそのセルを廃棄するための判定出
力を送出する手段と、前記空セル検出回路の検出出力が
送出されてから前記ＶＰＩ識別回路の最初の識別出力が
送出されるまでのセル時間数ｍ1 を計数する手段とをＶ
ＰＩ毎に備え、前記判定出力を送信する手段におけるｋ
×ｍセル時間はｋ×ｍ−ｍ1 セル時間に短縮されること
を特徴とする。
重された多重信号を被監視信号として、この多重信号を
入力とするＶＰＩ識別回路を備え、当該ＶＰＩの多重前
の値として設定された条件がｍセル時間内にｎ個を越え
ない（ｍ、ｎは自然数であり、ｍ＞ｎ）であるセルトラ
ヒック監視装置において、前記多重信号の空セルを検出
する空セル検出回路を備え、このＶＰＩ識別回路で識別
されたセル数がｋ×ｍセル時間内にｋ×ｎ個を越えた
（ｋは自然数）ときにそのセルを廃棄するための判定出
力を送出する手段と、前記空セル検出回路の検出出力が
送出されてから前記ＶＰＩ識別回路の最初の識別出力が
送出されるまでのセル時間数ｍ1 を計数する手段とをＶ
ＰＩ毎に備え、前記判定出力を送信する手段におけるｋ
×ｍセル時間はｋ×ｍ−ｍ1 セル時間に短縮されること
を特徴とする。
【００１５】
【作用】いま利用者との契約条件が、ｍセル時間にｎセ
ルを越えないという契約条件であるとき、複数のＶＰＩ
について多重するために待ち合わせが生じて、監視点で
は契約条件を満足しなくなったとすると、そのときの待
ち合わせ時間は、空セルが検出されてから当該ＶＰＩの
最初のセルを検出するまでのセル時間数ｍ1 を越えるこ
とはない。つまり空セルがあるということはその時点で
は待ち合わせがなかったことであり、その時点から当該
ＶＰＩが多重信号の中に現れるまでのセル数ｍ1 より長
く待ち合わせが生じているはずはない。
ルを越えないという契約条件であるとき、複数のＶＰＩ
について多重するために待ち合わせが生じて、監視点で
は契約条件を満足しなくなったとすると、そのときの待
ち合わせ時間は、空セルが検出されてから当該ＶＰＩの
最初のセルを検出するまでのセル時間数ｍ1 を越えるこ
とはない。つまり空セルがあるということはその時点で
は待ち合わせがなかったことであり、その時点から当該
ＶＰＩが多重信号の中に現れるまでのセル数ｍ1 より長
く待ち合わせが生じているはずはない。
【００１６】したがってｎセルを越えないという時間を
ｍからｍ−ｍ1 に短縮して、ｍ−ｍ1 セル時間の間にｎ
セルを越えないという監視を行うことにより、個々の送
信点で契約条件を満足して送信している場合にこれが誤
って廃棄されてしまうことはなくなる。ｍセル時間の区
間がｋ区間について連続しているときには、これをｋ倍
して、ｋ×ｍセル区間にｋ×ｎを越えないとする条件で
監視を実行してもよく、このときには短縮すべきｍ1 セ
ル時間はｋ区間について最初の１回でよいから、この場
合にはｋ×ｍ−ｍ1 時間にｋ×ｎセルを越えないとする
条件で監視すればよい。
ｍからｍ−ｍ1 に短縮して、ｍ−ｍ1 セル時間の間にｎ
セルを越えないという監視を行うことにより、個々の送
信点で契約条件を満足して送信している場合にこれが誤
って廃棄されてしまうことはなくなる。ｍセル時間の区
間がｋ区間について連続しているときには、これをｋ倍
して、ｋ×ｍセル区間にｋ×ｎを越えないとする条件で
監視を実行してもよく、このときには短縮すべきｍ1 セ
ル時間はｋ区間について最初の１回でよいから、この場
合にはｋ×ｍ−ｍ1 時間にｋ×ｎセルを越えないとする
条件で監視すればよい。
【００１７】
【実施例】図１は本発明第一実施例装置のブロック構成
図である。この装置は多数のＶＰＩの異なるセルが時分
割多重された多重信号通路に接続される。この多重信号
が被監視信号である。端子11はこの多重信号通路の入力
であり、端子21はその出力である。端子11および同21の
間には廃棄制御回路20が接続されて、各ＶＰＩ毎に契約
条件に違反するセルの通過を禁止し、すなわちセル廃棄
を行う回路である。
図である。この装置は多数のＶＰＩの異なるセルが時分
割多重された多重信号通路に接続される。この多重信号
が被監視信号である。端子11はこの多重信号通路の入力
であり、端子21はその出力である。端子11および同21の
間には廃棄制御回路20が接続されて、各ＶＰＩ毎に契約
条件に違反するセルの通過を禁止し、すなわちセル廃棄
を行う回路である。
【００１８】図１に示す装置のカウンタ制御回路13から
下方に連なる回路は上述の従来例回路と同等の回路であ
る。ただし従来例回路はｍセル時間にｎセルを越えない
とする条件で説明したが、この図１の装置はｋ×ｍセル
時間にｋ×ｎセルを越えないとする条件を監視する装置
である。すなわちカウンタ制御回路13はｋ×ｍセル時間
毎にＶＰＩ識別回路12の出力をカウンタ14に累積計数す
る。閾値保持回路15には閾値ｋ×ｎが保持されていて、
カウンタ14の内容と閾値とが比較判定回路16で比較さ
れ、カウンタ14の内容が閾値を越えるときには判定出力
が送出されて、廃棄制御回路20で当該ＶＰＩのセルが廃
棄される。
下方に連なる回路は上述の従来例回路と同等の回路であ
る。ただし従来例回路はｍセル時間にｎセルを越えない
とする条件で説明したが、この図１の装置はｋ×ｍセル
時間にｋ×ｎセルを越えないとする条件を監視する装置
である。すなわちカウンタ制御回路13はｋ×ｍセル時間
毎にＶＰＩ識別回路12の出力をカウンタ14に累積計数す
る。閾値保持回路15には閾値ｋ×ｎが保持されていて、
カウンタ14の内容と閾値とが比較判定回路16で比較さ
れ、カウンタ14の内容が閾値を越えるときには判定出力
が送出されて、廃棄制御回路20で当該ＶＰＩのセルが廃
棄される。
【００１９】ここで図１の装置は空セル検出回路22と端
子10に入力するセルクロック信号を計数するカウンタ31
を備える。このカウンタ31は空セル検出回路22の検出出
力によりリセットされ、ＶＰＩ識別回路12の出力により
ラッチされる。すなわち空セルがあってから最初の当該
ＶＰＩのセルが識別されるまでのセルの数ｍ1 がカウン
タ31にラッチされる。このラッチされたｍ1 はカウンタ
制御回路13に与えられ、本来はｋ×ｍセル時間毎にカウ
ンタ14に累積加算すべきＶＰＩ識別回路12の出力を時間
をｍ1 だけ短縮してｋ×ｍ−ｍ1 セル時間毎にカウンタ
14に累積加算するように制御する。したがってこの図１
に示す装置はｋ×ｍ−ｍ1 セル時間にｋ×ｎセルを越え
ないとする条件で監視を実行することになる。
子10に入力するセルクロック信号を計数するカウンタ31
を備える。このカウンタ31は空セル検出回路22の検出出
力によりリセットされ、ＶＰＩ識別回路12の出力により
ラッチされる。すなわち空セルがあってから最初の当該
ＶＰＩのセルが識別されるまでのセルの数ｍ1 がカウン
タ31にラッチされる。このラッチされたｍ1 はカウンタ
制御回路13に与えられ、本来はｋ×ｍセル時間毎にカウ
ンタ14に累積加算すべきＶＰＩ識別回路12の出力を時間
をｍ1 だけ短縮してｋ×ｍ−ｍ1 セル時間毎にカウンタ
14に累積加算するように制御する。したがってこの図１
に示す装置はｋ×ｍ−ｍ1 セル時間にｋ×ｎセルを越え
ないとする条件で監視を実行することになる。
【００２０】図１に示す装置は、ハードウエアのブロッ
ク構成図として説明されているが、この構成は、特許請
求の範囲に記載の論理を実行する一つのプログラム制御
回路、メモリ領域、そのプログラム制御回路を制御する
ソフトウエア、および信号通路とのインタフエースによ
り実現することができる。その場合に閾値および累積加
算された値などは複数のＶＰＩについてそれぞれメモリ
領域に設定されたテーブルに保持することができ、プロ
グラム制御回路として十分高速度のものを利用して、複
数のＶＰＩについて時系列的に処理を実行することがで
きる。
ク構成図として説明されているが、この構成は、特許請
求の範囲に記載の論理を実行する一つのプログラム制御
回路、メモリ領域、そのプログラム制御回路を制御する
ソフトウエア、および信号通路とのインタフエースによ
り実現することができる。その場合に閾値および累積加
算された値などは複数のＶＰＩについてそれぞれメモリ
領域に設定されたテーブルに保持することができ、プロ
グラム制御回路として十分高速度のものを利用して、複
数のＶＰＩについて時系列的に処理を実行することがで
きる。
【００２１】図２は本発明第二実施例装置のブロック構
成図である。この図２に示す装置は最も単純なケースで
あってｋ＝１、ｎ＝１の場合である。すなわち、送信さ
れたセル数がｍセル時間内に１個を越えたとき、別の言
い方をすると一つのセルと次のセルとの間隔がｍより狭
くなったときに、そのセルを廃棄するための判定出力を
送出するセルトラヒック監視装置である。
成図である。この図２に示す装置は最も単純なケースで
あってｋ＝１、ｎ＝１の場合である。すなわち、送信さ
れたセル数がｍセル時間内に１個を越えたとき、別の言
い方をすると一つのセルと次のセルとの間隔がｍより狭
くなったときに、そのセルを廃棄するための判定出力を
送出するセルトラヒック監視装置である。
【００２２】端子10にはセルクロック信号が入力する。
二つのカウンタ31および32はこのセルクロック信号を計
数する。被監視信号の中に空セルがあると空セル検出回
路22が出力を送出してカウンタ31をリセットしてその内
容を零とするように構成され、ＶＰＩ識別回路12が当該
ＶＰＩを識別すると比較回路36にトリガを送出して比較
を行う。セル転送が許可される（廃棄されない）ときに
比較回路36から出力が送出され、この出力によりカウン
タ32がリセットされカウンタ31の内容がラッチ回路33に
ラッチされる。比較回路36には閾値ｍが保持されてい
る。
二つのカウンタ31および32はこのセルクロック信号を計
数する。被監視信号の中に空セルがあると空セル検出回
路22が出力を送出してカウンタ31をリセットしてその内
容を零とするように構成され、ＶＰＩ識別回路12が当該
ＶＰＩを識別すると比較回路36にトリガを送出して比較
を行う。セル転送が許可される（廃棄されない）ときに
比較回路36から出力が送出され、この出力によりカウン
タ32がリセットされカウンタ31の内容がラッチ回路33に
ラッチされる。比較回路36には閾値ｍが保持されてい
る。
【００２３】図３はこの動作を説明するタイミング図で
ある。各ＶＰＩ毎に多重前にそのセル送信間隔がｍ以上
であればセルの転送は許可され、セル送信間隔がｍを下
回ると送信間隔がひんぱんに過ぎるということでそのセ
ルは廃棄される。ところがｉ−１番目のセルについて多
重の際に待ち合わせが行われて、多重信号の監視点では
ｉ−１番目とｉ番目のセル間隔がｍ2 （ｍ2 ＜ｍ）にな
ってしまったとする。監視点で従来どおりポリシングを
行うとこのｉ番目のセルは廃棄されてしまうが、ここで
は次のように行う。すなわち空セルを検出して空セルか
ら最初の当該ＶＰＩのセルが現れるまでの数ｍ1 を計数
しておき、このｍ1 を実際に観測された間隔ｍ2 に付加
してｍ1 ＋ｍ2 がｍより長い場合には廃棄しないことに
する。
ある。各ＶＰＩ毎に多重前にそのセル送信間隔がｍ以上
であればセルの転送は許可され、セル送信間隔がｍを下
回ると送信間隔がひんぱんに過ぎるということでそのセ
ルは廃棄される。ところがｉ−１番目のセルについて多
重の際に待ち合わせが行われて、多重信号の監視点では
ｉ−１番目とｉ番目のセル間隔がｍ2 （ｍ2 ＜ｍ）にな
ってしまったとする。監視点で従来どおりポリシングを
行うとこのｉ番目のセルは廃棄されてしまうが、ここで
は次のように行う。すなわち空セルを検出して空セルか
ら最初の当該ＶＰＩのセルが現れるまでの数ｍ1 を計数
しておき、このｍ1 を実際に観測された間隔ｍ2 に付加
してｍ1 ＋ｍ2 がｍより長い場合には廃棄しないことに
する。
【００２４】図２に戻ると、カウンタ31はセルクロック
信号を計数していて空セルが検出されるとリセットさ
れ、セルの転送が許可された時点の値がラッチ回路33に
ラッチされる。またカウンタ32はセルの転送が許可され
る毎にリセットされてセルクロック信号を計数するか
ら、ＶＰＩ識別回路12から識別出力が送出された時点で
は、カウンタ32の内容はｍ2 である。したがって加算回
路34の出力はｍ1 ＋ｍ2 となり、これが閾値ｍと比較回
路36で比較され、 ｍ1 ＋ｍ2 ＞ ｍ （この条件は ｍ2 ＞ ｍ−ｍ1 と同等）であれば
セル転送が許可され、廃棄制御回路20では当該セルの廃
棄は行われることなく端子21に送出される。
信号を計数していて空セルが検出されるとリセットさ
れ、セルの転送が許可された時点の値がラッチ回路33に
ラッチされる。またカウンタ32はセルの転送が許可され
る毎にリセットされてセルクロック信号を計数するか
ら、ＶＰＩ識別回路12から識別出力が送出された時点で
は、カウンタ32の内容はｍ2 である。したがって加算回
路34の出力はｍ1 ＋ｍ2 となり、これが閾値ｍと比較回
路36で比較され、 ｍ1 ＋ｍ2 ＞ ｍ （この条件は ｍ2 ＞ ｍ−ｍ1 と同等）であれば
セル転送が許可され、廃棄制御回路20では当該セルの廃
棄は行われることなく端子21に送出される。
【００２５】この場合にカウンタ31（あるいはラッチ回
路33）の計数値に上限値を設定しておくことがよい。例
えば、待ち合わせによりセル間隔が短くなったとして
も、多重回路のバッファサイズを越えて短くなることは
あり得ないから、カウンタ31をこのバッファサイズを上
限値としておくことは合理的である。その他の場合にも
不当に値ｍ1 を大きくすることは適当でない。
路33）の計数値に上限値を設定しておくことがよい。例
えば、待ち合わせによりセル間隔が短くなったとして
も、多重回路のバッファサイズを越えて短くなることは
あり得ないから、カウンタ31をこのバッファサイズを上
限値としておくことは合理的である。その他の場合にも
不当に値ｍ1 を大きくすることは適当でない。
【００２６】
【発明の効果】以上説明したように、本発明によれば、
セルが多重された後の多重信号通路でＶＰＩ毎に個別の
セルトラヒック監視を行っても、多重のための待ち合わ
せにより監視点のセル配列が送信点の時間配列と違って
いる場合にも、これを契約条件違反として廃棄するよう
な誤った制御を行うことはなくなる。また、本発明では
空セルを検出したときに貯金を零にリセットするから、
起こり得ない時間配列にまで違反がなかったものとして
許容するようなことはなくなる。
セルが多重された後の多重信号通路でＶＰＩ毎に個別の
セルトラヒック監視を行っても、多重のための待ち合わ
せにより監視点のセル配列が送信点の時間配列と違って
いる場合にも、これを契約条件違反として廃棄するよう
な誤った制御を行うことはなくなる。また、本発明では
空セルを検出したときに貯金を零にリセットするから、
起こり得ない時間配列にまで違反がなかったものとして
許容するようなことはなくなる。
【００２７】本発明により、セルトラヒック監視装置を
多数のＶＰＩについて共通化し、多重信号通路で監視を
実行することができるようになるから、装置を各端末毎
に個別に設ける場合にくらべて著しく経済化される。
多数のＶＰＩについて共通化し、多重信号通路で監視を
実行することができるようになるから、装置を各端末毎
に個別に設ける場合にくらべて著しく経済化される。
【図１】 本発明第一実施例装置のブロック構成図。
【図２】 本発明第二実施例装置のブロック構成図。
【図３】 第二実施例のタイミング説明図。
【図４】 従来例装置のブロック構成図。
11 被監視信号が入力する端子 12 ＶＰＩ識別回路 13 カウンタ制御回路 14 カウンタ 15 閾値保持回路 16 比較判定回路 20 廃棄制御回路 21 多重信号が出力する端子 22 空セル検出回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−25255（ＪＰ，Ａ) 特開 平４−259143（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 12/28 H04L 12/56
Claims (1)
- 【請求項１】 複数のバーチャルパス番号（以下ＶＰＩ
（Virtual Path Identifier)という）の異なるセルが多
重された多重信号を被監視信号として、この多重信号を
入力とするＶＰＩ識別回路を備え、当該ＶＰＩの多重前
の値として設定された条件がｍセル時間内にｎ個を越え
ない（ｍ、ｎは自然数であり、ｍ＞ｎ）であるセルトラ
ヒック監視装置において、前記多重信号の空セルを検出
する空セル検出回路を備え、このＶＰＩ識別回路で識別
されたセル数がｋ×ｍセル時間内にｋ×ｎ個を越えた
（ｋは自然数）ときにそのセルを廃棄するための判定出
力を送出する手段と、前記空セル検出回路の検出出力が
送出されてから前記ＶＰＩ識別回路の最初の識別出力が
送出されるまでのセル時間数ｍ1 を計数する手段とをＶ
ＰＩ毎に備え、前記判定出力を送信する手段におけるｋ
×ｍセル時間はｋ×ｍ−ｍ1 セル時間に短縮されること
を特徴とするセルトラヒック監視装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4268191A JP2852472B2 (ja) | 1991-02-13 | 1991-02-13 | セルトラヒック監視装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4268191A JP2852472B2 (ja) | 1991-02-13 | 1991-02-13 | セルトラヒック監視装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04259144A JPH04259144A (ja) | 1992-09-14 |
| JP2852472B2 true JP2852472B2 (ja) | 1999-02-03 |
Family
ID=12642776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4268191A Expired - Fee Related JP2852472B2 (ja) | 1991-02-13 | 1991-02-13 | セルトラヒック監視装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2852472B2 (ja) |
-
1991
- 1991-02-13 JP JP4268191A patent/JP2852472B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04259144A (ja) | 1992-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0499150B1 (en) | Method of and system for controlling packet-rate in communication network | |
| EP0481505B1 (en) | A supervision control system for an ATM switching system | |
| EP0083632B1 (en) | Idle time slot seizure and transmission facilities for loop communication system | |
| US6967924B1 (en) | Packet switching device and cell transfer control method | |
| US4999836A (en) | ISDN network termination unit enabling to establish data link between one terminal equipment and other terminal equipments connected to the unit without use of subscriber line | |
| CA2235287A1 (en) | Improvements in or relating to an atm switch | |
| US5737315A (en) | Traffic control device in private ATM network | |
| US6504824B1 (en) | Apparatus and method for managing rate band | |
| CA2068609A1 (en) | Data transmission unit | |
| JP2852472B2 (ja) | セルトラヒック監視装置 | |
| JP2852473B2 (ja) | セルトラヒック監視装置 | |
| JP2852474B2 (ja) | セルトラヒック監視装置 | |
| JP2852471B2 (ja) | セルトラヒック監視装置 | |
| JP2873628B2 (ja) | セルトラヒック監視方法および装置 | |
| JP3074918B2 (ja) | セルトラフィック監視装置 | |
| JP2947430B2 (ja) | セルトラヒック監視装置 | |
| JP2873325B2 (ja) | セルトラヒック監視装置 | |
| JP2851743B2 (ja) | ポリシング回路 | |
| JP3074839B2 (ja) | セルトラヒック監視装置 | |
| JP2873324B2 (ja) | セルトラヒック監視装置 | |
| US6151303A (en) | Method of asynchronous transfer mode (ATM) switching and an ATM switching equipment | |
| JP2860348B2 (ja) | セルトラヒック監視装置 | |
| JPH05145573A (ja) | Ａｔｍ交換ノードシステム | |
| JP2860347B2 (ja) | セルトラヒック監視装置 | |
| JP2580395B2 (ja) | セル監視装置及びそれを用いたセル流量制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071120 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081120 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091120 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |