JP2860347B2 - セルトラヒック監視装置 - Google Patents
セルトラヒック監視装置Info
- Publication number
- JP2860347B2 JP2860347B2 JP28712590A JP28712590A JP2860347B2 JP 2860347 B2 JP2860347 B2 JP 2860347B2 JP 28712590 A JP28712590 A JP 28712590A JP 28712590 A JP28712590 A JP 28712590A JP 2860347 B2 JP2860347 B2 JP 2860347B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- cell
- output
- delay
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、パケット通信に利用する。本発明はパケッ
ト通信網の中で転送されるセル（この明細書では固定長
のパケットを「セル」という）のトラヒックを監視する
技術に関する。
ト通信網の中で転送されるセル（この明細書では固定長
のパケットを「セル」という）のトラヒックを監視する
技術に関する。
本発明は、あらかじめ契約されたトラヒックを越えて
セルが送信されたときに、契約違反としてそのセルを廃
棄するポリシング（Policing,警察行為）に利用する。
セルが送信されたときに、契約違反としてそのセルを廃
棄するポリシング（Policing,警察行為）に利用する。
パケット通信網では、一つの中継点に一時に多数のセ
ルが集中的に到来すると円滑あ運用ができなくなる。こ
のためパケット通信網を運用する通信業者は利用者との
契約の中で、 利用者は連続するｍセル時間内にｎ個のセルを越え
てセルの送信をしないこと、 通信業者はこれに違反して送信されたセルを廃棄す
ること を利用契約の条件とすることが行われる。たとえばｍ＝
５、ｎ＝３とすると、連続する５セル時間内に３セルま
で送信できるが、これを越えてセルを送信するとそのセ
ルは廃棄されることになる。このため監視および廃棄は
ポリシングといわれ、パケット通信網の入口で自動的に
かつ継続的に実行される。
ルが集中的に到来すると円滑あ運用ができなくなる。こ
のためパケット通信網を運用する通信業者は利用者との
契約の中で、 利用者は連続するｍセル時間内にｎ個のセルを越え
てセルの送信をしないこと、 通信業者はこれに違反して送信されたセルを廃棄す
ること を利用契約の条件とすることが行われる。たとえばｍ＝
５、ｎ＝３とすると、連続する５セル時間内に３セルま
で送信できるが、これを越えてセルを送信するとそのセ
ルは廃棄されることになる。このため監視および廃棄は
ポリシングといわれ、パケット通信網の入口で自動的に
かつ継続的に実行される。
第３図は従来例装置のブロック構成図である。この回
路は本願出願人から特許出願（特願平２−130464号、本
願出願時において未公開）されている。この第３図に示
す回路は、連続する５セル時間に３セルまで送信できる
が４セル以上は許されないように監視する回路である。
路は本願出願人から特許出願（特願平２−130464号、本
願出願時において未公開）されている。この第３図に示
す回路は、連続する５セル時間に３セルまで送信できる
が４セル以上は許されないように監視する回路である。
第３図では端子１に被監視信号が入力する。セル検出
回路２はこの被監視信号に同期しその信号中に有効セル
があると検出出力を送出する。遅延回路３はこの検出出
力を入力とし、この遅延回路３はシフトレジスタにより
構成され、図外のクロック信号により１セル時間毎に１
段ずつ図の右方向にシフトされる。すなわちこの遅延回
路３はその入力がｍセル時間後に遅延出力に送出され
る。アップダウン・カウンタ４の加算入力にはセル検出
回路２の検出出力が入力し、その減算入力には前記遅延
回路３の遅延出力が入力する。閾値保持回路５は契約に
より設定された閾値ｎを保持する。この閾値ｎと上記ア
ップダウン・カウンタ４の内容Ｓとを比較し、 Ｓ＞ｎ ならば禁止出力を端子７に送出する。この禁止出力によ
り図外の装置でそのセルは廃棄される。
回路２はこの被監視信号に同期しその信号中に有効セル
があると検出出力を送出する。遅延回路３はこの検出出
力を入力とし、この遅延回路３はシフトレジスタにより
構成され、図外のクロック信号により１セル時間毎に１
段ずつ図の右方向にシフトされる。すなわちこの遅延回
路３はその入力がｍセル時間後に遅延出力に送出され
る。アップダウン・カウンタ４の加算入力にはセル検出
回路２の検出出力が入力し、その減算入力には前記遅延
回路３の遅延出力が入力する。閾値保持回路５は契約に
より設定された閾値ｎを保持する。この閾値ｎと上記ア
ップダウン・カウンタ４の内容Ｓとを比較し、 Ｓ＞ｎ ならば禁止出力を端子７に送出する。この禁止出力によ
り図外の装置でそのセルは廃棄される。
このように構成された回路ではアップダウン・カウン
タ４には、過去のｍセル時間に検出されたセルの数が記
憶されることになり、これが設定された閾値ｎを越える
と禁止出力が端子７に送出される。端子７に禁止出力が
送出されると、図外の回路で伝送路上でいま検出された
セルは廃棄される。そのセルは廃棄されたのであるか
ら、アップダウン・カウンタ４の第一段の値は判定出力
によりクリアされる。
タ４には、過去のｍセル時間に検出されたセルの数が記
憶されることになり、これが設定された閾値ｎを越える
と禁止出力が端子７に送出される。端子７に禁止出力が
送出されると、図外の回路で伝送路上でいま検出された
セルは廃棄される。そのセルは廃棄されたのであるか
ら、アップダウン・カウンタ４の第一段の値は判定出力
によりクリアされる。
ここで、このｍおよびｎは上記のように小さい値につ
いて契約設定される場合だけでなく、大きい値、たとえ
ばｍ＝10000、ｎ＝300すなわち１万セル時間について30
0セルを越えないというような条件を設定することがあ
る。さらに、上記の小さい値とこの大きい値とを共に契
約条件とすることもある。それは、ｍの値を大きく設定
すると多数の利用者が伝送路を共用することができる多
重化効果が上がるので有利であるからである。
いて契約設定される場合だけでなく、大きい値、たとえ
ばｍ＝10000、ｎ＝300すなわち１万セル時間について30
0セルを越えないというような条件を設定することがあ
る。さらに、上記の小さい値とこの大きい値とを共に契
約条件とすることもある。それは、ｍの値を大きく設定
すると多数の利用者が伝送路を共用することができる多
重化効果が上がるので有利であるからである。
この従来例装置は、連続する任意の位相についてセル
時間ｍにわたるセル数を監視できる優れた回路である
が、セル時間ｍはシフトレジスタの段数で決まる。した
がって上述のようにｍの値としてきわめて大きい値が設
定されても、ｍ段のシフトレジスタを用意しなければな
らないからハードウエアが大きくなる欠点がある。ｍの
値が１万を越えるようなときには、ハードウエアの規模
は現実的ではなくなる。
時間ｍにわたるセル数を監視できる優れた回路である
が、セル時間ｍはシフトレジスタの段数で決まる。した
がって上述のようにｍの値としてきわめて大きい値が設
定されても、ｍ段のシフトレジスタを用意しなければな
らないからハードウエアが大きくなる欠点がある。ｍの
値が１万を越えるようなときには、ハードウエアの規模
は現実的ではなくなる。
第４図は横軸にｍの値をとり、縦軸に必要なハードウ
エア量をビット数で示す図である。パラメタとしてVPI
（Virtual Path Identifier:バーチャルパス番号）の数
がそれぞれ1000、2000、4000の場合について示す。VPI
とは各セルのヘッダに付された仮想経路別の識別番号で
あって、上記第３図の例に示すように一つの端末につい
て送信セルを監視する場合には必ずしもVPIによる区分
けは必要でないが、中間の中継ノードで複数の端末から
送信され複数の端末に当てるセルの監視を行う場合には
VPIによる識別が必要である。第４図からわかるように
ｍの値を数万とすると、セル監視装置のために百万ビッ
ト前後のハードウエアを必要とすることになって現実的
に装置を設計することはできなくなる。
エア量をビット数で示す図である。パラメタとしてVPI
（Virtual Path Identifier:バーチャルパス番号）の数
がそれぞれ1000、2000、4000の場合について示す。VPI
とは各セルのヘッダに付された仮想経路別の識別番号で
あって、上記第３図の例に示すように一つの端末につい
て送信セルを監視する場合には必ずしもVPIによる区分
けは必要でないが、中間の中継ノードで複数の端末から
送信され複数の端末に当てるセルの監視を行う場合には
VPIによる識別が必要である。第４図からわかるように
ｍの値を数万とすると、セル監視装置のために百万ビッ
ト前後のハードウエアを必要とすることになって現実的
に装置を設計することはできなくなる。
本発明はこれを改良するもので、ｍのきわめて大きい
値についても小さいハードウエアで簡単に対応できるセ
ルトラヒック監視装置を提供することを目的とする。
値についても小さいハードウエアで簡単に対応できるセ
ルトラヒック監視装置を提供することを目的とする。
さらに本発明はｍの小さい値についても併せて監視す
ることができるセルトラヒック監視装置を提供すること
を目的とする。
ることができるセルトラヒック監視装置を提供すること
を目的とする。
本発明の装置は、ｍセル時間（ｍは２以上の整数）に
わたるセル検出出力の数をｍセル時間毎に入力し、Ｍ＝
ｍ×ｋセル時間後に（ｋは整数、一般に大きい値をと
る）遅延出力を送出する第二の遅延回路と、この第二の
遅延回路の入力を加算入力としこの第二の遅延回路の遅
延出力を減算入力とする第二のカウンタ回路とを設け、
この第二のカウンタ回路の計数値をＭ＝ｍ×ｋセル時間
にわたる閾値（Ｎ）と比較判定することを特徴とする。
わたるセル検出出力の数をｍセル時間毎に入力し、Ｍ＝
ｍ×ｋセル時間後に（ｋは整数、一般に大きい値をと
る）遅延出力を送出する第二の遅延回路と、この第二の
遅延回路の入力を加算入力としこの第二の遅延回路の遅
延出力を減算入力とする第二のカウンタ回路とを設け、
この第二のカウンタ回路の計数値をＭ＝ｍ×ｋセル時間
にわたる閾値（Ｎ）と比較判定することを特徴とする。
本発明の装置の第一は従来例装置に第二の遅延回路
（31）、第二のカウンタ回路（41）、第二の閾値保持回
路（51）、および第二の比較判定回路（61）を付加した
ものである。
（31）、第二のカウンタ回路（41）、第二の閾値保持回
路（51）、および第二の比較判定回路（61）を付加した
ものである。
第一の比較判定回路および第二の比較判定回路を共に
備える構成では、この二つの比較回路について各々判定
出力を得ることができるほかに、二つの比較判定出力の
論理和を作りこれを装置出力とすることができる。
備える構成では、この二つの比較回路について各々判定
出力を得ることができるほかに、二つの比較判定出力の
論理和を作りこれを装置出力とすることができる。
本発明の装置をｍの大きい値についてのみ利用しｍの
小さい値について併せて監視することが必要でない場合
には、従来例装置にある第一の比較判定回路（６）およ
び第一の閾値保持回路（５）は不要である。これが本発
明の装置の第二である。
小さい値について併せて監視することが必要でない場合
には、従来例装置にある第一の比較判定回路（６）およ
び第一の閾値保持回路（５）は不要である。これが本発
明の装置の第二である。
直前の過去ｍセル時間（短時間）にわたり検出された
有効セルの数が第一のカウンタ回路（４）に計数されて
いる。したがって、ｍセル時間毎に間歇的にこの第一の
カウンタ回路（４）の計数値を第二の遅延回路（31）お
よび第二のカウンタ回路（41）に取込み加算し、この第
二のカウンタ回路（41）をこの第二の遅延回路（31）の
遅延出力で減算してゆくと、第二のカウンタ回路（41）
の計数値は過去Ｍ＝ｍ×ｋセル時間（長時間）にわたり
検出された有効セル数の総和となる。この総和を閾値
（Ｎ）と比較判定することにより、Ｍ＝ｍ×ｋセル時間
にわたるポリシングが可能になる。
有効セルの数が第一のカウンタ回路（４）に計数されて
いる。したがって、ｍセル時間毎に間歇的にこの第一の
カウンタ回路（４）の計数値を第二の遅延回路（31）お
よび第二のカウンタ回路（41）に取込み加算し、この第
二のカウンタ回路（41）をこの第二の遅延回路（31）の
遅延出力で減算してゆくと、第二のカウンタ回路（41）
の計数値は過去Ｍ＝ｍ×ｋセル時間（長時間）にわたり
検出された有効セル数の総和となる。この総和を閾値
（Ｎ）と比較判定することにより、Ｍ＝ｍ×ｋセル時間
にわたるポリシングが可能になる。
第１図は本発明第一実施例装置のブロック構成図であ
る。この実施例装置では、被監視信号は端子１に入力す
る。この被監視信号に同期しその信号中の有効セルの有
無を検出するセル検出回路２を備える。セルクロック信
号は端子10に入力する。このセルクロック信号はセル時
間毎に１パルスが到来するクロック信号である。
る。この実施例装置では、被監視信号は端子１に入力す
る。この被監視信号に同期しその信号中の有効セルの有
無を検出するセル検出回路２を備える。セルクロック信
号は端子10に入力する。このセルクロック信号はセル時
間毎に１パルスが到来するクロック信号である。
このセル検出回路２の検出出力を入力としｍセル時間
後に遅延出力を送出する第一の遅延回路としてｍ段のシ
フトレジスタ３を備える。このシフトレジスタ３は１セ
ル時間毎にセルクロック信号により図の右方にシフトさ
れる。さらに、セル検出回路２の検出出力を加算入力と
しこのシフトレジスタ３のｍ段目からシフトアウトされ
る遅延出力を減算入力とする第一のカウンタ回路４を備
える。さらに、ｍセル時間にわたる閾値（ｎ）を保持す
る第一の閾値保持回路５と、この第一の閾値保持回路５
が保持する閾値（ｎ）と前記第一のカウンタ回路４の計
数値とを比較し第一の判定出力を送出する第一の比較判
定回路６とを備える。
後に遅延出力を送出する第一の遅延回路としてｍ段のシ
フトレジスタ３を備える。このシフトレジスタ３は１セ
ル時間毎にセルクロック信号により図の右方にシフトさ
れる。さらに、セル検出回路２の検出出力を加算入力と
しこのシフトレジスタ３のｍ段目からシフトアウトされ
る遅延出力を減算入力とする第一のカウンタ回路４を備
える。さらに、ｍセル時間にわたる閾値（ｎ）を保持す
る第一の閾値保持回路５と、この第一の閾値保持回路５
が保持する閾値（ｎ）と前記第一のカウンタ回路４の計
数値とを比較し第一の判定出力を送出する第一の比較判
定回路６とを備える。
ここで、本発明のセルトラヒック監視装置の特徴とし
て、前記第一のカウンタ回路４の計数値をｍセル時間毎
に入力とし、その計数値をｍ×ｋセル時間後に遅延出力
として送出する第二の遅延回路として、セルクロック信
号のｍ倍の周期でシフトされるｋ段のシフトレジスタ31
を備える。このためのクロック信号はセルクロック信号
を分周回路９で分周して得られる。また、その計数値を
ｍセル時間毎に加算入力としこのシフトレジスタ31のｋ
段目からシフトアウトされる遅延出力を減算入力とする
第二のカウンタ回路41を備える。さらにこの装置は、ｍ
×ｋセル時間にわたる第二の閾値（Ｎ）を保持する第二
の閾値保持回路51と、この第二の閾値（Ｎ）と第二のカ
ウンタ回路41の計数値とを比較し第二の判定出力を送出
する第二の比較判定回路61とを備える。この第一の判定
出力と第二の判定出力は論理和回路11により論理和が演
算され端子７に送出される。端子７の信号は図外の装置
で処理され、そのときそのノードに到来し、いま検出さ
れたセルは中継されることなく廃棄される。そのセルは
廃棄されたのだから、端子７の判定出力が送出されたと
きにシフトレジスタ３の第一段の値「１」はクリアされ
る。
て、前記第一のカウンタ回路４の計数値をｍセル時間毎
に入力とし、その計数値をｍ×ｋセル時間後に遅延出力
として送出する第二の遅延回路として、セルクロック信
号のｍ倍の周期でシフトされるｋ段のシフトレジスタ31
を備える。このためのクロック信号はセルクロック信号
を分周回路９で分周して得られる。また、その計数値を
ｍセル時間毎に加算入力としこのシフトレジスタ31のｋ
段目からシフトアウトされる遅延出力を減算入力とする
第二のカウンタ回路41を備える。さらにこの装置は、ｍ
×ｋセル時間にわたる第二の閾値（Ｎ）を保持する第二
の閾値保持回路51と、この第二の閾値（Ｎ）と第二のカ
ウンタ回路41の計数値とを比較し第二の判定出力を送出
する第二の比較判定回路61とを備える。この第一の判定
出力と第二の判定出力は論理和回路11により論理和が演
算され端子７に送出される。端子７の信号は図外の装置
で処理され、そのときそのノードに到来し、いま検出さ
れたセルは中継されることなく廃棄される。そのセルは
廃棄されたのだから、端子７の判定出力が送出されたと
きにシフトレジスタ３の第一段の値「１」はクリアされ
る。
第一のカウンタ回路４および第二のカウンタ回路41は
非負演算回路である。すなわち、これらのカウンタは減
算値が過剰であっても零を越えて負側に演算されること
はなく、その計数値は零が最低限度である。もっとも装
置のすべてが正常動作をしているときにはこれらのカウ
ンタは負に演算されることはない。
非負演算回路である。すなわち、これらのカウンタは減
算値が過剰であっても零を越えて負側に演算されること
はなく、その計数値は零が最低限度である。もっとも装
置のすべてが正常動作をしているときにはこれらのカウ
ンタは負に演算されることはない。
この装置では、カウンタ回路４にはシフトレジスタ３
にある「１」の数の和、つまり過去ｍセル時間にわたり
検出された有効セルの数と等しい数が計数値として保持
されている。したがって、この計数値をｍセル時間毎に
間歇的に（毎セル時間ではない）ｋ回累積加算すると、
過去ｍ×ｋセル時間にわたり検出された有効セルの数と
なる。これが第二のカウンタ回路41の計数値となる。し
たがって、第二のカウンタ回路41の計数値を第二の閾値
（Ｎ）と比較判定することにより、長時間ｍ×ｋセル時
間にわたる監視を行うことができる。
にある「１」の数の和、つまり過去ｍセル時間にわたり
検出された有効セルの数と等しい数が計数値として保持
されている。したがって、この計数値をｍセル時間毎に
間歇的に（毎セル時間ではない）ｋ回累積加算すると、
過去ｍ×ｋセル時間にわたり検出された有効セルの数と
なる。これが第二のカウンタ回路41の計数値となる。し
たがって、第二のカウンタ回路41の計数値を第二の閾値
（Ｎ）と比較判定することにより、長時間ｍ×ｋセル時
間にわたる監視を行うことができる。
このような装置では、連続するｍセル時間（短時間）
にわたり送信するセル数がｎを越えない、とする契約に
加えて、Ｍ＝ｍ×ｋセル時間（長時間）にわたり送信す
るセル数がＮを越えない、とする契約を設定し、この契
約に違反して過剰に送信されたセルについては中継ノー
ドで廃棄するポリシングを行うことができる。これに加
えてこのためのハードウエア量を小さくすることができ
る。
にわたり送信するセル数がｎを越えない、とする契約に
加えて、Ｍ＝ｍ×ｋセル時間（長時間）にわたり送信す
るセル数がＮを越えない、とする契約を設定し、この契
約に違反して過剰に送信されたセルについては中継ノー
ドで廃棄するポリシングを行うことができる。これに加
えてこのためのハードウエア量を小さくすることができ
る。
必要なハードウエア量について説明すると、長時間ｍ
×ｋセル時間について監視を行う場合に、第３図で説明
した従来例装置ではシフトレジスタの必要な段数はｍ×
ｋ段であるが、本発明実施例装置ではｍ×ｋ段であり、
ｍ×ｋの値が大きいときに、本発明はきわめて有効であ
る。
×ｋセル時間について監視を行う場合に、第３図で説明
した従来例装置ではシフトレジスタの必要な段数はｍ×
ｋ段であるが、本発明実施例装置ではｍ×ｋ段であり、
ｍ×ｋの値が大きいときに、本発明はきわめて有効であ
る。
第２図は本発明第二実施例装置のブロック構成図であ
る。この実施例は前記第一実施例装置の構成から第一の
閾値保持回路５、第一の比較判定回路６および論理和回
路11を省いた構成である。すなわちこの第二実施例装置
の構成は、ｍ×ｋセル時間（長時間）の監視のみを行
い、ｍセル時間（短時間）の監視を行う必要がない場合
に利用される。
る。この実施例は前記第一実施例装置の構成から第一の
閾値保持回路５、第一の比較判定回路６および論理和回
路11を省いた構成である。すなわちこの第二実施例装置
の構成は、ｍ×ｋセル時間（長時間）の監視のみを行
い、ｍセル時間（短時間）の監視を行う必要がない場合
に利用される。
この第二実施例装置の動作は上記第一実施例装置の動
作と同様に理解できるのでここでは詳しい説明を省略す
る。この第二実施例装置では長時間の監視を行う場合に
そのハードウエア量がきわめて小さくなる利点がある。
作と同様に理解できるのでここでは詳しい説明を省略す
る。この第二実施例装置では長時間の監視を行う場合に
そのハードウエア量がきわめて小さくなる利点がある。
上記二つの実施例装置について、シフトレジスタ３お
よび31、カウンタ回路４および41はそれぞれハードウエ
アにより構成するように説明したが、これらのシフトレ
ジスタ３および31、カウンタ回路４および41は、一つの
メモリ（RAM）、プログラム制御回路（CPU）およびプロ
グラムを記憶させるメモリ（ROM）を組み合わせたファ
ームウエアにより同様の機能の回路を実現することがで
きる。これらのメモリおよびCPUは一般に量産されてい
るハードウエアを用いて容易にかつ安価に構成すること
ができる。
よび31、カウンタ回路４および41はそれぞれハードウエ
アにより構成するように説明したが、これらのシフトレ
ジスタ３および31、カウンタ回路４および41は、一つの
メモリ（RAM）、プログラム制御回路（CPU）およびプロ
グラムを記憶させるメモリ（ROM）を組み合わせたファ
ームウエアにより同様の機能の回路を実現することがで
きる。これらのメモリおよびCPUは一般に量産されてい
るハードウエアを用いて容易にかつ安価に構成すること
ができる。
ファームウエアによりこれを実現する場合には、第１
図に例示する回路または第２図に例示する回路の複数を
少数のメモリおよびプログラム制御回路の組み合わせの
中に同時に構成することができる。これは、多数のVPI
（上記参照）について並列的なポリシングを必要とする
通信網内のノードに設ける装置としてきわめて有用であ
る。
図に例示する回路または第２図に例示する回路の複数を
少数のメモリおよびプログラム制御回路の組み合わせの
中に同時に構成することができる。これは、多数のVPI
（上記参照）について並列的なポリシングを必要とする
通信網内のノードに設ける装置としてきわめて有用であ
る。
以上説明したように、本発明によれば監視すべき条
件、ｍセル時間内にｎセルまで許容されるという条件で
ｍをきわめて大きい値に設定して長時間の監視を行う場
合にも、その値に比例してハードウエア量が大きくなる
ようなことはなく、現実的な小さいハードウエアで簡単
に実現することができるセルトラヒック監視装置が得ら
れる。
件、ｍセル時間内にｎセルまで許容されるという条件で
ｍをきわめて大きい値に設定して長時間の監視を行う場
合にも、その値に比例してハードウエア量が大きくなる
ようなことはなく、現実的な小さいハードウエアで簡単
に実現することができるセルトラヒック監視装置が得ら
れる。
また、本発明によればｍの値を小さい値と大きい値に
ついて共に設定するような契約条件についても、合理的
に対応するセルトラヒック監視装置を実現することがで
きる。
ついて共に設定するような契約条件についても、合理的
に対応するセルトラヒック監視装置を実現することがで
きる。
第１図は本発明第一実施例装置のブロック構成図。 第２図は本発明第二実施例装置のブロック構成図。 第３図は従来例装置のブロック構成図。 第４図はｍの値に対するハードウエア量の増大を説明す
る図。 １……被監視信号が入力する端子、２……セル検出回
路、３……第一の遅延回路としてのシフトレジスタ、４
……第一のカウンタ回路、５……第一の閾値保持回路、
６……第一の比較判定回路、７……判定出力が送出され
る端子、９……分周回路、10……セルクロック信号が入
力する端子、11……論理和回路、31……第二の遅延回路
としてのシフトレジスタ、41……第二のカウンタ回路、
51……第二の閾値保持回路、61……第二の比較判定回
路。
る図。 １……被監視信号が入力する端子、２……セル検出回
路、３……第一の遅延回路としてのシフトレジスタ、４
……第一のカウンタ回路、５……第一の閾値保持回路、
６……第一の比較判定回路、７……判定出力が送出され
る端子、９……分周回路、10……セルクロック信号が入
力する端子、11……論理和回路、31……第二の遅延回路
としてのシフトレジスタ、41……第二のカウンタ回路、
51……第二の閾値保持回路、61……第二の比較判定回
路。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−183938（ＪＰ，Ａ) 特開 平１−183939（ＪＰ，Ａ) 特開 平４−25255（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 12/28,12/56
Claims (3)
- 【請求項１】被監視信号に同期しその信号中の有効セル
の有無を検出するセル検出回路（２）と、 このセル検出回路（２）の検出出力を入力としｍセル時
間後に遅延出力を送出する第一の遅延回路（３）と、 前記セル検出回路（２）の検出出力を加算入力とし前記
遅延出力を減算入力とする第一のカウンタ回路（４）
と、 ｍセル時間にわたる閾値（ｎ）を保持する第一の閾値保
持回路（５）と、 この第一の閾値保持回路が保持する閾値（ｎ）と前記第
一のカウンタ回路（４）の計数値とを比較し第一の判定
出力を送出する第一の比較判定回路（６）と を備えたセルトラヒック監視装置において、 前記第一のカウンタ回路（４）の計数値をｍセル時間毎
に入力とし、その計数値をｍ×ｋセル時間後に遅延出力
として送出する第二の遅延回路（31）と、 前記計数値をｍセル時間毎に加算入力とし前記第二の遅
延回路（31）の遅延出力を減算入力とする第二のカウン
タ回路（41）と、 ｍ×ｋセル時間にわたる閾値（Ｎ）を保持する第二の閾
値保持回路（51）と、 この第二の閾値保持回路が保持する閾値（Ｎ）と前記第
二のカウンタ回路（41）の計数値とを比較し第二の判定
出力を送出する第二の比較判定回路（61）と を備えたことを特徴とするセルトラヒック監視装置。 - 【請求項２】前記第一の判定出力と前記第二の判定出力
と論理和を演算する論理和回路（11）を備えた請求項１
記載のセルトラヒック監視装置。 - 【請求項３】被監視信号に同期しその信号中の有効セル
の有無を検出するセル検出回路（２）と、 このセル検出回路（２）の検出出力を入力としｍセル時
間後に遅延出力を送出する第一の遅延回路（３）と、 前記セル検出回路（２）の検出出力を加算入力とし前記
遅延出力を減算入力とする第一のカウンタ回路（４）と を備えたセルトラヒック監視装置において、 前記第一のカウンタ回路（４）の計数値をｍセル時間毎
に入力とし、その計数値をｍ×ｋセル時間後に遅延出力
として送出する第二の遅延回路（31）と、 前記計数値をｍセル時間毎に加算入力とし前記第二の遅
延回路（31）の遅延出力を減算入力とする第二のカウン
タ回路（41）と、 ｍ×ｋセル時間にわたる閾値（Ｎ）を保持する第二の閾
値保持回路（51）と、 この第二の閾値保持回路が保持する閾値（Ｎ）と前記第
二のカウンタ回路（41）の計数値とを比較し第二の判定
出力を送出する第二の比較判定回路（61）と を備えたことを特徴とするセルトラヒック監視装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28712590A JP2860347B2 (ja) | 1990-10-26 | 1990-10-26 | セルトラヒック監視装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28712590A JP2860347B2 (ja) | 1990-10-26 | 1990-10-26 | セルトラヒック監視装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04162844A JPH04162844A (ja) | 1992-06-08 |
| JP2860347B2 true JP2860347B2 (ja) | 1999-02-24 |
Family
ID=17713398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28712590A Expired - Fee Related JP2860347B2 (ja) | 1990-10-26 | 1990-10-26 | セルトラヒック監視装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2860347B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999045675A1 (fr) * | 1998-03-06 | 1999-09-10 | Ntt Mobile Communications Network Inc. | Procede et appareil de commande de trafic |
-
1990
- 1990-10-26 JP JP28712590A patent/JP2860347B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04162844A (ja) | 1992-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6950395B1 (en) | Method and apparatus for a token bucket metering or policing system with a delayed filling scheme | |
| EP0973304A2 (en) | Apparatus and method for bandwidth management | |
| JP2860347B2 (ja) | セルトラヒック監視装置 | |
| JPH04230143A (ja) | 伝送品質評価装置 | |
| JP3073249B2 (ja) | Ａｔｍ交換機における通過セル監視方式 | |
| JP2860348B2 (ja) | セルトラヒック監視装置 | |
| JP2905884B2 (ja) | セルトラヒック監視装置 | |
| JP2916604B2 (ja) | セルトラヒック監視装置 | |
| JP2852473B2 (ja) | セルトラヒック監視装置 | |
| JP2873324B2 (ja) | セルトラヒック監視装置 | |
| JP2873325B2 (ja) | セルトラヒック監視装置 | |
| JP2987258B2 (ja) | 非同期転送モード通信網におけるトラヒック監視方式 | |
| JP2852474B2 (ja) | セルトラヒック監視装置 | |
| JP2844403B2 (ja) | セルトラヒック監視装置 | |
| JP2004088289A (ja) | ネットワーク品質評価装置 | |
| JP2855235B2 (ja) | セルトラヒック監視装置 | |
| JP2844402B2 (ja) | セルトラヒック監視装置 | |
| JP2855238B2 (ja) | セルトラヒック監視方法および装置 | |
| JP2852471B2 (ja) | セルトラヒック監視装置 | |
| JP3106198B2 (ja) | Ａｔｍ網のセル流量監視システム | |
| JP2864071B2 (ja) | セルトラフィック監視装置 | |
| JPH088576B2 (ja) | 通話路特性監視方式 | |
| JP2855237B2 (ja) | セルトラヒック監視装置 | |
| JP2855236B2 (ja) | セルトラヒック監視装置 | |
| JP3074918B2 (ja) | セルトラフィック監視装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071211 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081211 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091211 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |