JP2855238B2 - セルトラヒック監視方法および装置 - Google Patents
セルトラヒック監視方法および装置Info
- Publication number
- JP2855238B2 JP2855238B2 JP27301690A JP27301690A JP2855238B2 JP 2855238 B2 JP2855238 B2 JP 2855238B2 JP 27301690 A JP27301690 A JP 27301690A JP 27301690 A JP27301690 A JP 27301690A JP 2855238 B2 JP2855238 B2 JP 2855238B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- circuit
- threshold value
- output
- cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、パケット通信に利用する。本発明はパケッ
ト通信網の中で転送されるセル（この明細書では固定長
のパケットを「セル」という）のトラヒックを監視する
技術に関する。
ト通信網の中で転送されるセル（この明細書では固定長
のパケットを「セル」という）のトラヒックを監視する
技術に関する。
本発明は、あらかじめ契約されたトラヒックを越えて
セルが送信されたときに、契約違反としてそのセルを廃
棄するポリシング（Policing,警察行為）に利用する。
セルが送信されたときに、契約違反としてそのセルを廃
棄するポリシング（Policing,警察行為）に利用する。
パケット通信網では、一つの中継点に一時に多数のセ
ルが集中的に到来すると円滑な運用ができなくなる。こ
のためパケット通信網を運用する通信業者は利用者との
契約の中で、 利用者は連続するｍセル時間内にｎ個のセルを越え
てセルの送信をしないこと、 通信業者はこれに違反して送信されたセルを廃棄す
ること を利用契約の条件とすることが行われる。たとえばｍ＝
５、ｎ＝３とすると、連続する５セル時間内に３セルま
で送信できるが、これを越えてセルを送信するとそのセ
ルは廃棄されることになる。このための監視および廃棄
はポリシングといわれ、パケット通信網の入口で自動的
にかつ継続的に実行される。
ルが集中的に到来すると円滑な運用ができなくなる。こ
のためパケット通信網を運用する通信業者は利用者との
契約の中で、 利用者は連続するｍセル時間内にｎ個のセルを越え
てセルの送信をしないこと、 通信業者はこれに違反して送信されたセルを廃棄す
ること を利用契約の条件とすることが行われる。たとえばｍ＝
５、ｎ＝３とすると、連続する５セル時間内に３セルま
で送信できるが、これを越えてセルを送信するとそのセ
ルは廃棄されることになる。このための監視および廃棄
はポリシングといわれ、パケット通信網の入口で自動的
にかつ継続的に実行される。
第３図は従来例装置のブロック構成図である。この回
路は本願出願人から特許出願（特願平２−130464号、本
願出願時において未公開）されている。この第３図に示
す回路は、連続する５セル時間に３セルまで送信できる
が４セル以上は許されないように監視する回路である。
路は本願出願人から特許出願（特願平２−130464号、本
願出願時において未公開）されている。この第３図に示
す回路は、連続する５セル時間に３セルまで送信できる
が４セル以上は許されないように監視する回路である。
第３図では端子１に被監視信号が入力する。セル検出
回路２はこの被監視信号に同期しその信号中に有効セル
があると検出出力を送出する。遅延回路３はこの検出出
力を入力とし、この遅延回路３はシフトレジスタにより
構成され、図外のクロック信号により１セル時間毎に１
段ずつ図の右方向にシフトされる。すなわちこの遅延回
路３はその入力がｍセル時間後に遅延出力に送出され
る。アップダウン・カウンタ４の加算入力にはセル検出
回路の検出出力が入力し、その減算入力には前記遅延回
路３の遅延出力が入力する。閾値保持回路５は契約によ
り設定された閾値ｎを保持する。この閾値ｎと上記アッ
プダウン・カウンタ４の内容Ｓとを比較し、 Ｓ＞ｎ ならば禁止出力を端子７に送出する。
回路２はこの被監視信号に同期しその信号中に有効セル
があると検出出力を送出する。遅延回路３はこの検出出
力を入力とし、この遅延回路３はシフトレジスタにより
構成され、図外のクロック信号により１セル時間毎に１
段ずつ図の右方向にシフトされる。すなわちこの遅延回
路３はその入力がｍセル時間後に遅延出力に送出され
る。アップダウン・カウンタ４の加算入力にはセル検出
回路の検出出力が入力し、その減算入力には前記遅延回
路３の遅延出力が入力する。閾値保持回路５は契約によ
り設定された閾値ｎを保持する。この閾値ｎと上記アッ
プダウン・カウンタ４の内容Ｓとを比較し、 Ｓ＞ｎ ならば禁止出力を端子７に送出する。
このように構成された回路ではアップダウン・カウン
タ４には、過去のｍセル時間に検出されたセルの数が記
憶されることになり、これが設定された閾値ｎを越える
と禁止出力が端子７に送出される。端子７に禁止出力が
送出されると、図外の回路で伝送路のセルは廃棄され
る。
タ４には、過去のｍセル時間に検出されたセルの数が記
憶されることになり、これが設定された閾値ｎを越える
と禁止出力が端子７に送出される。端子７に禁止出力が
送出されると、図外の回路で伝送路のセルは廃棄され
る。
この従来例装置は、連続する任意の位相についてセル
時間ｍにわたるセル数が閾値ｎを越えたことを正しく監
視できる優れた回路である。しかし発明者らは、ｍおよ
びｎの値を等しい値に設定していても、送信される有効
セルの偏りによりトラヒック制御の上での評価が異なる
ことに気付いた。すなわちこの従来装置のみではトラヒ
ック制御を十分に行うことができない問題がある。特に
ｍ、ｎの値が大きい値に設定されたときに問題が大き
い。
時間ｍにわたるセル数が閾値ｎを越えたことを正しく監
視できる優れた回路である。しかし発明者らは、ｍおよ
びｎの値を等しい値に設定していても、送信される有効
セルの偏りによりトラヒック制御の上での評価が異なる
ことに気付いた。すなわちこの従来装置のみではトラヒ
ック制御を十分に行うことができない問題がある。特に
ｍ、ｎの値が大きい値に設定されたときに問題が大き
い。
例えば、ｍ＝1000、ｎ＝20という契約、すなわちｍセ
ル時間にわたり20セルを越えて送信しないという条件で
契約したものとする。利用者は１セルを送信して49セル
時間を空白とし、また１セルを送信して49セル時間を空
白とするようにしてこれを繰り返す第一のパターンと、
20セルを連続する20セル時間内に一時に送信し、つづく
980セル時間を空白にする第二のパターンと、いずれの
場合にも上記条件は満足している。しかし、伝送路の多
重設計の上からは、セルが分散して到来する第一のパタ
ーンが有利である。第二のパターンがあり得ることを想
定すると、通常は使用しない多重回線を多数用意してお
くことが必要になる。すなわち、一つの中継ノードでの
最大待ち合わせ時間を一定時間に制限すると、偏りがあ
るパターンについては多重度を大きくすることができな
い。
ル時間にわたり20セルを越えて送信しないという条件で
契約したものとする。利用者は１セルを送信して49セル
時間を空白とし、また１セルを送信して49セル時間を空
白とするようにしてこれを繰り返す第一のパターンと、
20セルを連続する20セル時間内に一時に送信し、つづく
980セル時間を空白にする第二のパターンと、いずれの
場合にも上記条件は満足している。しかし、伝送路の多
重設計の上からは、セルが分散して到来する第一のパタ
ーンが有利である。第二のパターンがあり得ることを想
定すると、通常は使用しない多重回線を多数用意してお
くことが必要になる。すなわち、一つの中継ノードでの
最大待ち合わせ時間を一定時間に制限すると、偏りがあ
るパターンについては多重度を大きくすることができな
い。
これはセル時間間隔の平均値だけでなく、その送信セ
ルの偏りを評価しなければならないことを意味する。
ルの偏りを評価しなければならないことを意味する。
本発明は、検出された有効セルのトラヒックについ
て、その偏りを含む評価を併せて行うことができる監視
方法および装置を提供することを目的とする。
て、その偏りを含む評価を併せて行うことができる監視
方法および装置を提供することを目的とする。
本発明の方法は、パケット通信網の一つの中継ノード
で、中継される有効セルの検出数を所定のｍセル時間に
わたり計数し、その計数値があらかじめ設定された第一
の閾値ｎを越えるときにそのノードを通過するセルを廃
棄するため第一の判定出力を送出する従来から知られて
いるセルトラヒック監視方法に加えて、ｍセル時間を分
割した短い時間数ｍ′セル時間にわたり検出される有効
セル数を計数し、その計数値について統計処理を行った
数があらかじめ設定された第二の閾値ｎ′を越えるとき
にそのノードを通過するセルを廃棄するための第二の判
定出力を送出する方法を有することを特徴とする。
で、中継される有効セルの検出数を所定のｍセル時間に
わたり計数し、その計数値があらかじめ設定された第一
の閾値ｎを越えるときにそのノードを通過するセルを廃
棄するため第一の判定出力を送出する従来から知られて
いるセルトラヒック監視方法に加えて、ｍセル時間を分
割した短い時間数ｍ′セル時間にわたり検出される有効
セル数を計数し、その計数値について統計処理を行った
数があらかじめ設定された第二の閾値ｎ′を越えるとき
にそのノードを通過するセルを廃棄するための第二の判
定出力を送出する方法を有することを特徴とする。
本発明の装置は、被監視信号に同期しその信号中の有
効セルを検出するセル検出回路と、このセル検出回路に
より検出された有効セルを連続するｍセル時間にわたり
計数する計数手段と、第一の閾値ｎを保持する閾値保持
回路と、前記計数手段の計数結果をこの閾値と比較して
判定出力を送出する第一の比較判定回路と を備えた従来からのセルトラヒック監視装置に加え
て、 前記セル検出回路により検出された有効セルを前記ｍ
セル時間を分割したｍ′セル時間にわたり計数するカウ
ンタ回路と、このカウンタ回路の内容を取込み統計処理
を施す演算手段と、第二の閾値ｎ′を保持する閾値保持
回路と、前記演算回路の演算結果を前記第二の閾値と比
較し判定出力を送出する第二の比較判定回路とを備えた
ことを特徴とする。
効セルを検出するセル検出回路と、このセル検出回路に
より検出された有効セルを連続するｍセル時間にわたり
計数する計数手段と、第一の閾値ｎを保持する閾値保持
回路と、前記計数手段の計数結果をこの閾値と比較して
判定出力を送出する第一の比較判定回路と を備えた従来からのセルトラヒック監視装置に加え
て、 前記セル検出回路により検出された有効セルを前記ｍ
セル時間を分割したｍ′セル時間にわたり計数するカウ
ンタ回路と、このカウンタ回路の内容を取込み統計処理
を施す演算手段と、第二の閾値ｎ′を保持する閾値保持
回路と、前記演算回路の演算結果を前記第二の閾値と比
較し判定出力を送出する第二の比較判定回路とを備えた
ことを特徴とする。
本発明によれば、従来用いられていたｍセル時間内に
ｎセルという制限だけでなく、パケット通信網の合理的
な運用に適する送信セルの偏りについて評価できる。こ
の評価基準を利用者と通信業者との新しい契約条件とす
ることができる。またこれを契約条件としてこれに合致
しない送信セルを廃棄するように制御することができ
る。
ｎセルという制限だけでなく、パケット通信網の合理的
な運用に適する送信セルの偏りについて評価できる。こ
の評価基準を利用者と通信業者との新しい契約条件とす
ることができる。またこれを契約条件としてこれに合致
しない送信セルを廃棄するように制御することができ
る。
第１図は本発明第一実施例装置のブロック構成図であ
る。被監視信号は端子１に入力する。この装置は、被監
視信号に同期しその信号中の有効セルを検出するセル検
出回路２を備える。このセル検出回路２により検出され
た有効セルを連続するｍセル時間にわたり計数する計数
手段として、セル検出回路２の検出出力を入力とし、１
セル時間毎に１段づつシフトされるｍ段のシフトレジス
タにより構成された遅延回路３と、セル検出回路２の検
出出力を加算入力とし、遅延回路３のシフトアウト出力
を減算入力とするアップダウン・カウンタ４とを備え
る。さらに第一の閾値ｎを保持する閾値保持回路５と、
アップダウン・カウンタ４の内容をこの閾値と比較し判
定出力を送出する第一の比較判定回路６を備える。
る。被監視信号は端子１に入力する。この装置は、被監
視信号に同期しその信号中の有効セルを検出するセル検
出回路２を備える。このセル検出回路２により検出され
た有効セルを連続するｍセル時間にわたり計数する計数
手段として、セル検出回路２の検出出力を入力とし、１
セル時間毎に１段づつシフトされるｍ段のシフトレジス
タにより構成された遅延回路３と、セル検出回路２の検
出出力を加算入力とし、遅延回路３のシフトアウト出力
を減算入力とするアップダウン・カウンタ４とを備え
る。さらに第一の閾値ｎを保持する閾値保持回路５と、
アップダウン・カウンタ４の内容をこの閾値と比較し判
定出力を送出する第一の比較判定回路６を備える。
本発明の装置はこの構成に加えて、セル検出回路２に
より検出された有効セルを前記ｍセル時間を分割した短
いｍ′セル時間にわたり計数する入力カウンタ回路８を
設け、この入力カウンタ回路８の内容を取込み統計処理
を施す演算回路10を備える。さらに、第二の閾値ｎ′を
保持する第二の閾値保持回路15と、この演算回路10の演
算結果を前記第二の閾値と比較し判定出力を送出する第
二の比較判定回路16とを備え、二つの判定出力はオア回
路17により論理積がとられて端子７に送出される。
より検出された有効セルを前記ｍセル時間を分割した短
いｍ′セル時間にわたり計数する入力カウンタ回路８を
設け、この入力カウンタ回路８の内容を取込み統計処理
を施す演算回路10を備える。さらに、第二の閾値ｎ′を
保持する第二の閾値保持回路15と、この演算回路10の演
算結果を前記第二の閾値と比較し判定出力を送出する第
二の比較判定回路16とを備え、二つの判定出力はオア回
路17により論理積がとられて端子７に送出される。
このように構成された装置では、回路符号２〜６の動
作は従来例装置と同等である。すなわち、アップダウン
・カウンタ４の加算入力にはセル検出回路の検出出力が
入力し、その減算入力には前記遅延回路３の遅延出力が
入力するから、アップダウン・カウンタ４の内容は過去
ｍセル時間内に検出されたセル数となる。これが設定さ
れた閾値ｎを越えると禁止出力が端子７に送出される。
作は従来例装置と同等である。すなわち、アップダウン
・カウンタ４の加算入力にはセル検出回路の検出出力が
入力し、その減算入力には前記遅延回路３の遅延出力が
入力するから、アップダウン・カウンタ４の内容は過去
ｍセル時間内に検出されたセル数となる。これが設定さ
れた閾値ｎを越えると禁止出力が端子７に送出される。
さらに、入力カウンタ回路８にはｍを分割したｍ′セ
ル時間毎にリセットおよび読出入力が与えられる。した
がって入力カウンタ回路８にはｍ′セル時間毎にセル検
出回路２で検出された有効セルの数が計数され、これが
演算回路10に与えられることになる。演算回路10ではこ
の入力カウンタ回路８から入力する数を二乗回路11で二
乗しアップダウン・カウンタ13により累積加算する。一
方遅延回路３の遅延出力は出力カウンタ回路９に入力
し、この出力カウンタ回路９には遅延出力のｍ′セル時
間毎の値が計数される。これが演算回路10の中の二乗回
路12により二乗されアップダウン・カウンタ13の減算入
力に与えられる。したがってアップダウン・カウンタ13
には過去ｍセル時間にわたる二乗累積値が保持されるこ
とになる。これを第二の閾値ｎ′と比較して閾値ｎ′を
越えているときには第二の比較判定回路16から判定出力
が送出される。
ル時間毎にリセットおよび読出入力が与えられる。した
がって入力カウンタ回路８にはｍ′セル時間毎にセル検
出回路２で検出された有効セルの数が計数され、これが
演算回路10に与えられることになる。演算回路10ではこ
の入力カウンタ回路８から入力する数を二乗回路11で二
乗しアップダウン・カウンタ13により累積加算する。一
方遅延回路３の遅延出力は出力カウンタ回路９に入力
し、この出力カウンタ回路９には遅延出力のｍ′セル時
間毎の値が計数される。これが演算回路10の中の二乗回
路12により二乗されアップダウン・カウンタ13の減算入
力に与えられる。したがってアップダウン・カウンタ13
には過去ｍセル時間にわたる二乗累積値が保持されるこ
とになる。これを第二の閾値ｎ′と比較して閾値ｎ′を
越えているときには第二の比較判定回路16から判定出力
が送出される。
このように、本発明の回路ではｍセル時間にｎセルを
越えないという条件の他に、短いｍ′セル時間について
のセル検出出力について統計的な評価を行い判定出力を
得ることができる。
越えないという条件の他に、短いｍ′セル時間について
のセル検出出力について統計的な評価を行い判定出力を
得ることができる。
第１図において、一点鎖線で示すように演算回路20は
他の論理の統計処理についても並列に設けることができ
る。その論理のひとつは入力カウンタ回路８の内容の累
積値であり、また他のひとつは入力カウンタ回路８の内
容の三乗の累積値である。この演算回路20の演算結果に
ついても第三の比較判定回路26により判定を行い、その
判定出力は端子27に送出される。この端子27の信号はオ
ア回路17の一つの入力とすることもできる。
他の論理の統計処理についても並列に設けることができ
る。その論理のひとつは入力カウンタ回路８の内容の累
積値であり、また他のひとつは入力カウンタ回路８の内
容の三乗の累積値である。この演算回路20の演算結果に
ついても第三の比較判定回路26により判定を行い、その
判定出力は端子27に送出される。この端子27の信号はオ
ア回路17の一つの入力とすることもできる。
第１図において、入力カウンタ回路８を図にＸ印で示
す位置８′に移し、出力カウンタ回路９を同じくＸ印で
示す位置９′に移す構成とすることができる。この場合
にはアップダウン・カウンタ４の入力はｍ′セル時間毎
に区切られた値となり、そのアップダウン・カウンタ４
に保持される値の総和はｍ′セル時間毎に過去ｍセル時
間に検出された有効セルの数に等しくなる。ｍの数が大
きく設定される場合には実用上に何ら問題はない。この
構成ではアップダウン・カウンタ４の動作速度が小さく
なる利点がある。
す位置８′に移し、出力カウンタ回路９を同じくＸ印で
示す位置９′に移す構成とすることができる。この場合
にはアップダウン・カウンタ４の入力はｍ′セル時間毎
に区切られた値となり、そのアップダウン・カウンタ４
に保持される値の総和はｍ′セル時間毎に過去ｍセル時
間に検出された有効セルの数に等しくなる。ｍの数が大
きく設定される場合には実用上に何ら問題はない。この
構成ではアップダウン・カウンタ４の動作速度が小さく
なる利点がある。
第２図は本発明の第二実施例装置のブロック構成図で
ある。この第二実施例は遅延回路３を構成するシフトレ
ジスタを分割してｍ′段のシフトレジスタ31と、〔ｍ−
2m′〕段のシフトレジスタ30と、ｍ′段のシフトレジス
タ32との縦続接続回路とし、入力カウンタ回路８および
出力カウンタ回路９をそれぞれアップダウン・カウンタ
により構成したものである。その他の構成は第一実施例
装置と同様である。
ある。この第二実施例は遅延回路３を構成するシフトレ
ジスタを分割してｍ′段のシフトレジスタ31と、〔ｍ−
2m′〕段のシフトレジスタ30と、ｍ′段のシフトレジス
タ32との縦続接続回路とし、入力カウンタ回路８および
出力カウンタ回路９をそれぞれアップダウン・カウンタ
により構成したものである。その他の構成は第一実施例
装置と同様である。
入力カウンタ回路８の加算入力にはセル検出回路２の
検出出力が、減算入力にはシフトレジスタ31のシフトア
ウト出力がそれぞれ入力し、出力カウンタ回路９の加算
入力にはシフトレジスタ30のシフトアウト出力が、減算
入力にはシフトレジスタ32のシフトアウト出力がそれぞ
れ入力する。
検出出力が、減算入力にはシフトレジスタ31のシフトア
ウト出力がそれぞれ入力し、出力カウンタ回路９の加算
入力にはシフトレジスタ30のシフトアウト出力が、減算
入力にはシフトレジスタ32のシフトアウト出力がそれぞ
れ入力する。
この構成によりｍ′セル時間毎のクロック信号は不要
になる。
になる。
この第二実施例装置の動作は第一実施例装置の動作と
同様に理解できるので詳しい説明を省略する。
同様に理解できるので詳しい説明を省略する。
以上説明したように、本発明では検出された有効セル
について、単にｍセル時間にわたりｎセルを越えないと
の条件の他に、その検出時間の偏りを表す値を演算する
ことができるから、パケット伝送路の制御に有効な監視
を行うことができる。本発明で利用するパラメタを基に
利用者と新たなより合理的な条件の利用契約をすること
ができる。
について、単にｍセル時間にわたりｎセルを越えないと
の条件の他に、その検出時間の偏りを表す値を演算する
ことができるから、パケット伝送路の制御に有効な監視
を行うことができる。本発明で利用するパラメタを基に
利用者と新たなより合理的な条件の利用契約をすること
ができる。
第１図は本発明第一実施例装置のブロック構成図。 第２図は本発明第二実施例装置のブロック構成図。 第３図は従来例装置のブロック構成図。 １……被監視信号が到来する端子、２……セル検出回
路、３……遅延回路、４、13……アップダウン・カウン
タ、５……閾値保持回路、６……比較判定回路、７……
判定出力が送出される端子、８……入力カウンタ回路、
９……出力カウンタ回路、10、20……演算回路、11、12
……二乗回路、15……第二の閾値保持回路、16……第二
の比較判定回路、17……オア回路、26……第三の比較判
定回路、27……端子、30、31、32……シフトレジスタ。
路、３……遅延回路、４、13……アップダウン・カウン
タ、５……閾値保持回路、６……比較判定回路、７……
判定出力が送出される端子、８……入力カウンタ回路、
９……出力カウンタ回路、10、20……演算回路、11、12
……二乗回路、15……第二の閾値保持回路、16……第二
の比較判定回路、17……オア回路、26……第三の比較判
定回路、27……端子、30、31、32……シフトレジスタ。
フロントページの続き (56)参考文献 特開 平１−183939（ＪＰ，Ａ) 特開 平１−183938（ＪＰ，Ａ) 特開 平４−25255（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 12/28,12/56
Claims (4)
- 【請求項１】パケット通信網の一つの中継ノードで、中
継される有効セルの検出数を所定のｍセル時間にわたり
計数し、その計数値があらかじめ設定された第一の閾値
ｎを越えるときにそのノードを通過するセルを廃棄する
ための第一の判定出力を送出するセルトラヒック監視方
法において、 前記ｍセル時間を分割した短い時間数ｍ′セル時間にわ
たり検出される有効セル数を計数し、その計数値につい
て統計処理を行った数があらかじめ設定された第二の閾
値ｎ′を越えるときにそのノードを通過するセルを廃棄
するための第二の判定出力を送出する方法を併せて有す
る ことを特徴とするセルトラヒック監視方法。 - 【請求項２】被監視信号に同期しその信号中の有効セル
を検出するセル検出回路と、 このセル検出回路により検出された有効セルを連続する
ｍセル時間にわたり計数する計数手段と、 第一の閾値ｎを保持する閾値保持回路と、 前記計数手段の計数結果をこの閾値と比較し判定出力を
送出する第一の比較判定回路と を備えたセルトラヒック監視装置において、 前記セル検出回路により検出された有効セルを前記ｍセ
ル時間を分割したｍ′セル時間にわたり計数するカウン
タ回路と、 このカウンタ回路の内容を取込み統計処理を施す演算回
路と、 第二の閾値ｎ′を保持する閾値保持回路と、 前記演算手段の演算結果を前記第二の閾値と比較し判定
出力を送出する第二の比較判定回路と を備えたセルトラヒック監視装置。 - 【請求項３】前記演算回路が実行する統計処理は前記カ
ウンタ回路の内容の二乗をｍセル時間にわたり積算する
処理を含む請求項２記載のセルトラヒック監視装置。 - 【請求項４】前記演算回路が実行する統計処理は前記カ
ウンタ回路の内容の三乗をｍセル時間にわたり積算する
処理を含む請求項２記載のセルトラヒック監視装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27301690A JP2855238B2 (ja) | 1990-10-11 | 1990-10-11 | セルトラヒック監視方法および装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27301690A JP2855238B2 (ja) | 1990-10-11 | 1990-10-11 | セルトラヒック監視方法および装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04150349A JPH04150349A (ja) | 1992-05-22 |
| JP2855238B2 true JP2855238B2 (ja) | 1999-02-10 |
Family
ID=17521988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27301690A Expired - Fee Related JP2855238B2 (ja) | 1990-10-11 | 1990-10-11 | セルトラヒック監視方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2855238B2 (ja) |
-
1990
- 1990-10-11 JP JP27301690A patent/JP2855238B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04150349A (ja) | 1992-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2291464A1 (en) | Qos protection system | |
| JP2855238B2 (ja) | セルトラヒック監視方法および装置 | |
| JP3131607B2 (ja) | ネットワーク監視システムの状変集約方式 | |
| JP2860347B2 (ja) | セルトラヒック監視装置 | |
| JP2855235B2 (ja) | セルトラヒック監視装置 | |
| JP2905884B2 (ja) | セルトラヒック監視装置 | |
| JPH02189046A (ja) | パケット交換網における転送遅延時間測定方法 | |
| JP2852474B2 (ja) | セルトラヒック監視装置 | |
| JPS62171342A (ja) | デ−タ通信方式 | |
| JP2852473B2 (ja) | セルトラヒック監視装置 | |
| JP2860348B2 (ja) | セルトラヒック監視装置 | |
| JP2873324B2 (ja) | セルトラヒック監視装置 | |
| JPH03218143A (ja) | トラヒック監視装置 | |
| JP2852471B2 (ja) | セルトラヒック監視装置 | |
| JP3106276B2 (ja) | 情報流量制限装置 | |
| JP2873325B2 (ja) | セルトラヒック監視装置 | |
| JP2943690B2 (ja) | セル衝突検出装置 | |
| JP3141880B2 (ja) | パケット制御装置 | |
| JP3074918B2 (ja) | セルトラフィック監視装置 | |
| JP2855237B2 (ja) | セルトラヒック監視装置 | |
| JP3173505B2 (ja) | パケット通信システム | |
| JPS5860849A (ja) | ル−プネツトワ−クニオケル輻「そう」制御方式 | |
| JPS5815993B2 (ja) | 輻「そう」加入者検出方式 | |
| JP2844403B2 (ja) | セルトラヒック監視装置 | |
| JP2852472B2 (ja) | セルトラヒック監視装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071127 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081127 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091127 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |